JPH01160233A

JPH01160233A - 識別装置の通信方式

Info

Publication number: JPH01160233A
Application number: JP62320007A
Authority: JP
Inventors: Naoto Fujisaka; 尚登藤坂; Tsunetaka Shimada; 島田　恒孝; Ryoichi Miyake; 三宅　亮一
Original assignee: Omron Tateisi Electronics Co
Current assignee: Omron Corp
Priority date: 1987-12-17
Filing date: 1987-12-17
Publication date: 1989-06-23

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（イ）産業上の利用分野この発明は、生産ライン、搬送ラインの管理・制御屋内
への人出管理、家畜の管理等を行うため、物品、人、家
畜等の被識別対象体に付設されるデータ記憶ユニットと
、このデータ記憶ユニットにデータのリード・ライト処
理を行うコントローラとからなる識別装置（識別システ
ム）の通信方式に関する。

（ロ）従来の技術近年、ＥＥ　−ＦＲＯＭあるいはＳＲＡＭ等の半導体メ
モリを内蔵したデータ記憶ユニット（データキャリア）
を、例えば被識別物品に付してライン上を移動させ、デ
ータ記憶ユニットが通信可能範囲（動作範囲）に入ると
、電磁誘導、電波、光等を用い、非接触あるいはリモー
ト処理で、リード・ライトヘッド付きのコントローラで
、前記デ−タ記憶ユニットのメモリにデータをライト（
書込）アクセスし、あるいはリード（読出し）アクセス
するようにした識別装置が提室され、実施されている。

この種の識別装置において、リード処理は、コントロー
ラから、データ記憶ユニットにコマンドコード、アドレ
スを含むリードコマンドを送り、これを受けてデータ記
憶ユニットがリードアクセスを行い、コントローラがデ
ータ記憶ユニットからのデータをリードレスポンスとし
て受け、ライト処理は、コントローラからデータ記憶ユ
ニットにコマンドコードとアドレス、データを含むライ
トコマンドを送信し、データ記憶ユニットがメモリに対
しライトアクセスするようになっている。

（ハ）発明が解決しようとする問題点上記従来の識別装置では、コントローラがデータ記憶ユ
ニットをアクセスできる領域内、つまり通信可能範囲内
で、データ記憶ユニットが２個以上存在すると、これら
データ記憶ユニットが同時に動作するため、例えばリー
ド動作を行うとデータが重畳し、正しくデータを読むこ
とが出来ない。

そのため生産現場に採用する場合に、被識別対象物を１
個ずつ動作領域に入れるようなラインの制御や、コント
ローラのリード・ライトヘッドの正確な位置決めなど、
付加的な作業を要する。また、屋内への人の人出管理、
家畜の管理を行う場合に、動作領域へ１人（１匹）づつ
誘導する通路やゲートが必要となる。このように、従来
の識別装置は、それを正確に動作させるため付加的な装
置、設備、作業が必要となるという問題があった。

この発明は、上記問題点に着目してなされたものであっ
て、動作領域に複数のデータ記憶ユニットが存在しても
、正確なアクセスをなし得る識別装置の通信方式を従供
することを目的としている。

（ニ）問題点を解決するための手段及び作用この発明の
識別装置の通信方式は、対象体を識別するためのデータ
を記憶するメモリを内蔵し、対象体に付設されるデータ
記憶ユニットと、このデータ記憶ユニットが通信可能範
囲内に入ると、コマンドを送信し、データ記憶ユニット
からレスポンスを受信することにより、前記メモリに対
し、データのリード・ライト処理を行うコントローラと
からなる識別装置において、前記コントローラから前記
データ記憶ユニットに、コマンドを送信する際に、コマ
ンドにデータ記憶ユニットを指定するためのユニット特
定データを付加し、一方、前記データ記憶ユニットには
、自己のユニット特定データを記憶する手段と、この記
憶手段に記憶するユニット特定データと、前記コントロ
ーラから送信されてくるユニット特定データを比較する
手段を備え、この比較手段でユニット特定データの一致
が得られた場合に、そのデータ記憶ユニットに、前記コ
マンドに対応するアクセスを行うようにしている。

この通信方式では、あるデータ記憶ユニットに対し、リ
ードアクセスあるいはライトアクモスを行う場合、コン
トローラから、コマンドにそのデータ記憶ユニットを指
定するユニット特定データ（例：ユニット番号）を送信
する。データ記憶ユニットは、コントローラから送信さ
れてくるコマンドに含まれるユニット特定データと自己
の記憶するユニット特定データを比較し、ユニット特定
データが一致すれば、自己へのコマンドであるとして、
要求されたアクセス動作を行う。ユニット特定データが
一致しなければ、何のアクセス動作もしない。この通信
方式では、動作領域内に複数のデータ記憶ユニットが存
在しても、コントローラからのコマンドに応答するのは
、ユニット特定データが一致する唯一のデータ記憶ユニ
ットのみであり、常に正確に、リードアクセスやライト
アクセスがなされる。

（ホ）実施例以下実施例により、この発明をさらに詳細に説明する。

第２図は、この発明が実施される物品識別装置の概略構
成を示すブロック図である。この物品識別装置は、上位
制御・管理システム（図示せず）に接続されるコントロ
ーラ（リード・ライト装置）１０と、このコントローラ
１０からのコマンドにより、データのリードあるいはラ
イト処理を行うデータキャリア（データ記憶ニット）２
０から構成されている。

コントローラ１０は、上位制御・管理システムと通信を
行うための上位インタフェース１１．メモリ１２、デー
タキャリア２０に対し、各種コマンドを送信し、また、
データキャリア２０から送信されて来るレスポンスを受
信するための制御を行うＣＰＵ１３、このＣＰＵ１３か
ら出力されるコマンド等のパラレル信号をシリアル信号
に変換するパラレル／シリアル変換回路１４、シリアル
信号を送信出力するための変調回路工５、送受切替回路
１６、データ記憶ユニット２０から送信されて来る信号
を復調する復調回路１７、復調されたシリアル信号をパ
ラレル信号に変換するシリアル／パラレル変換回路１日
とから構成されている。

データキャリア２０は、送受切替回路２１、コントロー
ラ１０から送信されて来る変調信号を復調する復調回路
２２、復調されたシリアル信号をパラレル信号に変換す
るシリアル／パラレル変換回路２３、ＥＥ　−ＦＲＯＭ
等が使用され、識別データを記憶するためのメモリ２４
、コントローラ１０からのコマンドを受け、このコマン
ドを解析し、メモリ２４のリードアクセスあるいはライ
トアクセス等を制御するコマンドデコード・メモリ制御
ロジック２５、データキャリア２０からコントローラ１
０に対し、レスポンスを返送するためのパラレル信号を
シリアル信号に変換するためのパラレル／シリアル変換
回路２６、シリアル信号を変調して送信出力するための
変調回路２７、コントローラ１０からのキャリア信号を
検出し、データキャリア２０がコントローラ１０の通信
可能領域にあることを知るためのキャリア検出回路２８
、コントローラｌＯや他のデータキャリアが信号を送信
中であることを知るための変調検出回路２９とから構成
されている。図示はしていないが、送受切替回路１６は
、ＣＰＵ１３の制御により、また、送受切替回路２１は
、コマンドデコード・メモリ制御ロジック２５の制御に
より、それぞれ送信と受信が切替えられる。

コントローラ１０は固設され、データキャリア２０は、
識別すべき物体に付せられて移動し、コントローラ１０
との通信可能範囲に入ると、動作を開始する。電源は、
コントローラｌＯから、電磁結合等により、供給される
ものを使用してもよいし、電池内蔵のものでもよい。

コントローラ１０から、データキャリア２０に送信され
るメモリアクセス及びデータキャリア確認のコマンドは
、第３図（Ａ）のａ、ｂ、ｃに示す通りであり、リード
コマンド、ライトコマンド、状態リードコマンドとも、
同期キャラクタの次にＤＣＮα（データキャリア番号）
が付加されている。

また、リードコマンド、ライトコマンド、状態リードコ
マンドに応答して、ＤＣＮｔｌの一致するデー・タキャ
リア２０から、コントローラ１０に返送するレスポンス
は、第３図（Ａ）のｄ、ｅ、ｆに示す通りであり、これ
らリードレスポンス、ライトレスポンス、状態リードレ
スポンスにも、同期キャラクタの次に、ＤＣＮＣＬが付
加されている。

第３図（Ｂ）に、ＤＣＮα制御コマンド及びレスポンス
の構成を示している。ＤＣＮａ変更許可コマンドは、デ
ータキャリアに対し、ＤＣＮαの変更許可を与えるため
のコマンドであり、Ｎα変更コマンドはデータキャリア
に対し、ＤＣＮαの変更を指示するコマンドであり、Ｎ
α変更禁止コマンドはデータキャリアに対し、ＤＣＮα
の変更を禁止するためのコマンドであり、いずれもコン
トローラ１０より送信される。これらのコマンドに応答
して、データキャリア２０は第３図（Ｂ）のｄに示す構
成のレスポンスを返送するようになっている。

なお、上記実施例装置のデータキャリア２０の、コマン
ドデコード・メモリ制御ロジック２５は、第４図に示す
ように、同期キャラクタ・ＤＣＮα−数構出回路４１、
入出力コントロール回路４２、入力用シフトレジスタ４
３、パラレルＥＯＲ［３レジスタ４４、コマンドレジス
タ４５、バイト数レジスタ（バイト数カウンタ）４６、
アドレスレジスタ４７、状態コントロール回路４８、ア
キュムレータ４９、ステータスレジスタ５０、メモリコ
ントロール回路５１、出力用シフトレジスタ５２、及び
パラレルＦＯＲ回路レジスタ５３及びＤＣＮα制御回路
５４から構成されている。

同期キャラクタ・ＤＣＮａ−数構出回路４１は、第５図
に示すように、同期キャラクタ保持用レジスタ５５、入
力されるコマンド、つまりシリアルデータを受け、その
うちの同期キャラクタを記憶するシフトレジスタ５６、
同期キャラクタ保持用レジスタ５５の保持同期キャラク
タとシフトレジスタ５６に入力された同期キャラクタの
一致をチエツクする一致回路５７、自己のＤＣＮａを記
憶するＤＣｋ保持用レジスタ５Ｂ、−数回路５７の一致
出力でリセットされ、コマンドとして入力されるＤＣＮ
ａを記憶するシフトレジスタ５９、保持ＤＣＮαと入力
されるＤＣＮａとの比較を行い、一致が得られるとコマ
ンド入力許可信号を出力する一致回路６０とから構成さ
れている。

次に、以上のように構成される実施例物品識別装置の動
作概要を第１図（Ａ）〜第１図（Ｅ）を参照して説明す
る。先ず、第１図（Ａ）に示すように、データキャリア
２ＯＡが、コントローラ１０のアクセス可能な動作領域
ＡＥに入ると、データキャリア２０Ａは、コントローラ
１０からのキャリア信号を検出し、コマンドデコード・
メモリ制御ロジ・ツク２５のリセットが解除される。こ
の時、データキャリア２０ＡのＤＣＮａは（０）であり
、また、変更可能の状態にある。データキャリア２ＯＡ
は、コントローラＩＯが他のデータキャリアと通信中で
ないことを検出して、コントローラ１０に対し、自分が
動作領域ＡＥ内に入ったことを知らせるために、ＤＣＮ
ａとステータスからなるイニシャルステータス信号ＩＳ
を送信する。コントローラ１０は、このイニシャルステ
ィタス信号■Ｓを受けて、動作領域ＡＥ内に、他のデー
タキャリアがない場合には、第１図（Ｂ）に示すように
データキャリア２ＯＡに対し、Ｎα変更禁止コマンドＮ
αＣＤを送り、データキャリア２ＯＡのＤＣＮａを（０
）に固定する。そして、このデータキャリア２０Ａに、
例えばリードアクセスを行う場合には、第１図（Ｃ）に
示すようにＤＣｋ（０）を指定して、リードコマンドを
送信し、それに対するリードレスポンスを受ける。第１
図（Ｄ）に示すように、データキャリア２ＯＡが動作ｔ
ｔｆＭＡＥ内に存在する間に、次のデータキャリア２０
Ｂが到来すると、データキャリア２０Ｂは、やはりコマ
ンドデコート・メモリ制御ロジック２５のリセットが解
除される。そして、コントローラ１０が他のデータキャ
リア（２ＯＡ）と通信中でないことをＴＪｆｉ認して、
イニシャルステータス信号ｉＳを送信する。コントロー
ラ１０は、このイニシャルステータス信号Ｉｓを受信す
ると、他のデータキャリア２ＯＡが動作領域ＡＥ内に存
在することを確認して、同じＤＣＮａであれば、第１図
（Ｅ）に示すように、阻変更コマンドＮａＣを出力する
。

このＮα変更コマンドＮ（ＬＣを受けて、データキャリ
ア２０Ｂは、ＤＣ患を（０）から（１）に変更する。

このＤＣＮα変更後、コントローラ１０は、Ｎα変更禁
止コマンドＮαＣＤを、データキャリア２０Ｂに送信し
、データキャリア２０ＢのＤＣＮａを（１）に固定する
。続いて、もし、データキャリア２ＯＡ、２０Ｂが動作
領域ＡＥ内に存在する間に、データキャリア２０ｃが、
動作領域内ＡＥに入ってくると、このデータキャリア２
０ｃのＤＣＮａを（２）に変更し、固定する。各データ
キャリアのＤＣＮａは、動作領域ＡＥ外に出るか、階変
更許可コマンドで変更可能になる。

次に、上記実施例物品識別装置のデータキャリア２０の
詳細な動作を、第６図（Ａ）、第６図（Ｂ）、第６図（
Ｃ）に示すフロー図を参照して説明する。

データキャリア２０がコントローラ１０に接近し、動作
領域内に入るとコントローラｌＯから送信されるキャリ
ア信号がデータキャリア２０のキャリア検出回路２８で
検出される。この検出信号により、コマンドデコード・
メモリ制御回路２５のリセットが解除され、第６図（Ａ
）に示す動作がスタートする。先ず、変調信号検出か否
か判定される〔ステップＳＴ（以下ＳＴという）１）。

コントローラ１０が、どのデータキャリアとも通信中で
ない時は、変調検出回路２９で変調信号を検出せず、こ
の判定はＮＯであり、ＳＴ２に移り、同期キャラクタと
ＤＣｋを出力用レジスタ５２に入れて、出力する（送信
する）とともに、ステ−タスをステータスレジスタ４９
から、出力用レジスタ５２に入れて出力する（Ｓｒ３）
。つまり、イニシャルスティタス信号Ｉｓを出力する。

次に、同期キャラクタ・ＤＣＮａ−数構出回路４１で、
同期キャラクタが入って来たか、つまりコントローラ１
０側から何らかのコマンドが送信されて来たか（Ｓｒ４
）、同期キャラクタに続いて入力されるＤＣＮａが自己
のＮαと一致した否か判定される（Ｓｒ５）。これらの
判定のいずれかがＮＯの場合には、次の処理に移らず自
己あてにコマンドが送信されて来るのを待機する。

Ｓｒ４、Ｓｒ５の判定がいずれもＹＥＳの場合は、自己
へのコマンドであるので、入力されたコマンドコードを
コマンドレジスタ４５に格納する（Ｓｒ１）。そして、
状態コントロール回路４８でコマンドを解読し、ステー
タスレジスタ５０にステータスをセットする（Ｓｒ１）
。

ここで、解読したコマンドがＮα変更禁止コマンドＮ（
ＬＣＤである場合には、ＤＣＮα保持用レジスタ５８へ
のＤＣＮα変更禁止信号を“１”にしく５Ｔ８Ｌ　Ｓｒ
１に戻り、周期キャラクタ、ＤＣＮｏ、を出力用シフト
レジスタ５２に入れ出力し、また、ステータスレジスタ
５０のステータスも出力用シフトレジスタ５２に入れて
出力しくＳｒ１．５Ｔ３）、レスポンスをコントローラ
１０に送信する。

また、Ｓｒ１で解読したコマンドがＮα変更コマンドＮ
Ｎｏである場合には、新Ｎα入力をアキュムレータ４９
に格納しく５Ｔ９）、さらにこのアキュムレータ４９の
内容を、ＤＣＮα保持用レジスタ５８に転送する（ＳＴ
ＩＯ）。これにて、このデータキャリアのＤＣＮａが変
更されたことになる。変更後は、Ｓｒ１に戻り、レスポ
ンスを送信した（Ｓｒ１．５Ｔ３）後、次のコマンドが
送信されて来るのを待機する。

Ｓｒ１で解読したコマンドがＮα変更許可コマンドＮｏ
、ＣＥの場合には、ＤＣＮａ保持用レジスタ５８への変
更禁止出力を“Ｏ”にしくＳＴＩ　１）、Ｓｒ１に戻り
、同様にコントローラ１０に対し、レスポンスを送信す
る。

Ｓｒ１で解読したコマンドが　リードコマンドの場合に
は、入力されたバイト数をバイト数レジスタ４６に格納
する（ＳＴ１２）とともに、入力されたアドレスをアド
レスレジスタ４７に格納する（ＳＴ１３）。続いて、同
期キャラクタとＤＣＮａを出力用シフトレジスタ５２に
入れて出力しく５Ｔ１４）、さらにステータスレジスタ
５０のステータスを出力用レジスタ５２に入れて出力す
る（ＳＴ１５）。次に、メモリコントロール回路５１の
櫓今により、アドレスレジスタ４７に格納されるデータ
で指定されるメモリ２４のアドレスをリードアクセスし
、アクセスデータをアキュムレータ４９に格納する（Ｓ
Ｔ１６）。そして、このアキュムレータ４９の内容を、
出力用シフトレジスタ５２に入れて出力するとともに、
パラレルＥＯＲ回路レジスタ５３にも記憶する（ＳＴ１
７）。次に、バイトレジスタ４６の記憶バイト数から１
を減じ（ＳＴ１８）、バイトレジスタ４６の内容が「０
」か否か判定する（ＳＴ１９）。「０」でなければ、な
お、リードアクセスすべきデータが残存していることを
意味し、アドレスレジスタ４７の内容に＋Ｉ　Ｌ　（Ｓ
ｒ１０）　、次のアドレスについて、上記と同様に、５
Ｔ１６〜５Ｔ１９の処理を行う。バイトレジスタ４６の
内容が「０」の場合は、５Ｔ１９の判定がＹＥＳとなり
、これは、リードアクセスすべきデータが残存していな
いことを意味する。この場合は、パラレルＥＯＲ回路５
３の内容を、出力用シフトレジスタ５２に入れ、チエツ
ク用のデータとして出力する（ＳＴ２１）。

そして、Ｓｒ４に戻り、次のコマンドが送信されて来る
のを待機する。

Ｓｒ１で、解読されたコマンドがライトコマンドの場合
には、入力されたバイト数をバイトレジスタ４６に格納
する（ＳＴ２２）とともに、入力されたアドレスをアド
レスレジスタ４７に格納する（ＳＴ２３）。続いて、入
力されるデータを入力用シフトレジスタ４３に入力しく
５Ｔ２４）、さらに、この入力用シフトレジスタ４３の
データをパラレルＥＯＲ回路レジスタ４４に記憶すると
ともにアキュムレータ４９に転送し、格納する（ＳＴ２
５）。次に、メモリコントロール回路５１の指令により
、アドレスレジスタ４７より、アドレスデータを出力し
、メモリ２４の、そのアドレスにアキュムレータ４９の
データをライトアクセスする（Ｓｒ２６）。続いて、バ
イトレジスタ４６の記憶バイト数から１を減じ（Ｓｒ２
７）、バイトレジスタ４６の内容が「０」か否か判定す
る（Ｓｒ２８）。バイトレジスタ４６の内容が「０」で
なく、判定ＮＯの場合は、まだ、ライトアクセスすべき
データが残存していることを意味し、この場合は、アド
レスレジスタ４７の内容を＋Ｉ　Ｌ（Ｓｒ１９）、次の
アドレスについて、上記と同様にＳｒ１４〜５Ｔ２８の
処理を行う。バイトレジスタ４６の内容が「０」で、５
Ｔ２８の判定ＹＥＳの場合は、ライトアクセスすべきデ
ータが残存していないことを意味し、この場合は、チエ
ツクビットを入力しく５Ｔ３０）、パラレルＥＯＲ回路
レジスタ４４の内容が「０」か否か判定しく５Ｔ３１）
、ｒ□。

の場合はそのまま、「０」でない場合は、ステータスに
エラーをセットして（Ｓｒ３２）、Ｓｒ１に戻る。そし
て、同期キャラクタ、ＤＣＮαを出力用レジスタ５２に
入れて出力し、同様にステータスを出力用シフトレジス
タ５２に入れて出力しくＳｒ１．５Ｔ３）、Ｓｒ４で次
のコマンドが送信されて来るのを待機する。

（へ）発明の効果この発明によれば、コントローラからデータ記憶ユニッ
トにコマンドを送信する際に、データ記憶ユニットを指
定するためのユニット特定データ（番号等）を付加し、
一方、データ記憶ユニットには、自己のユニット特定デ
ータを記憶する手段と、この記憶手段に記憶するユニッ
ト特定データと送信されてくるユニット特定データを比
較する手段を備え、ユニット特定データの一致が得られ
た場合に、そのデータ記憶ユニットに、コマンドに対応
するアクセスを行うものであるから、たとえコントロー
ラの動作範囲、つまりアクセス可能範囲に複数のデータ
記憶ユニットが存在しても、重複を生じることなく、正
確にデータアクセスを行うことができる。従って、この
発明を採用した生産ライン等では、使用するための付属
作業や特別の設備等が不要となる。そのため安価にシス
テム導入ができる。多数の位置にあるデータ記憶ユニッ
トを１つのコントローラでアクセスすることが可能であ
り、省スペース、省コストにつながる。

複数のデータ記憶ユニットが、通信可能範囲に存在して
も、コントローラとの通信は唯一のデータ記憶ユニット
なので、データ記憶ユニット同志の干渉による通信エラ
ー誤動作は発生しないという利点がある。

【図面の簡単な説明】

第１図（Ａ）、第１図（Ｂ）、第１図（Ｃ）、第１図（
Ｄ）及び第１図（Ｅ）は、この発明の実施例物品識別装
置における概略動作を説明する図、第２図は、同物品識
別装置の概略構成を示すブロック図、第３図（Ａ）及び
第３図（Ｂ）は、同物品識別装置のコマンド及びレスポ
ンスの構成を示す図、第４図は、同物品識別装置のコマ
ンドデコード・メモリ制御ロジックの具体的な回路構成
を示すブロック図、第５図は、同コマンドデコード・メ
モリ制御部ロジックのキャラクタ一致・ＤＣＮα−数構
出回路の構成を示すブロック図、第６図（Ａ）、第６図
（Ｂ）及び第６図（Ｃ）は、同物品識別装置の動作を説
明するためのデータキャリアのフロー図である。１０：コントローラ、　　２０：データキャリア、２４
：メモリ、４１：同期キャラクタ・ＤＣＮα−数構出回路。特許出願人　　　　　立石電機株式会社代理人　　弁理
士　　中　村　茂　信第３図（Ａ＞第３図（Ｂ）ｄ、レズオぐンス　「更コタ「■口可Ｅ１区口ＥＥＩ第
５図

Claims

【特許請求の範囲】

（１）対象体を識別するためのデータを記憶するメモリ
を内蔵し、対象体に付設されるデータ記憶ユニットと、
このデータ記憶ユニットが通信可能範囲内に入ると、コ
マンドを送信し、データ記憶ユニットからレスポンスを
受信することにより、前記メモリに対し、データのリー
ド・ライト処理を行うコントローラとからなる識別装置
において、前記コントローラから前記データ記憶ユニッ
トに、コマンドを送信する際に、コマンドにデータ記憶
ユニットを指定するためのユニット特定データを付加し
、一方、前記データ記憶ユニットには、自己のユニット
特定データを記憶する手段と、この記憶手段に記憶する
ユニット特定データと前記コントローラから送信されて
くるユニット特定データを比較する手段とを備え、この
比較手段でユニット特定データの一致が得られた場合に
、そのデータ記憶ユニットに、前記コマンドに対応する
アクセスを行うようにしたことを特徴とする識別装置の
通信方式。