JPH01157188A - 映像信号処理装置及びそれを用いた映像機器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、デジタルＲＧＢデータを、デジタル−アナロ
グ変換装置を用いて、ＣＲＴ表示装置に表示するための
複合映像信号（例えばＮＴＳＣ方式）に変換する映像信
号処理装置に関する。

［従来の技術１ 従来の映像信号処理装置として、例えば、専用のモニタ
装置へＲ（赤）、Ｇ（緑）、Ｂ（青）の各色の振幅値を
表すアナログ信号を出力して所定の画・像をカラー表示
するものがある。

この映像信号処理装置は、ビデオＲＡＭに画像データを
記憶し、このビデオＲＡＭから各画素毎に画像データを
読み出し、この画像データをアドレス信号としてＲ，Ｇ
、Ｂのカラーデータを記憶したカラーデータＲＡＭをア
ドレスし、このＲＡＭから読み出されたカラーデータを
Ｄ／Ａ変換することによりアナログＲＧＢ信号を発生す
る。このアナログＲＧＢ信号をモニタ装置へ出力するこ
とによってカラーの画像を表示することができる。

ＮＴＳＣ方式に準拠した複合映像信号（コンポジットビ
デオ信号）を出力するときは、カラーデータＲＡＭから
出力されるＲ、Ｇ、Ｂのカラーデータに基づいて演算し
、その演算結果から輝度信号および二つの色差信号を作
成して、コンポジットビデオ信号を得ていた。

更に、別な例としてデジタルＲＧＢカラーデータをＤ／
Ａコンバータを用いて一旦アナログＲＧＢ信号に変換し
て、この３つの信号をアナログ的に加減算して、輝度信
号（Ｙ）、赤色差信号（Ｒ−Ｙ）、青色差信号（Ｂ−Ｙ
）を発生し、コンポジットビデオ信号を得ていた。

〔発明が解決しようとする課題〕

しかし、従来の映像信号処理装置によると、各画素毎に
輝度信号および色差信号を演算によって求めているため
、 装置の大型化、 消費電力の増大、 変換速度が遅い、 等の問題点を有していた。

又、アナログ的な処理を行う場合は、ＮＴＳＣ方式でも
、ＰＡＬ方式でも、非常に高精度な、アナログ信号であ
るため、高品質な、コンポジット信号を扱うのは、困難
であった。

本発明の目的は、映像信号処理装置に於いて、装置の小
型化、消費電力の低減、変換速度の向上、変換精度の向
上を目的とする。

本発明の他の目的は、従来にはないＭＯＳデジタル集積
回路化に適した変調回路を提供し、高調波成分の少ない
高品質の複合映像信号の発生を可能とすることにある。

本発明の他の目的は、従来にはないＭＯＳデジタル集積
回路化に適したカラーバースト信号発生回路を提供する
ことにより、高品質な複合映像信号の発生を可能とする
ことにある。

本発明の他の目的は、従来にはないＭＯＳデジタル集積
回路化に適したデジタル−アナログ変換器を提供するこ
とにより、キャリアリークや位相ずれが極めて小さい高
品質な複合映像信号の発生を可能とすることにある。

［課題を解決するための手段］ かかる本発明の映像信号処理装置は、 第１に、表示画面上の各ドツトの色を指定するカラーコ
ードをＲＧＢカラーデータに変換するカラーパレットと
、変換された前記ＲＧＢカラーデータをアナログ値で表
現された輝度信号及び２つの色差信号に変換する変換手
段とを備えた映像信号処理装置に於いて、 前記変換手段は、デジタル値で表現された前記ＲＧ、Ｂ
カラーデータをデジタル値で表現された前記輝度信号及
び２つの色差信号に変換する変換方式が記憶された記憶
装置と、 前記デジタル値で表現された輝度信号及び２つの色差信
号を前記アナログ値で表現された輝度信号及び２つの色
差信号に変換するデジタル−アナログ変換器とから成る
ことを特徴とする。

第２に、前記記憶装置の各変換出力を同一のクロック信
号に応じて保持する手段を備えることを特徴とする。

第３に、前記デジタル値で表現された２つの色差信号を
、デジタル値で表現された互いに９０度位相が異なる２
つの色差信号副搬送波に応じてデジタル的に平衡変調す
る平衡変調回路を備えることを特徴とする。

第４に、前記平衡変調回路は、前記色差信号と前記色差
信号副搬送波を論理積する第１の論理回路と、前記色差
信号と前記色差信号副搬送波の各反転信号を論理積する
第２の論理回路と、前記第１及び第２の論理回路の各出
力を論理和して平衡変調された前記色差信号を出力する
第３の論理回路とを備えることを特徴とする。

第５に、前記デジタル値で表現された色差信号を、デジ
タル値で表現された色差信号副搬送波に応じて平衡変調
する平衡変調回路を備え、該平衡変調回路は、平衡変調
された前記色差信号をデジタルーアナログ変換したアナ
ログ出力が前記色差信号副搬送波の１位相変化点で前記
アナログ出力の中央値となるように平衡変調することを
特徴とする。

第６に、前記平衡変調回路は、前記色差信号の各ビット
の値と前記色差信号副搬送波の値を論理積する複数の第
１の論理回路と、前記色差信号の各ビットの値の反転値
と前記色差信号副搬送波の値の反転値を論理積する複数
の第２の論理回路と、前記色差信号の各ビットに対応す
る前記第１及び第２の論理回路の出力と論理和する複数
の第３の論理回路と、前記第３の論理回路の各出力と前
記色差信号副搬送波の位相変化点に発生するクロック信
号を入力して論理を組む第４の論理回路群とを備え、前
記第４の論理回路群は、前記クロック信号を入力した時
に平衡変調後のデジタル−アナログ変換出力が出力レベ
ルの中央値を示すような値を有した色差信号を出力する
ことを特徴とする。

第７に、デジタル値で表現された前記色差信号をアナロ
グ値に変換する前記デジタル−アナログ変換器は、表示
期間外の期間及び前記色差信号が無信号状態の期間には
前記アナログ値の最大出力レベルと最小出力レベルの平
均値を出力し、表示期間内の前記色差信号が存在する期
間には前記最大出力レベルと最小出力レベルの間の前記
色差信号に対応した前記アナログ値を出力するように構
成されることを特徴とする。

第８に、前記デジタル−アナログ変換器は、前記アナロ
グ値の最大出力レベルを供給する第１の端子と、前記ア
ナログ値の最小出力レベルを供給。

する第２の端子と、前記第１及び第２の端子の間に直列
接続される複数の抵抗と、前記アナログ値の出力端子と
、前記第１の端子、前記第２の端子及び前記抵抗の各接
続点と前記出力端子の間に各々接続され前記色差信号に
応じて選択的に導通するＭＯＳトランジスタを備え、前
記表示期間外の期間及び前記色差信号が無信号状態の期
間には、前記抵抗の接続点のうち前記平均値が出力され
る点と前記出力端子の間に挿入された前記ＭＯＳトラン
ジスタが導通することを特徴とする。

第９に、カラーバースト信号発生期間内には、カラーバ
ースト信号副搬送波の周波数に応じてカラーバースト信
号の最大値と最小値を交互に出力し、カラーバースト信
号発生期間外には、前記カラーバースト信号の最大値と
最小値の中間値を出力するカラーバースト信号発生回路
を備えることを特徴とする。

第１・０に、前記カラーバースト信号発生回路は、前記
カラーバースト信号の最大値を供給する第１の端子と、
前記カラーバースト信号の最小値を供給する第２の端子
と、前記第１及び第２の端子の間に直列接続される２つ
の抵抗と、前記第１の端子、前記第２の端子及び前記抵
抗の接続点と前記カラーバースト信号の出力端子との間
に各々接続されるＭＯＳトランジスタとを備えることを
特徴とする。

第１１に、前記デジタル−アナログ変換器は、前記輝度
信号のための第１のデジタル−アナログ変換器と、前記
２つの色差信号のための第２及び第３のデジタル−アナ
ログ変換器とから成り、カラーバースト信号を出力する
カラーバースト信号発生回路を更に備え、前記第１、第
２．′第３のデジタル−アナログ変換器及び前記カラー
バースト信号発生回路の各出力端子は、各出力レベルを
個々に調整可能とする抵抗手段を介してバイポーラトラ
ンジスタに共通接続され、前記バイポーラトランジスタ
からは各信号を合成して形成された複合映像信号が出力
されることを特徴とする。

［実　施　例］ 以下、本発明の映像信号処理装置を詳細に説明に記憶さ
れており、データや演算結果等は一時的にＲＡＭ１０３
に格納される。１０４は本発明の映像信号処理装置（ビ
デオカラーエンコーダ）であり、１０５は映像信号処理
袋Ｍ１０４へ画像デ０６に格納されている。映像信号処
理装置１０４クタ２２５はアドレスレジスタ２２４のデ
ータあるいはデータバス２２２のデータの１つをアドレ
路２２７にラッチされる。ラッチ回路２２７のカラーデ
ータはＲ，Ｇ、Ｈの基本色毎にＤ／Ａ変換器２２８．２
２９．２３０によってＤ／Ａ変換されるか、あるいは信
号変換マトリクスを有するマトリクスＲＯＭ２３１で輝
度信号Ｙ、およびＲ−ＹおよびＢ−Ｙの色差信号に変換
される。２３２はＣＰＵ１よりアドレス信号ＡＯ〜Ａ２
、チップセレクト信号Ｏ３、書き込み信号ＷＲ１読み出
し信号ＲＤ、出力制御信号ＣＥＳＥＬ等を入力してアド
レスレジスタ２２４、アドレスセレクタ２２５、カラー
テーブルＲＡＭ２２６、ラッチ回路２２７、棲→≠４制
御信号発生回路２３３等を制御する制御部である。制御
信号発生回路２３３は、発振回路２３３Ａより、例えば
、２１．４７７２７ＭＨｚの！発振信号を入力して水平
および垂直の同期信号Ｈ５ＹＮＣ１ＶＳＹＮＣ、ドツト
クロックＣＫ、色差信号副搬送波等を出力する。両同期
信号ＨＳＹＮＣ１ＶＳＹＮＣ、ドツトクロックＧＫはビ
デオデイスプレィコントローラ同期信号を複合して出力
する。これらのアナログか５ −Ｙ、Ｂ−Ｙ信号と、輝度信号Ｙは、Ｄ／Ａ変換及びＤ
　−／　Ａ変換器２４２は、水平同期信号を含む水平帰
線期間のバックポーチの期間に８〜９サイれる。これら
の輝度信号Ｙ、色差信号Ｒ−￥、　Ｂ−Ｙ、バースト信
号は所定の位相、所定のタイミングで出力され、合成回
路２４１Ｂでコンポジット信号にされる。

第２図（ｂ）は、第２図（ａ）から本発明の主要部分を
抜粋した図である。デジタルＲＧＢカラーデータは各１
ビツトずつ、計３ビット設けている。すると、３原色の
組合せによって合計８色の色を表現することが可能であ
る。これに対して、デジタルコンポジットビデオデータ
は、Ｙ信号に３ビツト、Ｂ−Ｙ信号に３ビツト、Ｒ−Ｙ
信号に３ビツトの、計９ビットで構成されている。

第２図（ｂ）において、２５２．２５３、および２５４
で示されるデジタルＲＧＢデータは、２３１のマトリク
ス変換回路によって２５８，２５９．２′６０で示され
るデジタルコンポジットビデオデータに変換される。デ
ジタルＲＧＢデータとデジタルコンポジットビデオデー
タとの対応を、下記の表１に示す。

表１ 尚、表中の２進数は、本発明の映像信号処理装置内で処
理されるデータである。これに対し、１０進数は、２進
数のデータをＤ／Ａ変換したときのアナログ値を示すも
のである０本発明を理解しやすくするため、アナログ値
を１０進数に置き換えて表現している。

デジタルコンポジットビデオデータのうち、２５８のＹ
信号はそのままＤ／Ａ変換されるが、２５９のＲ−Ｙ信
号と２６０のＢ−Ｙ信号は、２３８．２３９のデジタル
平衡変調回路によってデジタル的に平衡変調されてから
Ｄ／Ａ変換される。

次に第２図のマトリクスＲＯＭ２３１について、具体的
な実施例を第３図に示す。この例においては、デジタル
ＲＧＢカラーデータは各３ビツトずつ、計９ビットを設
けている。すると、３原色の組合せによって、合計５１
２色の色を表現することが可能である。これに対して、
デジタルコンポジットビデオデータは、Ｙ信号に５ビツ
ト、Ｒ−Ｙ信号に５ビツト、Ｂ−Ｙ信号に５ビツトの計
１５ビットで構成されている。

第３図において、２３１は５１２色分のデータが予め記
憶された半導体記憶装置である。表２は５１２色中の代
表的な５０色について前記半導体記憶装置に記憶されて
いるデータである。黒色＋７色×７階調をもって代表的
な５０色とする。

ここでＲＧＢカラーデータを輝度信号Ｙに変換する方式
を説明する０周知のように輝度信号Ｙは（１）式で求ま
る。

Ｙ＝０．３Ｒ＋０．５９Ｇ＋Ｏ，ＩＩＢ・・・・（１） ０≦Ｒ≦１．０≦Ｇ≦１．０≦Ｂ≦１．０≦Ｙ≦１ この（Ｉ）式を０≦Ｙ′≦３１．０≦Ｒ′≦７．０≦Ｇ
′≦７．０≦Ｂ′≦７の範囲で使用するために、３１／
７を乗じて、 Ｙ′＝１．３３Ｒ’　＋２．６１Ｇ′ ＋０．４９Ｂ′　　　　　　・・・（１）′に変換する
。

次に、色差信号Ｒ−Ｙは、次の式から求まる。

Ｒ−Ｙ＝Ｒ−（０，３Ｒ＋０．５９Ｇ ＋０．１１Ｂ） ＝０．　７Ｒ−０，５９Ｇ−０，ＩＩＢ・・・・　（２
） ０≦Ｒ≦１、０≦Ｇ≦１、０≦Ｂ≦１、−〇、　７≦Ｒ
−Ｙ≦０．７ この（２）式を一１５≦Ｒ′−Ｙ′＝１５．０≦Ｒ′≦
７．０≦Ｇ′≦７．０≦Ｂ′≦７の範囲で使用するため
に１５１０．７Ｘ７を乗じて、Ｒ’　−Ｙ′＝２．１４
Ｒ′−１，８０Ｇ′−０，３４Ｂ’　　　　・・・（２
）′次に、色差信号Ｂ−Ｙは、次の式から求まる。

Ｂ−Ｙ＝Ｂ−（０，３Ｒ＋０．５９Ｇ ＋０．１１Ｂ） ＝−０，３Ｒ−０，５９Ｇ＋０．８９Ｂ・・・・（３） ０≦Ｒ５１，０≦Ｇ≦１．０≦Ｂ：Ｓｌ、−０，８９≦
Ｂ−Ｙ≦０．８９ この（３）式を一１５≦Ｂ′−Ｙ’　≦１５．０≦Ｒ′
≦７．０≦Ｇ′≦７．０≦Ｂ′≦７の範囲で使用するた
めに；　　１５１０．８９Ｘ７を乗じて、Ｂ′　−Ｙ′
　＝−０，７２Ｒ′　−１，４２Ｇ′＋２．　１４Ｂ′
　　　　・・・・　（３）゛以上の（１）′、（２）′
、（３）′式を基に輝度信号、色差信号の値を求め、四
捨五入した値を以下の表２に示す。

表２ 尚、表中に用いられる１０進数は、Ｒ，Ｇ、Ｂ→Ｙ、Ｒ
−Ｙ、Ｂ−Ｙという変換を理解しやすくするために用い
た数値であり、実際には２進数のデータとして処理され
る。

第４図は、前記のマトリクスＲＯＭによって、上記の代
表的な５０色のデジタルＲＧＢカラーデータをデジタル
コンポジットビデオデータに変換した、いわゆるベクト
ル表示結果である。すなわち第４図は、横軸にＢ−Ｙ、
縦軸にＲ−Ｙを定義し、表２のＢ−Ｙの値、Ｒ−Ｙの値
をプロットしたものである。第４図からは各信号の値の
組合わせにより、多種類の色の表現が可能となることが
わかるであろう。

デジタルＲＧＢカラーデータは、前記の半導体記憶装置
の９本の番地選択信号（アドレス信号）入力端子に加え
られる。前記半導体記憶装置の読み出し動作を行うこと
により、１５本の信号出力端子には、 ・輝度信号（Ｙ信号）が５ビツト ・赤色差信号（Ｒ−Ｙ信号）が５ビツト・青色差信号（
Ｂ−Ｙ信号）が５ビットで分割して出力される。このよ
うな回路構成により、デジタルＲＧＢカラーデータに対
応したデジタルコンポジットビデオデータを得ることが
できる。第３図中、３０２は、相互のデータ間の時間ず
れを合わせるためのフリップフロップであり、第２図（
ａ）の制御部２３２から得られるドツトクロック３０６
に同期して、１ドツト毎のデータがラッチされる。但し
、データの１ドツトの周期よりも半導体記憶装置の読み
出し時間が充分早ければ、フリップフロップは不要であ
る。

次に、第２図の２３８．２３９の平衡変調回路について
の、第１の実施例を示す。

Ｒ−Ｙ信号を例にとり、デジタル平衡変調回路の説明を
行う。第５図は３ビツトデジタル平衡変調回路の例であ
る。５３０は、ＲＯＭ２３１から出力された変調前デー
タ入力端子、５３１は変調クロック入力端子、５３２は
Ｄ／Ａ変換器２３６に接続される変調後データ出力端子
である６５３３はインバータ、５３４はＡＮＤゲート、
５３５はＯＲゲートである。５３１の変調クロックの論
理が１のとき出力端子５３２には５３０より人力された
データと同論理値の信号が出力されるが、変調クロック
の理論がＯのとき出力端子には５３０より入力されたデ
ータと逆論理値の信号が出力される。前記の８色につい
て、変調前のデータと変調後のデータの関係は表３のよ
うになる。第７図に第５図の回路の動作状態を表わす波
形図を示す。第５図の端子５３１に第７図（ａ）（ｃ）
のクロックを入力すると、出力端子５３２には、端子５
３０より入力されたデータの正転論理値と反転論理値が
第７図（ａ）（ｂ）のように出力される。第６図も第５
図の回路の動作状態を表わす図である。第５図の端子５
３１に第６図（ａ）のクロックを入力し、端子５３０に
第６図（ｂ）のようなデータ（１０進数で表現されてい
る６）を入力すると、端子５３２には第６図（Ｃ）のよ
うなデータが出力される。

表　　３ 尚、上記の表、及び第６図、第７図に於いては、１０進
数を用いてデータを表現しているが実際には、データは
２進数として処理される。

変調クロック入力端子５３１に、色差信号副搬送波（Ｎ
ＴＳＣ方式では３．５８ＭＨｚ、ＰＡＬ方式では４．４
３Ｍｈｚ）を入力することにより、平衡変調された色差
信号出力を得ることができる。

色差信号副搬送波周波数の、例えば２倍の周波数のクロ
ック信号を分周することにより、９０度位相のずれた２
つの色差信号副搬送波を作成することができる。一方を
Ｒ−Ｙ信号の変調クロックに、他方をＢ−Ｙ信号の変調
クロックに使うことにより、第６図に示す様に、Ｒ−Ｙ
信号とＢ−Ｙ信号の変調出力が得られる。

次に第２図の２３８，２３９の平衡変調回路についての
第２の実施例を示す、Ｒ−Ｙ信号を例にとりデジタル平
衡変調回路の説明を行う、第８図は、５ビットデジタル
平衡変調回路の例である。

（第８図と全く同じ回路が、Ｂ−Ｙ信号用に、５う１組
必要である。）８３０〜８３４はＲＯＭ２３１から出力
された変調前データ入力端子であり、８３０が上位ビッ
トで、８３１〜８３４まで、重みが順次小さくなり、８
３４が最下位のビットとなる。８３５〜８３９は、Ｄ／
Ａ変換器２３６に接続される変調後データ出力端子であ
り、８３５が上位ビットで、８３６〜８３９まで、重み
が順次小さくなり、８３９が最下位のビットとなる。８
４０は、色差信号副搬送波が入力される変調クロック入
力端子、８４１は色差信号副搬送波の位相変化点で発生
する変調ゼロ信号が入力される変調ゼロ入力端子である
。変調クロックの論理が１のとき出力端子には入力信号
と同論理値の信号が出力されるが、変調クロックの論理
が０のとき出力端子には入力信号と逆論理値の信号が出
力される。そして、変調ゼロ入力の論理が１の時は、入
力の状態によらず、８３５は論理１．８３６〜８３９は
論理０を出力する。本発明の平衡変調回路に人力される
変調前の色差信号と、変調クロックとなる色差信号副搬
送波と、色差信号副搬送波の位相変化点で発生する変調
ゼロ信号と、これらの信号に基づいて平衡変調した色差
信号をＤ／Ａ変換器１３でＤ／Ａ変換した後のアナログ
値との関係を以下の表４に示す。

尚、第８図における出力８３５〜８３９は、後で説明す
る第１２図のＤ／Ａ変換器に人力されるものである。８
３５は１２３２へ、８３６は１２３３へ、８３７は１２
３４へ、８３８は１２３５へ、８３９は１２３Ｇへ各々
入力される。又、８４１の変調ゼロクロツタは第１２図
の１２３１へも入力される。

表４ したがって、変調ゼロ入力の論理が１の時は、Ｄ／Ａ変
換器１３の出力するアナログ値はゼロとなる。但し、表
ではＤ／Ａ変換器出力が、−１，５（Ｖ）〜１．５　（
Ｖ）で振幅した場合の例であり、変調ゼロ入力の論理が
１の時のＤ／Ａ変換出力は、−鍜的に（Ｄ／Ａ変換出力
の最大出カレベルーＤ／Ａ変換出力の最小出力レベル）
／２、つまり、Ｄ／Ａ変換出力の中央値として定義され
る０色差信号副搬送波周波数の例えば６倍の周波６数を
、クロック入力端子２５５に加え、制御信号発生回路２
３３で分周して第９図（ａ）、第９図（ｂ）、第９図（
ｄ）、第９図（ｅ）のパルスを発生して、第９図（ａ）
のパルスをＲ−Ｙ変調クロック信号、第９図（ｂ）のパ
ルスをＲ−Ｙ変調ゼロ信号、第９図（ｄ）のパルスをＢ
−Ｙ変調クロック信号、第９図（ｅ）のパルスをＢ−Ｙ
変調ゼロ信号として平衡変調し、その平衡変調後の色差
信号をＤ／Ａ変換することにより、第９図（ｃ）のＲ−
Ｙアナログ出力と第９図（ｅ）のＢ−Ｙアナログ出力を
得ることができる。この様な作用により、正の値、ゼロ
すなわち中央の値、負の値と、３値を出力可能とする平
衡変調回路が実現する。尚、Ｒ−Ｙ変調クロックとＢ−
Ｙ変調クロックは第９図より明らかなように、互いに９
０°位相がずれた色差信号副搬送波である。

次に、第２図の２４０のバースト回路および２４２のバ
ーストＤ／Ａ変換器についての実施例を示す。第１０図
はバースト回路及びＤ／Ａ変換器の回路例を示している
。１０３２にバースト高レベルを、１０３４にバースト
低レベルを印加する。抵抗素子１０３５と１０３６に同
一の値の抵抗を使用することにより、１０３５と１０３
６の中点にはバースト高レベルとバースト低レベルの中
点の電圧が発生する。１０３０に、バースト信号を発生
する期間のみ論理が０になる信号（第１１図（ａ）に示
した信号）を加え、１ｏ３１に。

バースト発生用副搬送波信号（第１１図（ｂ）に示した
信号）を加えると、表５の様な動作により、アナログバ
ーストデータ（第１１図（Ｃ）に示した信号）が得られ
る。

第１０図において、１０３７はインバータ、１０３８は
ＮＯＲ，１０４０，１０４２，１０４４はＰ　ｃｈａｎ
ｎｅｌ　Ｍｅｔａｌ　０ｘｉｄ　Ｓｅｍ１ｃｏｎｄｕｃ
ｔｏｒ　ＦｉｅｌｄＥｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏ
ｒ　（ＭＯＳ　Ｆ　ＥＴ）　、　　１０４１．１０４３
．１０４５はＮ　ｃｈａｎｎｅｌＭ　ＯＳ　Ｆ　ＥＴで
ある。一対のＭ’０ＳＦＥＴはトランスミッションゲー
トを構成している。

表５ 次に、２３６．２３７のＤ／Ａ変換器の実施例を示す、
第１２図に、Ｄ／Ａ変換器の回路例を、示している。１
２３０には表示期間を示すブランキング信号が入力され
る。ブランキング信号が１のときは表示期間外である。

１２３１には第８図８４１と同じ変調クロックが人力さ
れる。１２３２〜１２３６は前述したように第８図８３
５〜８３９に出力される変調後の色差信号が入力される
。インパーク１２４３、Ｎ０Ｒ１２４２はデコーダを構
成しており、１２３２〜１２３６の論理により、Ｎ０Ｒ
１２４２の中の１つにＯを出力、する。Ｎ０Ｒ１２４７
は表示期間外の時と色差信号副搬送波の変化時に０を出
力する。この出力を受けて、Ｎ０Ｒ１２４２は全て０を
出力する。従ってこの時は抵抗１２４４で構成される分
割抵抗の中央に接続された１組のＭＯＳＦＥＴがＯＮＬ
、１２３８に高レベルと低レベルの中央値が出力される
。一方、Ｎ０Ｒ１２４７の出力が１のときは、デコーダ
の出力を入力するＮ０Ｒ１２４２の１つが１を出力し、
１２３２〜１２３６の論理に応じたアナログ出力が１２
３８に得られる。

すなわち、本発明のＤ／Ａ変換器は、ブランキング信号
が論理１の場合および変調ゼロ信号が論理１の場合には
、高レベルと低レベルの中央の値を出力する。他の場合
には、１２３２〜１２３６の平衡変調後デジタルデータ
の値によって決まるいずれか１組のＰチャンネルＭＯＳ
ＦＥＴ１２４５とＮチャンネルＭＯＳＦＥＴ１２４６が
導通状態となり、該当するレベルが出力される。色差成
分がない場合、（すなわち黒などの無彩色時など）平衡
変調前デジタルデータは１００００　（２進）となる、
このデータは平衡変調されて１００００（２進）と０１
１１１（２進）のデータとなるが、本発明のＤ／Ａ変換
器では、いずれも前記ブランキング時と同じ、高レベル
と低レベルの中央の値を出力する。第１３図に、アナロ
グ出力波形を示す、第１３図より、アナログ出力波形の
位相は、変調ゼロ入力信号の位相で決まっており、デジ
タルデータの振幅には、関係しないことがわかる。また
、平衡変調のスイッチングは必ず変調ゼロ状態で行われ
るので、過渡的に不正なデータが出力されることはない
。

次に、第２図の２４１Ｂの合成回路の回路例を示す。デ
ジタルＹ信号と平衡変調されたデジタルＲ−Ｙ信号、デ
ジタルＢ−Ｙ信号とデジタルカラーバースト信号を、そ
れぞれ独立したＤ／Ａ変換器で、アナログ信号に変換し
、２４１Ｂの合成回路で合成して、複合映像信号を出力
する。

第１４図は、第２図の合成回路２４１Ｂの実施例を示す
回路図である。前記のアナログ値に変換されたＹ信号、
Ｒ−Ｙ信号、Ｂ−Ｙ信号、カラーバースト信号を１４３
８のバイポーラトランジスタのペースに入力して、１４
３６の抵抗素子とで合成しており、１４３５の端子に複
合映像信号が出力される。

第１４図のような構成で、Ｙ信号、Ｒ−Ｙ信号、Ｂ−Ｙ
信号、カラーバースト信号、を合成することで、第１４
図では、１４３６の各抵抗値をおのおの調整することに
より、各信号の、位相、振幅の調整が、独立して行うこ
とができ、ＣＲＴデイスプレィ上での、色合い調整や補
正が可能となる。

［発明の効果］ 以上、本発明によれば、デジタルＲＧＢカラーデータを
、アナログ信号に変換することなく、直接、デジタルコ
ンポジットビデオデータに変換することが可能になるの
で、安定度が高く、かつ、精度の高い変換が可能となる
。また、従来技術によれば、Ｄ／Ａ変換器とアナログ加
減算回路とＡ／Ｄ変換器を必要としていたところを、半
導体記憶装置に置換えたため、装置の小型化、低消費電
力化、高速化を図ることが可能である。

また、半導体記憶装置の記憶内容を変更すれば同−のＲ
ＧＢカラーデータに対し異った色調のコンポジットビデ
オデータを得ることができるため表示可能な一色ずつに
ついて独立に、さらに、Ｙ信号、Ｒ−Ｙ信号、Ｂ−Ｙ信
号についても独立に調整することが可能となるという効
果も生じた。

また、本発明の平衡変調回路の第１の実施例によれば、
デジタル回路によって２つの色差信号の平衡変調が行＾
るため、ＭＯＳデジタル集積回路化しても、振幅、位相
角ともに精度のよい、従来では得られなかった高品質の
複合映像信号を発生する映像信号処理装置を提供するこ
とができる。

また、本発、明の平衡変調回路の第２の実施例によれば
、デジタル的に平衡変調する際に、その変調後データの
Ｄ／Ａ変換出力が正の値、中央の値、負の値の３値とな
るように平衡変調を行うために、出力が正弦波に近くな
るので、単なる方形波に比べて高調波成分の少ない、従
来では得られなかった高品質の複合映像信号を発生する
映像信号処理装置を提供することができる。

また、本発明のカラーバースト信号発生回路によれば、
ＭＯＳデジタル回路によってカラーバースト信号の高レ
ベル（最大値）と低レベル（最小値）とを交互に発生し
、カラーバースト信号を発生しない時は中間レベルを出
力することにより、振幅特性も位相特性もともに優れた
複合映像信号を発生する映像信号処理装置を提供するこ
とが可能となった。

また、本発明のＤ／Ａ変換器によれば、ブランキング状
態や色差成分がない時には出力レベルは一定値となるの
でキャリアリークは全く発生しない。また、振幅の大小
差による位相ずれが全く生じないこと、及び過渡的に不
正なデータが出力される現象（グリッチ現象）が全く生
じないことにより、従来にはない、高品質な複合映像信
号を発生することが可能になる。

また、本発明の第１４図の合成回路によれば、輝度信号
と２つの色差信号とカラーバースト信号を、おのおの独
立した４つのＤ／Ａ変換器で、Ｄ／Ａ変換し、調整可能
な手段（例えば抵抗器など）で合成して複合映像信号を
得ることにより、高品質な複合映像信号が得られる。ま
た、色合いの調整や補正が可能で、色情報を忠実に再現
することができるという効果を有する。

【図面の簡単な説明】

第１図はカラー画像処理システムを示すブロック図。 第２図（ａ）、（ｂ）は本発明の映像信号処理装置を示
すブロック図。 第３図は本発明のマトリクスＲＯＭを示す図。 第４図は第３図のマトリクスＲＯＭによるベクトル表示
結果を示す図。 第５図は本発明の平衡変調回路の第１の実施例を示す図
。 第６図（ａ）〜（ｃ）は第５図の平衡変調回路の動作状
態を示す波形図。 第７図（ａ）〜（ｄ）は第５図の平衡変調回路を有する
映像信号処理装置の動作状態を示す波形図。 第８図は本発明の平衡変調回路の第２の実施例を示す図
。 第９図（ａ）〜（ｆ）は第８図の平衡変調回路の動作状
態を示す波形図。 第１Ｏ図は本発明のカラーバースト信号発生回路を示す
図。 第１１図（ａ）　〜（ｃ）は第１０図のカラーバースト
信号発生回路の動作状態を示す図。 第１２図は本発明のデジタル−アナログ変換器を示す図
。 第１３図は第１２図のデジタル−アナログ変換器の動作
状態を示す図。 第１４図は本発明の合成回路を示す図。 １０１・・・・・・ＣＰＵ １０２・・・・・・ＲＯＭ １０３・・・・・・ＲＡＭ １０４・・・・・・ビデオカラーエンコーグ１０５・・
・・・・ビデオデイスプレィコントローラ １０６・・・・・・ビデオＲＡＭ １０７．１０８・・インターフェース １０９・・・・・・テレビ受信機 ２２１．２２２・・データバス ２２４・・・・・・アドレスレジスフ ２２５・・・・・・アドレスセレクタ ２２６・・・・・・カラーテーブルＲＡＭ２２７・・・
・・・ラッチ回路 ２２８．２２９．２３０・・・ Ｄ／Ａ変換器 ２３１・・・・・・マトリクスＲＯＭ ２３２・・・・・・制御部 ２３３・・・、・・・制御信号発生回路２３３Ａ・・・
・・発振回路 ２３４・・・・・・同期信号複合回路 ２３５．２３６．２３７・・・ Ｄ／Ａ変換器 ２３８．２３９・・平衡変調回路 ２４０・・・・・・バースト信号発生回路２４１Ａ・・
・・・アナログＲＧＢ信号出力回路 ２４１Ｂ・・・・・合成回路 ２４２・・・・・・バーストＤ／Ａ変換器２５１・・・
・・・同期信号入力端子 ２５２・・・・・・デジタルＲカラーデータ入力端子 ２５３・・・・・・デジタルＧカラーデータ入力端子 ２５４・・・・・・デジタルＢカラーデータ入力端子 ２５５・・・・・・クロック信号入力端子２５８・・・
・・・デジタルＹデータ ２５９・・・・・・デジタルＲ−Ｙデーク２６０・・・
・・・テジタルＢ−Ｙデータ２６４・・・・・・アナロ
グＹデーク ２６５・・・・・・アナログＲ−Ｙデーク２６６・・・
・・・アナログＢ−Ｙデーク２６７・・・・・・アナロ
グバーストデーク２６９・・・・・・複合映像信号出力
端子２７０・・・・・・Ｒ−Ｙ平衡変調用色差信号搬送
波信号 ２７１・・・・・・Ｂ−Ｙ平衡変調用色差信号搬送波信
号 ２７２・・・・・・バースト信号制御信号２７３・・・
・・・バースト発生用副搬送波信号 ３０２・・・・・・フリップフロップ ３０３・・・・・・デジタルＲカラーデータ入力端子 ３０４・・・・・・デジタルＧカラーデータ入力端子 ３０５・・・・・・デジタルＢカラーデータ入力端子 ３０６・・・・・・ドツトクロック入力端子３０７・・
・・・・デジタルＹデータ ３０８・・・・・・デジタルＲ−Ｙデーク３０９・・・
・・・デジタルＢ−Ｙデータ３１０・・・・・・半導体
記憶装置のアドレス入力端子 ３１１・・・・・・半導体記憶装置のデータ出力端子 ５３０・・・・・・変調前データ入力端子５３１・・・
・・・変調クロック入力端子５３２・・・・・・変調後
データ出力端子８３０．８３１．８３２．８３３．８３
４・・変調前データ入力端子 ８３５．８３６．８３７．８３８．８３９・・変調後デ
ータ出力端子 ８４０・・・・・・変調クロック入力端子８４１・・・
・・・変調ゼロ信号入力端子１０３０・・・・・・バー
スト信号制御信号入力端子 １０３１・・・・・・バースト発生用副搬送波信号入力
端子 １０３２・・・・・・バースト高レベル入力端子１０３
３・・・・・・アナログバーストデータ出力端子 １０３４・・・自・バースト低レベル人力端子１０３５
．１０３６・抵抗素子 １０３７・・・・・・インバータ回路 １０３８・・・・・・ＮＯＲ回路 １０４０・・・・・・ＰチャンネルＭＯＳＦＥＴＱ１ １０４１・・・・・・ＮチャンネルＭＯ５ＦＥＴ１０４
２・・・・・・ＰチャンネルＭＯＳＦＥＴ１０４３・・
・・・・ＮチャンネルＭＯＳＦＥＴ１０４４・・・・・
・ＰチャンネルＭＯ３ＦＥＴ１０４５・・・・・・Ｎチ
ャンネルＭＯＳＦＥＴ１２３０・・・・・・ブランキン
グ信号入力端子１２３１・・・・・・変調ゼロ信号入力
端子１２３２・・・・・・平衡変調後デジタルデータ入
力端子 （最上位ビット） １２３３・・・・・・平衡変調後デジタルデータ入力端
子 （上位ビット） １２３４・・・・・・平衡変調後デジタルデータ入力端
子 （中位ビット） １２３５・・・・・・平衡変調後デジタルデーク入力端
子 （下位ビット） １２３６・・・・・・平衡変調後デジタルデーク入力端
子 （最下位ビット） １２３７・・・・・・アナログ出力高レベル入力端子 １２３８・・・・・・アナログ出力端子１２３９・・・
・・・アナログ出力低レベル入力端子 １２４１・・・・・・５人力ＮＡＮＤ回路１２４２・・
・・・・２人力ＮＯＲ回路１２４３・・・・・・インバ
ータ回路 １２４４・・・・・・抵抗素子 １２４５・・・・・・ＰチャンネルＭＯ５ＦＥＴ１２４
６・・・・・・ＮチャンネルＭＯ５ＦＥＴ１２４７・・
・・・・２人力ＮＯＲ回路１４３１・・・・・・アナロ
グＹデーク入力端子１４３２・・・・・・アナログＲ−
Ｙデータ入力端子 １４３３・・・・・・アナログＢ−Ｙデータ入力端子 １４３４・・・・・・アナログバーストデータ入力端子 １４３５・・・・・・複合映像信号出力端子１４３６・
・・・・・抵抗素子 １４３７・・・・・・容量素子 １４３８・・・・・・ｎＰｎ型バイポーラトランジスタ 以上 出願人　セイコーエプソン株式会社 株式会社ハドソン 代理人　弁理士　上柳雅誉　（他１名）第１図 第２図（１）） 第３図 第４図 第５図 第６図（（Ｚ） 第６図（ｂ） 第６図（Ｃ） 第７図（α） 第７図（し） 第７図（Ｃ’） 第７図（改） 第８図 第９図（（１） 第９図（ｂ） 第９図（Ｃ） 第９図（ｄ） 第９図（ｅ） 第９図（ｆ） 第１０図 第■図　（ａ） 第１１図　（ｂ） 第Ｌ１図　（ｃ＞ 第１２図 第１３図（ｄ） 、第１３図　（ｅ） 第１４図

Claims (11)

【特許請求の範囲】
1. （１）表示画面上の各ドットの色を指定するカラーコー
   ドをＲＧＢカラーデータに変換するカラーパレットと、
   変換された前記ＲＧＢカラーデータをアナログ値で表現
   された輝度信号及び２つの色差信号に変換する変換手段
   とを備えた映像信号処理装置に於いて、 前記変換手段は、デジタル値で表現された前記ＲＧＢカ
   ラーデータをデジタル値で表現された前記輝度信号及び
   ２つの色差信号に変換する変換方式が記憶された記憶装
   置と、 前記デジタル値で表現された輝度信号及び２つの色差信
   号を前記アナログ値で表現された輝度信号及び２つの色
   差信号に変換するデジタル−アナログ変換器とから成る
   ことを特徴とする映像信号処理装置。
2. （２）前記記憶装置の各変換出力を同一のクロック信号
   に応じて保持する手段を備えることを特徴とする請求項
   １記載の映像信号処理装置。
3. （３）前記デジタル値で表現された２つの色差信号を、
   デジタル値で表現された互いに９０度位相が異なる２つ
   の色差信号副搬送波に応じてデジタル的に平衡変調する
   平衡変調回路を備えることを特徴とする請求項１記載の
   映像信号処理装置。
4. （４）前記平衡変調回路は、前記色差信号と前記色差信
   号副搬送波を論理積する第１の論理回路と、前記色差信
   号と前記色差信号副搬送波の各反転信号を論理積する第
   ２の論理回路と、前記第１及び第２の論理回路の各出力
   を論理和して平衡変調された前記色差信号を出力する第
   ３の論理回路とを備えることを特徴とする請求項３記載
   の映像信号処理装置。
5. （５）前記デジタル値で表現された色差信号を、デジタ
   ル値で表現された色差信号副搬送波に応じて平衡変調す
   る平衡変調回路を備え、該平衡変調回路は、平衡変調さ
   れた前記色差信号をデジタル−アナログ変換したアナロ
   グ出力が前記色差信号副搬送波の位相変化点で前記アナ
   ログ出力の中央値となるように平衡変調することを特徴
   とする請求項１記載の映像信号処理装置。
6. （６）前記平衡変調回路は、前記色差信号の各ビットの
   値と前記色差信号副搬送波の値を論理積する複数の第１
   の論理回路と、前記色差信号の各ビットの値の反転値と
   前記色差信号副搬送波の値の反転値を論理積する複数の
   第２の論理回路と、前記色差信号の各ビットに対応する
   前記第１及び第２の論理回路の出力と論理和する複数の
   第３の論理回路と、前記第３の論理回路の各出力と前記
   色差信号副搬送波の位相変化点に発生するクロック信号
   を入力して論理を組む第４の論理回路群とを備え、前記
   第４の論理回路群は、前記クロック信号を入力した時に
   平衡変調後のデジタル−アナログ変換出力が出力レベル
   の中央値を示すような値を有した色差信号を出力するこ
   とを特徴とする請求項５記載の映像信号処理装置。
7. （７）デジタル値で表現された前記色差信号をアナログ
   値に変換する前記デジタル−アナログ変換器は、表示期
   間外の期間及び前記色差信号が無信号状態の期間には前
   記アナログ値の最大出力レベルと最小出力レベルの平均
   値を出力し、表示期間内の前記色差信号が存在する期間
   には前記最大出力レベルと最小出力レベルの間の前記色
   差信号に対応した前記アナログ値を出力するように構成
   されることを特徴とする請求項１記載の映像信号処理装
   置。
8. （８）前記デジタル−アナログ変換器は、前記アナログ
   値の最大出力レベルを供給する第１の端子と、前記アナ
   ログ値の最小出力レベルを供給する第２の端子と、前記
   第１及び第２の端子の間に直列接続される複数の抵抗と
   、前記アナログ値の出力端子と、前記第１の端子、前記
   第２の端子及び前記抵抗の各接続点と前記出力端子の間
   に各々接続され前記色差信号に応じて選択的に導通する
   ＭＯＳトランジスタを備え、前記表示期間外の期間及び
   前記色差信号が無信号状態の期間には、前記抵抗の接続
   点のうち前記平均値が出力される点と前記出力端子の間
   に挿入された前記ＭＯＳトランジスタが導通することを
   特徴とする請求項７記載の映像信号処理装置。
9. （９）カラーバースト信号発生期間内には、カラーバー
   スト信号副搬送波の周波数に応じてカラーバースト信号
   の最大値と最小値を交互に出力し、カラーバースト信号
   発生期間外には、前記カラーバースト信号の最大値と最
   小値の中間値を出力するカラーバースト信号発生回路を
   備えることを特徴とする請求項１記載の映像信号処理装
   置。
10. （１０）前記カラーバースト信号発生回路は、前記カラ
    ーバースト信号の最大値を供給する第１の端子と、前記
    カラーバースト信号の最小値を供給する第２の端子と、
    前記第１及び第２の端子の間に直列接続される２つの抵
    抗と、前記第１の端子、前記第２の端子及び前記抵抗の
    接続点と前記カラーバースト信号の出力端子との間に各
    々接続されるＭＯＳトランジスタとを備えることを特徴
    とする請求項９記載の映像信号処理装置。
11. （１１）前記デジタル−アナログ変換器は、前記輝度信
    号のための第１のデジタル−アナログ変換器と、前記２
    つの色差信号のための第２及び第３のデジタル−アナロ
    グ変換器とから成り、カラーバースト信号を出力するカ
    ラーバースト信号発生回路を更に備え、前記第１、第２
    、第３のデジタル−アナログ変換器及び前記カラーバー
    スト信号発生回路の各出力端子は、各出力レベルを個々
    に調整可能とする抵抗手段を介してバイポーラトランジ
    スタに共通接続され、前記バイポーラトランジスタから
    は各信号を合成して形成された複合映像信号が出力され
    ることを特徴とする請求項１記載の映像信号処理装置。