JP3100594B2 - 映像信号処理装置及びそれを用いた映像機器 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、デジタルRGBデータを、デジタル−アナロ
グ変換装置を用いて、CRT表示装置に表示するための複
合映像信号（例えばNTSC方式）に変換する映像信号処理
装置に関する。

〔従来の技術〕

従来の映像信号処理装置として、例えば、専用のモニ
タ装置へＲ（赤）、Ｇ（緑）、Ｂ（青）の各色の振幅値
を表すアナログ信号を出力して所定の画像をカラー表示
するものがある。

この映像信号処理装置は、ビデオRAMに画像データを
記憶し、このビデオRAMから各画素毎に画像データを読
み出し、この画像データをアドレス信号としてＲ、Ｇ、
Ｂのカラーデータを記憶したカラーデータRAMをアドレ
スし、このRAMから読み出されたカラーデータをD/A変換
することによりアナログRGB信号を発生する。このアナ
ログRGB信号をモニタ装置へ出力することによってカラ
ーの画像を表示することができる。

NTSC方式に準拠した複合映像信号（コンポジットビデ
オ信号）を出力するときは、カラーデータRAMから出力
されるＲ、Ｇ、Ｂのカラーデータに基づいて演算し、そ
の演算結果から輝度信号および二つの色差信号を作成し
て、コンポジットビデオ信号を得ていた。

更に、別な例としてデジタルRGBカラーデータをD/Aコ
ンバータを用いて一旦アナログRGB信号に変換して、こ
の３つの信号をアナログ的に加減算して、輝度信号
（Ｙ）、赤色差信号（Ｒ−Ｙ）、青色差信号（Ｂ−Ｙ）
を発生し、コンポジットビデオ信号を得ていた。

〔発明が解決しようとする課題〕

しかし、従来の映像信号処理装置によると、各画素毎
に輝度信号および色差信号を演算によって求めているた
め、 装置の大型化、 消費電力の増大、 変換速度が遅い、 等の問題点を有していた。

又、アナログ的な処理を行う場合は、NTSC方式でも、
PAL方式でも、非常に高精度な、アナログ信号であるた
め、高品質な、コンポジット信号を扱うのは、困難であ
った。

本発明の目的は、映像信号処理装置に於いて、装置の
小型化、消費電力の低減、変換速度の向上、変換精度の
向上を目的とする。

本発明の他の目的は、従来にはないMOSデジタル集積
回路化に適した変調回路を提供し、高調波成分の少ない
高品質の複合映像信号の発生を可能とすることにある。

本発明の他の目的は、従来にはないMOSデジタル集積
回路化に適したカラーバースト信号発生回路を提供する
ことにより、高品質な複合映像信号の発生を可能とする
ことにある。

本発明の他の目的は、従来にはないMOSデジタル集積
回路化に適したデジタル−アナログ変換器を提供するこ
とにより、キャリアリークや位相ずれが極めて小さい高
品質な複合映像信号の発生を可能とすることにある。

〔課題を解決するための手段〕

かかる本発明の映像信号処理装置は、表示画面上の各
ドットの色を指定するデジタル値で表現された色差信号
をアナログ値で表現された色差信号に変換する変換手段
と、制御信号発生手段と、を備えた映像信号処理装置に
おいて、 前記変換手段は、 ハイ／ローの論理レベルで表現された略方形波である色
差信号副搬送波によって前記デジタル値で表現された色
差信号を平衡変調する平衡変調回路と、前記平衡変調回
路から出力されたデジタル値で表現された色差信号を前
記アナログ値で表現された色差信号に変換するデジタル
−アナログ変換器とを具備し、 前記制御信号発生手段は、 前記色差信号副搬送波の周波数の略６倍の周波数の原
振を入力し、該原振に基づいて前記色差信号副搬送波と
変調ゼロ信号とを前記平衡変調回路に出力するものであ
り、 前記平衡変調回路は、 前記変調ゼロ信号に対応して、前記色差信号副搬送波
周波数クロックの遷移エッジにおいて前記色差信号副搬
送波周波数クロックの周期の６分の１の期間、色差信号
とは独立なデジタル中央値又はゼロ値となる平衡変調さ
れた色差信号を出力するよう構成されてなることを特徴
とする。

また、前記平衡変調回路は、 前記色差信号の各ビットの値と前記色差信号副搬送波
の値とを論理積する複数の第１の論理回路と、 前記色差信号の各ビットの値の反転値と前記色差信号
副搬送波の値の反転値とを論理積する複数の第２の論理
回路と、 前記色差信号の各ビットに対応する前記第１及び第２
の論理回路の出力を論理和する複数の第３の論理回路
と、 前記第３の論理回路の各出力と前記色差信号副搬送波
の遷移エッジにおいて発生する前記変調ゼロ信号とを入
力して論理を組む第４の論理回路群とを備え、 前記第４の論理回路群は、前記変調ゼロ信号のアクテ
ィブ期間に前記色差信号の平衡変調後のデジタル−アナ
ログ変換出力が出力レベルの中央値を示す色差信号を出
力してなることを特徴とする。

また、本発明の映像信号処理装置は、表示画面上の各
ドットの色を指定するデジタル値で表現された色差信号
をアナログ値で表現された色差信号に変換する変換手段
と、制御信号発生手段と、を備えた映像信号処理装置に
おいて、 前記変換手段は、 ハイ／ローの論理レベルで表現された略方形波である色
差信号副搬送波によって前記デジタル値で表現された色
差信号を平衡変調する平衡変調回路と、前記平衡変調回
路から出力されたデジタル値で表現された色差信号を前
記アナログ値で表現された色差信号に変換するデジタル
−アナログ変換器とを具備し、 前記制御信号発生手段は、 前記色差信号副搬送波の周波数の略６倍の周波数の原
振を入力し、該原振に基づいて前記色差信号副搬送波と
変調ゼロ信号とを出力するものであり、 前記デジタル−アナログ変換器は、 前記変調ゼロ信号がアクティブとなる期間に対応して
前記色差信号副搬送波周波数クロックの遷移エッジにお
いて前記色差信号副搬送波周波数クロックの周期の６分
の１の期間、入力色差信号とは独立なダイナミックレン
ジの中央アナログ値を出力し、 前記変調ゼロ信号がノンアクティブの期間には前記入
力色差信号に対応したアナログ値を出力するよう構成し
てなることを特徴とする。

また、前記デジタル−アナログ変換器は、 前記アナログ値のダイナミックレンジの最大出力レベ
ルを供給する第１の端子と、 前記アナログ値のダイナミックレンジの最小出力レベ
ルを供給する第２の端子と、 前記第１及び第２の端子の間に直列接続される複数の
抵抗手段と、 前記アナログ値の出力端子と、 前記第１の端子、前記第２の端子及び前記抵抗手段の
各接続点と前記出力端子との間に各々接続され前記色差
信号に応じて選択的に導通するスイッチ手段を備え、 前記変調ゼロ信号がアクティブとなる期間には、前記
抵抗手段の接続点のうち前記平均値が出力されてなる接
続点と前記出力端子との間に挿入された前記スイッチ手
段が導通することを特徴とする。

また、本発明の映像機器は前記の映像信号処理装置
と、 該映像信号処理装置へ画像データを与えるビデオディ
スプレイコントローラと、 該画像データを記憶するビデオデータ記憶装置と、 前記映像信号処理装置が出力する前記色差信号を入力
し複合映像信号を出力するインターフェース手段と、を
具備することを特徴とする。

更に、前記映像機器において前記復号映像信号はNTSC
信号であることを特徴とする。

〔実 施 例〕

以下、本発明の映像信号処理装置を詳細に説明する。

第１図は画像データに基づく画像をCRT画面に表示さ
せるための映像機器の全体のシステムを示す。ただし、
音発生装置は省略してある。101は全体を制御するCPUで
ある。システムの全体を制御するプログラムはROM102に
記憶されており、データや演算結果等は一時的にRAM103
に格納される。104は本発明の映像信号処理装置（ビデ
オカラーエンコーダ）であり、105は映像信号処理装置1
04へ画像データを与えるビデオディスプレイコントロー
ラである。画像データはスプライト（動画）とバックグ
ラウンド（背景）のデータであり、ビデオRAM（VRAM）1
06に格納されている。映像信号処理装置104は出力Ａと
してアナログRGB信号を、出力Ｂとしてコンポジットビ
デオ信号を発生し、インターフェース107、108を介して
テレビ受信機109へ供給され画像表示される。アナログR
GB信号は直接専用モニタとしてのCRTへ、また、コンポ
ジットビデオ信号は受信回路を介してCRTへ与えられ
る。以上の第１図の構成により、画像データに基づく画
像をテレビ受信機109のCRT画面に表示することができ
る。

第２図（ａ）は第１図に於ける映像信号処理装置104
の一実施例を示す。221はCPU101（第１図）との間でデ
ータ転送するデータバスであり、222はビデオディスプ
レイコントローラ105（第１図）との間でデータ転送す
るデータバスである。データバス221のデータはにアド
レスレジスタ224とカラーテーブルRAM226に入力され、
データバス222のデータはアドレスセレクタ225に入力さ
れる。アドレスセレクタ225はアドレスレジスタ224のデ
ータあるいはデータバス222のデータの１つをアドレス
信号として選択するものである。226はカラーデータを
記憶するカラーテーブルRAM（カラーパレット）であ
り、ディスプレイコントローラ105から送られた表示画
面上の各ドットの色を指定するカーラーコードをアドレ
スとして、読み出されたカラーデータはドットクロック
に応じてラッチ回路227にラッチされる。ラッチ回路227
のカラーデータはＲ、Ｇ、Ｂの基本色毎にD/A変換器22
8、229、230によってD/A変換されるか、あるいは信号変
換マトリクス即ち信号変換の方式を記憶するマトリクス
ROM231で輝度信号Ｙ、およびＲ−ＹおよびＢ−Ｙの色差
信号に変換される。232はCPU1よりアドレス信号A0〜A
2、チップセレクト信号▲▼、書き込み信号▲
▼、読み出し信号▲▼、出力制御信号CESEL等を入
力してアドレスレジスタ224、アドレスセレクタ225、カ
ラーテーブルRAM226、ラッチ回路227、制御信号発生回
路233等を制御する制御部である。制御信号発生回路233
は、発振回路23Aより、例えば、21.47727MHzの発振信号
を入力して水平および垂直の同期信号HSYNC、VSYNC、ド
ットクロックCK、色差信号副搬送波等を出力する。両同
期信号HSYNC、VSYNC、ドットクロックCKはビデオディス
プレイコントローラ105に対しても供給される。D/A変換
器228、229、230はラッチ回路227からのデジタルRGB信
号を受けて、アナログRGB信号に変換し、同期信号複合
回路234は水平および垂直の同期信号を複合して出力す
る。これらのアナログRGB信号および複合同期信号はア
ナログRGB信号出力回路241Aより出力される。平衡変調
回路238、239はマトリクスROM231からの色差信号Ｒ−
Ｙ、Ｂ−Ｙを位相が互いに90゜異なった色差信号副搬送
波により、各々デジタル的に平衡変調する。平衡変調さ
れたＲ−Ｙ、Ｂ−Ｙ信号と、輝度信号Ｙは、D/A変換器2
35、236、237でD/A変換される。また、バースト発生用
副搬送波を入力したバースト回路240及びD/A変換器242
は、水平同期信号を含む水平帰線期間のバックポーチの
期間に８〜９サイクルを挿入してバースト信号を出力す
る。輝度信号ＹはD/A変換器235で同期信号を重ねられ
る。これらの輝度信号Ｙ、色差信号Ｒ−Ｙ、Ｂ−Ｙ、バ
ースト信号は所定の位相、所定のタイミングで出力さ
れ、合成回路241Bでコンポジットビデオ信号にされる。

第２図（ｂ）は、第２図（ａ）から本発明の主要部分
を抜粋した図である。デジタルRGBカラーデータは各１
ビットずつ、計３ビット設けている。すると、３原色の
組合せによって合計８色の色を表現することが可能であ
る。これに対して、デジタルコンポジットビデオデータ
は、Ｙ信号に３ビット、Ｂ−Ｙ信号に３ビット、Ｒ−Ｙ
信号に３ビットの、計９ビットで構成されている。

第２図（ｂ）において、252、253、および254で示さ
れるデジタルRGBデータは、マトリックスROM231の信号
変換マトリックスによって258、259、260で示されるデ
ジタルコンポジットビデオデータに変換される。デジタ
ルRGBデータとデジタルコンポジットビデオデータとの
対応を、下記の表１に示す。

尚、表中の２進数は、本発明の映像信号処理装置内で
処理されるデータである。これに対し、10進数は、２進
数のデータをD/A変換したときのアナログ値を示すもの
である。本発明を理解しやすくするため、アナログ値を
10進数に置き換えて表現している。

デジタルコンポジットビデオデータのうち、258のＹ
信号はそのままD/A変換されるが、259のＲ−Ｙ信号と26
0のＢ−Ｙ信号は、238、239のデジタル平衡変調回路に
よってデジタル的に平衡変調されてからD/A変換され
る。

次に第２図のマトリクスROM231について、具体的な実
施例を第３図に示す。この例においては、デジタルRGB
カラーデータは各３ビットずつ、計９ビットを設けてい
る。すると、３原色の組合せによって、合計512色の色
を表現することが可能である。これに対して、デジタル
コンポジットビデオデータは、Ｙ信号に５ビット、Ｒ−
Ｙ信号に５ビット、Ｂ−Ｙ信号に５ビットの計15ビット
で構成されている。

第３図において、マトリックスROM231は512色分のデ
ータが予め記憶された半導体記憶装置である。表２は51
2色中の代表的な50色について前記半導体記憶装置に記
憶されているデータである。黒色＋７色×７階調をもっ
て代表的な50色とする。

ここでRGBカラーデータを輝度信号Ｙに変換する方式
を説明する。周知のように輝度信号Ｙは（１）式で求ま
る。

Ｙ＝0.3R＋0.59G＋0.11B ‥‥（１） ０≦Ｒ≦１、０≦Ｇ≦１、０≦Ｂ≦１、 ０≦Ｙ≦１ この（１）式を０≦Ｙ′≦31、０≦Ｒ′≦７、０≦
Ｇ′≦７、０≦Ｂ′≦７の範囲で使用するために、31/7
を乗じて、 Ｙ′＝1.33R′＋2.61G′＋0.49B′ ‥‥（１）′ に変換する。

次に、色差信号Ｒ−Ｙは、次の式から求まる。

Ｒ−Ｙ＝Ｒ−（0.3R＋0.59G＋0.11B） ＝0.7R−0.59G−0.11B ‥‥（２） ０≦Ｒ≦１、０≦Ｇ≦１、０≦Ｂ≦１、 −0.7≦Ｒ−Ｙ≦0.7 この（２）式を−15≦Ｒ′−Ｙ′≦15、０≦Ｒ′≦
７、０≦Ｇ′≦７、０≦Ｂ′≦７の範囲で使用するため
に15/0.7×７を乗じて、 Ｒ′−Ｙ′＝2.14R′−1.80G′−0.34B′ ‥‥（２）′ 次に、色差信号Ｂ−Ｙは、次の式から求まる。

Ｂ−Ｙ＝Ｂ−（0.3R＋0.59G＋0.11B） ＝−0.3R−0.59G＋0.89B ‥‥（３） ０≦Ｒ≦１、０≦Ｇ≦１、０≦Ｂ≦１、 −0.89≦Ｂ−Ｙ≦0.89 この（３）式を−15≦Ｂ′−Ｙ′≦15、０≦Ｒ′≦
７、０≦Ｇ′≦７、０≦Ｂ′≦７の範囲で使用するため
に、15/0.89×７を乗じて、 Ｂ′−Ｙ′＝−0.72R′−1.42G′＋2.14B′ ‥‥（３）′ 以上の（１）′、（２）′、（３）′式を基に輝度信
号、色差信号の値を求め、四捨五入した値を以下の表２
に示す。

尚、表中に用いられる10進数は、Ｒ、Ｇ、Ｂ→Ｙ、Ｒ
−Ｙ、Ｂ−Ｙという変換を理解しやすくするために用い
た数値であり、実際には２進数のデータとして処理され
る。

第４図は、前記のマトリクスROMによって、上記の代
表的な50色のデジタルRGBカラーデータをデジタルコン
ポジットビデオデータに変換した、いわゆるベクトル表
示結果である。すなわち第４図は、横軸にＢ−Ｙ、縦軸
にＲ−Ｙを定義し、表２のＢ−Ｙの値、Ｒ−Ｙの値をプ
ロットしたものである。第４図からは各信号の値の組合
わせにより、多種類の色の表現が可能となることがわか
るであろう。

デジタルRGBカラーデータは、前記の半導体記憶装置
の９本の番地選択信号（アドレス信号）入力端子に加え
られる。前記半導体記憶装置の読み出し動作を行うこと
により、15本の信号出力端子には、 ・輝度信号（Ｙ信号）が５ビット ・赤色差信号（Ｒ−Ｙ信号）が５ビット ・青色差信号（Ｂ−Ｙ信号）が５ビット で分割して出力される。このような回路構成により、デ
ジタルRGBカラーデータに対応したデジタルコンポジッ
トビデオデータを得ることができる。第３図中、302
は、相互のデータ間の時間ずれを合わせるためのフリッ
プフロップであり、第２図（ａ）の制御部232から得ら
れるドットクロック306に同期して、１ドット毎のデー
タがラッチされる。但し、データの１ドットの周期より
も半導体記憶装置の読み出し時間が充分早ければ、フリ
ップフロップは不要である。

次に、第２図の238、239の平衡変調回路についての、
第１の実施例を示す。

Ｒ−Ｙ信号を例にとり、デジタル平衡変調回路の説明
を行う。第５図は３ビットデジタル平衡変調回路の例で
ある。530は、マトリックスROM231から出力された変調
前データ入力端子、531は変調クロック入力端子、532は
D/A変換器236に接続される変調後データ出力端子であ
る。533はインバータ、534はANDゲート、535はORゲート
である。531の変調クロックの論理が１のとき出力端子5
32には530より入力されたデータと同論理値の信号が出
力されるが、変調クロック531の論理が０のとき出力端
子には530より入力されたデータと逆論理値の信号が出
力される。前記の８色について、変調前のデータと変調
後のデータの関係は表３のようになる。第７図に第５図
の回路の動作状態を表わす波形図を示す。第５図の端子
531に第７図（ａ）（ｃ）のクロックを入力すると、出
力端子532には、端子530より入力されたデータの正転論
理値と反転論理値が第７図（ｂ）（ｄ）のように出力さ
れる。第６図も第５図の回路の動作状態を表わす図であ
る。第５図の端子531に第６図（ａ）のクロックを入力
し、端子530に第６図（ｂ）のようなデータ（10進数で
表現されている。）を入力すると、端子532には第６図
（ｃ）のようなデータが出力される。

尚、上記の表、及び第６図、第７図に於いては、10進
数を用いてデータを表現しているが実際には、データは
２進数として処理される。

変調クロック入力端子531に、色差信号副搬送波（NTS
C方式では3.58MHz、PAL方式では4.43MHz）を入力するこ
とにより、平衡変調された色差信号出力を得ることがで
きる。

色差信号副搬送波周波数の、例えば２倍の周波数のク
ロック信号を分周することにより、90度位相のずれた２
つの色差信号副搬送波を作成することができる。一方を
Ｒ−Ｙ信号の変調クロックに、他方をＢ−Ｙ信号の変調
クロックに使うことにより、第６図に示す様に、Ｒ−Ｙ
信号とＢ−Ｙ信号の変調出力が得られる。

次に第２図の238、239の平衡変調回路についての第２
の実施例を示す。Ｒ−Ｙ信号を例にとりデジタル平衡変
調回路の説明を行う。第８図は、５ビットデジタル平衡
変調回路の例である。（第８図と全く同じ回路が、Ｂ−
Ｙ信号用に、もう１組必要である。）830〜834はマトリ
ックスROM231から出力された変調前データ入力端子であ
り、830が上位ビットで、831〜834まで、重みが順次小
さくなり、834が最下位のビットとなる。835〜839は、D
/A変換器236に接続される変調後データ出力端子であ
り、835が上位ビットで、836〜839まで、重みが順次小
さくなり、839が最下位のビットとなる。840は、色差信
号副搬送波が入力される変調クロック入力端子、841は
色差信号副搬送波の位相変化点で発生する変調ゼロ信号
が入力される変調ゼロ信号入力端子である。変調クロッ
クの論理が１のとき出力端子には入力信号と同論理値の
信号が出力されるが、変調クロックの論理が０のとき出
力端子には入力信号と逆論理値の信号が出力される。そ
して、変調ゼロ信号の論理が１の時は、入力の状態によ
らず、835は論理１、836〜839は論理０を出力する。本
発明の平衡変調回路に入力される変調前の色差信号と、
変調クロックとなる色差信号副搬送波と、色差信号副搬
送波の位相変化点で発生する変調ゼロ信号と、これらの
信号に基づいて平衡変調した色差信号をD/A変換器236で
D/A変換した後のアナログ値との関係を以下の表４に示
す。

尚、第８図における出力835〜839は、後で説明する第
12図のD/A変換器に入力されるものである。835は1232
へ、836は1233へ、837は1234へ、838は1235へ、839は12
36へ各々入力される。又、841の変調ゼロ信号は第12図
の1231へも入力される。

したがって、変調ゼロ信号の論理が１の時は、D/A変
換器236の出力するアナログ値はゼロとなる。但し、表
ではD/A変換器出力が、−1.5（Ｖ）〜1.5（Ｖ）で振幅
した場合の例であり、変調ゼロ信号の論理が１の時のD/
A変換出力は、一般的に（D/A変換出力の最大出力レベル
−D/A変換出力の最小出力レベル）/2、つまり、D/A変換
出力の中央値として定義される。色差信号副搬送波周波
数の例えば６倍の周波数を、クロック信号入力端子255
に加え、制御信号発生回路233で分周して第９図
（ａ）、第９図（ｂ）、第９図（ｄ）、第９図（ｅ）の
パルスを発生して、第９図（ａ）のパルスをＲ−Ｙ変調
クロック信号、第９図（ｂ）のパルスをＲ−Ｙ変調ゼロ
信号、第９図（ｄ）のパルスをＢ−Ｙ変調クロック信
号、第９図（ｅ）のパルスをＢ−Ｙ変調ゼロ信号として
平衡変調し、その平衡変調後の色差信号をD/A変換する
ことにより、第９図（ｃ）のＲ−Ｙアナログ出力と第９
図（ｆ）のＢ−Ｙアナログ出力を得ることができる。こ
の様な作用により、正の値、ゼロすなわち中央の値、負
の値と、３値を出力可能とする平衡変調回路が実現す
る。尚、Ｒ−Ｙ変調クロックとＢ−Ｙ変調クロックは第
９図より明らかなように、互いに90゜位相がずれた色差
信号副搬送波である。

次に、第２図の240のバースト信号発生回路および242
のバーストD/A変換器についての実施例を示す。第10図
はバースト信号発生回路240及びバーストD/A変換器242
の回路例を示している。バースト信号発生回路240とバ
ーストD/A変換器242は、カラーバースト信号発生回路を
構成する。バースト信号発生回路240はデジタルカラー
バースト信号240Aを出力する。1032にバースト高レベル
を、1034にバースト低レベルを印加する。抵抗素子1035
と1036に同一の値の抵抗を使用することにより、1035と
1036の中点にはバースト高レベルとバースト低レベルの
中点の電圧が発生する。1030に、バースト信号を発生す
る期間のみ論理が０になる信号（第11図（ａ）に示した
信号）を加え、1031に、バースト発生用副搬送波信号
（第11図（ｂ）に示した信号）を加えると、表５の様な
動作により、アナログバーストデータ267（第11図
（ｃ）に示した信号）が得られる。

第10図において、1037はインバータ、1038はNOR、104
0、1042、1044はP channel Metal Oxid Semiconductor
Field Effect Transistor（MOSFET）、1041、1043、104
5はN channelMOSFETである。一対のMOSFETはトランスミ
ッションゲートを構成している。

次に、236、237のD/A変換器の実施例を示す。第12図
に、D/A変換器の回路例を、示している。1230には表示
期間を示すブランキング信号が入力される。ブランキン
グ信号が１のときは表示期間外である。1231には第８図
841と同じ変調ゼロ信号が入力される。1232〜1236は前
述したように第８図835〜839に出力される変調後の色差
信号が入力される。インバータ1243、NAND1241はデコー
ダを構成しており、1232〜1236の論理により、NOR1242
の中の１つに０を出力する。NOR1247は表示期間外の時
と色差信号副搬送波の変化時に０を出力する。この出力
を受けて、NOR1242は全て０を出力する。従ってこの時
は抵抗1244で構成される分割抵抗の中央に接続された１
組のMOSFETがONし、1238に高レベルと低レベルの中央値
が出力される。一方、NOR1247の出力が１のときは、デ
コーダの出力を入力するNOR1242の１つが１を出力し、1
232〜1236の論理に応じたアナログ出力が1238に得られ
る。

すなわち、本発明のD/A変換器は、ブランキング信号
が論理１の場合または変調ゼロ信号が論理１の場合に
は、高レベルと低レベルの中央の値を出力する。他の場
合には、1232〜1236の平衡変調後デジタルデータの値に
よって決まるいずれか１組のＰチャンネルMOSFET1245と
ＮチャンネルMOSFET1246が導通状態となり、該当するレ
ベルが出力される。色差成分がない場合、（すなわち黒
などの無彩色時など）平衡変調前デジタルデータは1000
0（２進）となる。このデータは平衡変調されて10000
（２進）と01111（２進）のデータとなるが、本発明のD
/A変換器では、いずれも前記ブランキング時と同じ、高
レベルと低レベルの中央の値を出力する。第13図に、ア
ナログ出力波形を示す。第13図より、アナログ出力波形
の位相は、変調ゼロ信号の位相で決まっており、デジタ
ルデータの振幅には、関係しないことがわかる。また、
平衡変調のスイッチングは必ず変調ゼロ状態で行われる
ので、過渡的に不正なデータが出力されることはない。

次に、第２図の241Bの合成回路の回路例を示す。デジ
タルＹ信号と平衡変調されたデジタルＲ−Ｙ信号、デジ
タルＢ−Ｙ信号とデジタルカラーバースト信号を、それ
ぞれ独立したD/A変換器で、アナログ信号に変換し、241
Bの合成回路で合成して、複合映像信号を出力する。

第14図は、第２図の合成回路241Bの実施例を示す回路
図である。前記のアナログ値に変換されたＹ信号、Ｒ−
Ｙ信号、Ｂ−Ｙ信号、カラーバースト信号を1438のバイ
ポーラトランジスタのベースに入力して、1436の抵抗素
子とで合成しており、1435の端子に複合映像信号が出力
される。

第14図のような構成で、Ｙ信号、Ｒ−Ｙ信号、Ｂ−Ｙ
信号、カラーバースト信号、を合成することで、第14図
では、1436の各抵抗値をおのおの調整することにより、
各信号の、位相、振幅の調整が、独立して行うことがで
き、CRTディスプレイ上での、色合い調整や補正が可能
となる。

〔発明の効果〕

以上、本発明によれば、デジタルRGBカラーデータ
を、アナログ信号に変換することなく、直接、デジタル
コンポジットビデオデータに変換することが可能になる
ので、安定度が高く、かつ、精度の高い変換が可能とな
る。また、従来技術によれば、D/A変換器とアナログ加
減算回路とA/D変換器を必要としていたところを、半導
体記憶装置に置換えたため、装置の小型化、低消費電力
化、高速化を図ることが可能である。

また、半導体記憶装置の記憶内容を変更すれば同一の
RGBカラーデータに対し異った色調のコンポジットビデ
オデータを得ることができるため表示可能な一色ずつに
ついて独立に、さらに、Ｙ信号、Ｒ−Ｙ信号、Ｂ−Ｙ信
号についても独立に調整することが可能となるという効
果も生じた。

また、本発明の平衡変調回路の第１の実施例によれ
ば、デジタル回路によって２つの色差信号の平衡変調が
行えるため、MOSデジタル集積回路化しても、振幅、位
相角ともに精度のよい、従来では得られなかった高品質
の複合映像信号を発生する映像信号処理装置を提供する
ことができる。

また、本発明の平衡変調回路の第２の実施例によれ
ば、デジタル的に平衡変調する際に、その変調後データ
のD/A変換出力が正の値、中央の値、負の値の３値とな
るように平衡変調を行うために、出力が正弦波に近くな
るので、単なる方形波に比べて高調波成分の少ない、従
来では得られなかった高品質の複合映像信号を発生する
映像信号処理装置を提供することができる。

また、本発明のカラーバースト信号発生回路によれ
ば、MOSデジタル回路によってカラーバースト信号の高
レベル（最大値）と低レベル（最小値）とを交互に発生
し、カラーバースト信号を発生しない時は中間レベルを
出力することにより、振幅特性も位相特性もともに優れ
た複合映像信号を発生する映像信号処理装置を提供する
ことが可能となった。

また、本発明のD/A変換器によれば、ブランキング状
態や色差成分がない時には出力レベルは一定値となるの
でキャリアリークは全く発生しない。また、振幅の大小
差による位相ずれが全く生じないこと、及び過渡的に不
正なデータが出力される現象（グリッチ現象）が全く生
じないことにより、従来にはない、高品質な複合映像信
号を発生することが可能になる。

また、本発明の第14図の合成回路によれば、輝度信号
と２つの色差信号とカラーバースト信号を、おのおの独
立した４つのD/A変換器で、D/A変換し、調整可能な手段
（例えば抵抗器など）で合成して複合映像信号を得るこ
とにより、高品質な複合映像信号が得られる。また、色
合いの調整や補正が可能で、色情報を忠実に再現するこ
とができるという効果を有する。

【図面の簡単な説明】

第１図は映像機器を構成するカラー画像処理システムを
示すブロック図。 第２図（ａ）、（ｂ）は本発明の映像信号処理装置を示
すブロック図。 第３図は本発明のマトリクスROMを示す図。 第４図は第３図のマトリクスROMによるベクトル表示結
果を示す図。 第５図は本発明の平衡変調回路の第１の実施例を示す
図。 第６図（ａ）〜（ｃ）は第５図の平衡変調回路の動作状
態を示す波形図。 第７図（ａ）〜（ｄ）は第５図の平衡変調回路を有する
映像信号処理装置の動作状態を示す波形図。 第８図は本発明の平衡変調回路の第２の実施例を示す
図。 第９図（ａ）〜（ｆ）は第８図の平衡変調回路の動作状
態を示す波形図。 第10図は本発明のカラーバースト信号発生回路を示す
図。 第11図（ａ）〜（ｃ）は第10図のカラーバースト信号発
生回路の動作状態を示す図。 第12図は本発明のデジタル−アナログ変換器を示す図。 第13図は第12図のデジタル−アナログ変換器の動作状態
を示す図。 第14図は本発明の合成回路を示す図。 101……CPU 102……ROM 103……RAM 104……映像信号処理装置（ビデオカラーエンコーダ） 105……ビデオディスプレイコントローラ 106……ビデオRAM 107、108……インターフェース 109……テレビ受信機 221、222……データバス 224……アドレスレジスタ 225……アドレスセレクタ 226……カラーテーブルRAM 227……ラッチ回路 228、229、230……D/A変換器 231……マトリクスROM 232……制御部 233……制御信号発生回路 23A……発振回路 234……同期信号複合回路 235、236、237……D/A変換器 238、239……平衡変調回路 240……バースト信号発生回路 240A……デジタルカラーバースト信号 241A……アナログRGB信号出力回路 241B……合成回路 242……バーストD/A変換器 251……同期信号入力端子 252……デジタルＲカラーデータ入力端子 253……デジタルＧカラーデータ入力端子 254……デジタルＢカラーデータ入力端子 255……クロック信号入力端子 258……デジタルＹデータ 259……デジタルＲ−Ｙデータ 260……デジタルＢ−Ｙデータ 264……アナログＹデータ 265……アナログＲ−Ｙデータ 266……アナログＢ−Ｙデータ 267……アナログバーストデータ 269……複合映像信号出力端子 270……Ｒ−Ｙ平衡変調用色差信号搬送波信号 271……Ｂ−Ｙ平衡変調用色差信号搬送波信号 272……バースト信号制御信号 273……バースト発生用副搬送波信号 302……フリップフロップ 303……デジタルＲカラーデータ入力端子 304……デジタルＧカラーデータ入力端子 305……デジタルＢカラーデータ入力端子 306……ドットクロック入力端子 307……デジタルＹデータ 308……デジタルＲ−Ｙデータ 309……デジタルＢ−Ｙデータ 310……半導体記憶装置のアドレス入力端子 311……半導体記憶装置のデータ出力端子 530……変調前データ入力端子 531……変調クロック入力端子 532……変調後データ出力端子 830、831、832、833、834……変調前データ入力端子 835、836、837、838、839……変調後データ出力端子 840……変調クロック入力端子 841……変調ゼロ信号入力端子 1030……バースト信号制御信号入力端子 1031……バースト発生用副搬送波信号入力端子 1032……バースト高レベル入力端子 1033……アナログバーストデータ出力端子 1034……バースト低レベル入力端子 1035、1036……抵抗素子 1037……インバータ回路 1038……NOR回路 1040……ＰチャンネルMOSFET Q1 1041……ＮチャンネルMOSFET Q2 1042……ＰチャンネルMOSFET Q3 1043……ＮチャンネルMOSFET Q4 1044……ＰチャンネルMOSFET Q5 1045……ＮチャンネルMOSFET Q6 1230……ブランキング信号入力端子 1231……変調ゼロ信号入力端子 1232……平衡変調後デジタルデータ入力端子（最上位ビ
ット） 1233……平衡変調後デジタルデータ入力端子（上位ビッ
ト） 1234……平衡変調後デジタルデータ入力端子（中位ビッ
ト） 1235……平衡変調後デジタルデータ入力端子（下位ビッ
ト） 1236……平衡変調後デジタルデータ入力端子（最下位ビ
ット） 1237……アナログ出力高レベル入力端子 1238……アナログ出力端子 1239……アナログ出力低レベル入力端子 1241……５入力NAND回路 1242……２入力NOR回路 1243……インバータ回路 1244……抵抗素子 1245……ＰチャンネルMOSFET 1246……ＮチャンネルMOSFET 1247……２入力NOR回路 1431……アナログＹデータ入力端子 1432……アナログＲ−Ｙデータ入力端子 1433……アナログＢ−Ｙデータ入力端子 1434……アナログバーストデータ入力端子 1435……複合映像信号出力端子 1436……抵抗素子 1437……容量素子 1438……nPn型バイポーラトランジスタ

───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号 特願昭62−230207 (32)優先日 昭和62年９月14日(1987．9．14) (33)優先権主張国 日本（ＪＰ） (31)優先権主張番号 特願昭62−230208 (32)優先日 昭和62年９月14日(1987．9．14) (33)優先権主張国 日本（ＪＰ） (31)優先権主張番号 特願昭62−230209 (32)優先日 昭和62年９月14日(1987．9．14) (33)優先権主張国 日本（ＪＰ） 前置審査 (72)発明者 鶴岡 重雄 長野県諏訪市大和３丁目３番５号 セイ コーエプソン株式会社内 (72)発明者 中村 淳 長野県諏訪市大和３丁目３番５号 セイ コーエプソン株式会社内 (56)参考文献 特開 昭50−109627（ＪＰ，Ａ) 特開 昭59−28788（ＪＰ，Ａ) 特開 昭59−51692（ＪＰ，Ａ) 特開 昭59−51691（ＪＰ，Ａ) 特開 昭58−219893（ＪＰ，Ａ) 特開 昭58−5094（ＪＰ，Ａ) 特開 昭60−141094（ＪＰ，Ａ) 特開 昭62−143588（ＪＰ，Ａ) 特公 昭56−37755（ＪＰ，Ｂ２) 特公 昭58−715（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 9/64 H04N 9/65

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】表示画面上の各ドットの色を指定するデジ
   タル値で表現された色差信号をアナログ値で表現された
   色差信号に変換する変換手段と、制御信号発生手段と、
   を備えた映像信号処理装置において、 前記変換手段は、 ハイ／ローの論理レベルで表現された略方形波である色
   差信号副搬送波によって前記デジタル値で表現された色
   差信号を平衡変調する平衡変調回路と、前記平衡変調回
   路から出力されたデジタル値で表現された色差信号を前
   記アナログ値で表現された色差信号に変換するデジタル
   −アナログ変換器とを具備し、 前記制御信号発生手段は、 前記色差信号副搬送波の周波数の略６倍の周波数の原振
   を入力し、該原振に基づいて前記色差信号副搬送波と変
   調ゼロ信号とを前記平衡変調回路に出力するものであ
   り、 前記平衡変調回路は、 前記変調ゼロ信号に対応して、前記色差信号副搬送波周
   波数クロックの遷移エッジにおいて前記色差信号副搬送
   波周波数クロックの周期の６分の１の期間、色差信号と
   は独立なデジタル中央値又はゼロ値となる平衡変調され
   た色差信号を出力するよう構成されてなることを特徴と
   する映像信号処理装置。
2. 【請求項２】前記平衡変調回路は、 前記色差信号の各ビットの値と前記色差信号副搬送波の
   値とを論理積する複数の第１の論理回路と、 前記色差信号の各ビットの値の反転値と前記色差信号副
   搬送波の値の反転値とを論理積する複数の第２の論理回
   路と、 前記色差信号の各ビットに対応する前記第１及び第２の
   論理回路の出力を論理和する複数の第３の論理回路と、 前記第３の論理回路の各出力と前記色差信号副搬送波の
   遷移エッジにおいて発生する前記変調ゼロ信号とを入力
   して論理を組む第４の論理回路群とを備え、 前記第４の論理回路群は、前記変調ゼロ信号のアクティ
   ブ期間に前記色差信号の平衡変調後のデジタル−アナロ
   グ変換出力が出力レベルの中央値を示す色差信号を出力
   してなることを特徴とする請求項１記載の映像信号処理
   装置。
3. 【請求項３】表示画面上の各ドットの色を指定するデジ
   タル値で表現された色差信号をアナログ値で表現された
   色差信号に変換する変換手段と、制御信号発生手段と、
   を備えた映像信号処理装置において、 前記変換手段は、 ハイ／ローの論理レベルで表現された略方形波である色
   差信号副搬送波によって前記デジタル値で表現された色
   差信号を平衡変調する平衡変調回路と、前記平衡変調回
   路から出力されたデジタル値で表現された色差信号を前
   記アナログ値で表現された色差信号に変換するデジタル
   −アナログ変換器とを具備し、 前記制御信号発生手段は、 前記色差信号副搬送波の周波数の略６倍の周波数の原振
   を入力し、該原振に基づいて前記色差信号副搬送波と変
   調ゼロ信号とを出力するものであり、 前記デジタル−アナログ変換器は、 前記変調ゼロ信号がアクティブとなる期間に対応して前
   記色差信号副搬送波周波数クロックの遷移エッジにおい
   て前記色差信号副搬送波周波数クロックの周期の６分の
   １の期間、入力色差信号とは独立なダイナミックレンジ
   の中央アナログ値を出力し、 前記変調ゼロ信号がノンアクティブの期間には前記入力
   色差信号に対応したアナログ値を出力するよう構成して
   なることを特徴とする映像信号処理装置。
4. 【請求項４】前記デジタル−アナログ変換器は、 前記アナログ値のダイナミックレンジの最大出力レベル
   を供給する第１の端子と、 前記アナログ値のダイナミックレンジの最小出力レベル
   を供給する第２の端子と、 前記第１及び第２の端子の間に直列接続される複数の抵
   抗手段と、 前記アナログ値の出力端子と、 前記第１の端子、前記第２の端子及び前記抵抗手段の各
   接続点と前記出力端子との間に各々接続され前記色差信
   号に応じて選択的に導通するスイッチ手段を備え、 前記変調ゼロ信号がアクティブとなる期間には、前記抵
   抗手段の接続点のうち前記平均値が出力されてなる接続
   点と前記出力端子との間に挿入された前記スイッチ手段
   が導通することを特徴とする請求項３に記載の映像信号
   処理装置。
5. 【請求項５】請求項１乃至４いずれかに記載の映像信号
   処理装置と、 該映像信号処理装置へ画像データを与えるビデオディス
   プレイコントローラと、 該画像データを記憶するビデオデータ記憶装置と、 前記映像信号処理装置が出力する前記色差信号を入力し
   複合映像信号を出力するインターフェース手段と、を具
   備することを特徴とする映像機器。
6. 【請求項６】前記復号映像信号はNTSC信号であることを
   特徴とする請求項５に記載の映像機器。