JPH01155773A - 画像読取装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は例えばファクシミリ装置等に使用される画像
読取装置に関する。

［従来の技術〕 一般に、ファクシミリ装置等に使用される画像読取装置
はラインセンサーで原稿上の画像を１ラインずつ順次読
取って光電変換し、その読み取った情報をデジタル変換
した後２値化して白、黒の情報を得るようにしている。

このような装置ではレンズ、光源等の光学系やラインセ
ンサーに使用される光電変換素子の不均一性等の原因に
よりシエイディング歪みが生じるので、この歪みを考慮
して２値化処理する必要がある。

そして従来においてはラインセンサーからの出力に応じ
てスレッシュホールドレベルを決定して２値化する方法
とラインセンサーの出力を補正して均一化して２値化す
る方法との２通りが知られている。

前者の方法としては第５図に示すものがある。

すなわち、原稿画像を１ラインずつ多数ビットで順次読
取って電気信号に変換するラインセンサー１を設け、こ
のラインセンサー１の出力をピークホールド回路２とコ
ンパレータ３とにそれぞれ供給している。一方、読取制
御回路４を設け、この読取制御回路４によってタイミン
グ回路６及びＲＡＭ６を制御している。前記ラインセン
サー１はタイミング回路５によってその駆動タイミング
がｌｌ、ＩＩ　ｔｉｌｌされて読取動作を行なうように
なっている。

一般に原稿の端部は白であるため、読取開始時には第６
図に示すように全白信号が得られる。この全白信号は読
取制御回路４によって１ビツトずつ順にスキャニングさ
れ、その全ピット分のデータがシリアル信号としてピー
クホールド回路２に出力される。そしてこのピークホー
ルド回路２によって全自信９中のピーク値がホールドさ
れ、タイミング回路５によるタイミングでアナログ／デ
ジタル（以下、Ａ／Ｄと称する。）変換器７に出力され
てデジタル変換される。このデジタル値はＲＡＭ６に格
納される。このＲＡＭ６は各ビット毎のアドレスが用意
され、読取制御回路４によって各ピット毎のアドレスが
指定されるようになっている。

そしてＲＡＭ６に格納された全白データを読み出してデ
ジタル／アナログ（Ｄ／Ａ）変換器・分圧回路８によっ
てアナログ変換するとともに分圧してスレッシュホール
ドレベルを設定し、コンパレータ３に入力している。

しかしてコンパレータ３はラインセンサー１からの１ラ
イン毎の出力をＤ／Ａ変換器・分圧回路８からのスレッ
シュホールドレベルと比較して２値化するようにしてい
る。

また後者の方法としては第７図に示すものがある。すな
わち、ラインセンサー１１からの出力をサンプルホール
ド（Ｓ／Ｈ）回路１２によってＳ／Ｎ比の一番よいとこ
ろをホールドし、このホールドされた出力をＡ／Ｄ変換
器１３によってデジタルデータに変換して補正回路１４
とメモリ１５にそれぞれ供給している。前記サンプルホ
ールド回路１２、Ａ／Ｄ変換器１３及びメモリ１５はコ
ントローラ１６によって制御されそれぞれ同一のタイミ
ングで動作するようになっている。

そして先ず光源を消した状態でのラインセンサー１１の
出力を基準の黒として各画素毎に順次デジタル化してメ
モリ１５に記憶させ、続いて光源を点灯して基準の白を
ラインセンサー１１で読み取ってその出力を順次デジタ
ル化してメモリ１５の別のアドレスに記憶させる。

この状態でラインセンサー１１で実際の原稿を読取り、
補正回路１４にてメモリ１５に予め記憶されている基準
黒と基準白のデータをもとにＰＩｉ算補正補正その補正
したデータをピーク検出回路１７及び２値化回路１８に
それぞれ供給する。そしてピーク検出回路１７でピーク
値を検出しそのピーク値を次のラインのデータを２値化
するときの基準とする。２値化回路１８は次の１ライン
の補正データが入力されたときピーク検出回路１７が検
出したピーク値を基準にスレッシュホールドレベルを決
めデータを２値化するようにしている。

［発明が解決しようとする問題点］ しかし前者のようにラインセンサー１からの出力に応じ
てスレッシュホールドレベルを設定するものでは基準と
なるる黒レベルの検出を行なわず、また最初に白の基準
レベルを検出し、その基準レベルをその後も継続して使
用しているので、ＩｉＩ稿の下地が例えば新聞紙等のよ
うに黒っぽく変化した場合、本来その分は白と判断して
２値化しなければならないのに黒と判断してしまい、正
確な２値化処理ができない問題があった。

また後者のようにラインセンサー１１の出力を補正回路
１４で補正して均一化しそれで次のラインの２値化のた
めの基準を設定するものでは以下の問題がある。

例えば第８図の（ｂ）に示すように白地の原稿の途中に
新聞紙等の黒っぽい下地の変化があるものではピーク値
が第７図の（ａ）にＰｌ、Ｐ２　。

Ｐ３に示すように変化する。そして白地に比較的薄い文
字Ｃｓ　、Ｃ２がある場合はレベルはＬｔ。

Ｌ２と変化し、また白地に比較的濃い文字Ｃ３がある場
合はレベルはし３と変化する。また黒っぽい下地に記載
される文字についてはレベルはＬ４゜Ｌ５と変化する。

そしてピーク値Ｐ１．Ｐ３を基準に２Ｍ化のスレッシュ
ホールドレベルを設定すると−点鎖線ＳＬ１で示すよう
なレベルに設定されるので文字Ｌｌ　、１２．１３つい
ては読取ることが可能となるが、黒っぽい下地の分は真
黒になって文字Ｌ４　、ｓついては全く銃めなくなり、
逆に黒っぽい下地のときのピーク値Ｐ２を基準に２値化
のスレッシュホールドレベルを設定すると一点鎖線ＳＬ
２で示すようなレベルに設定されるので文字Ｌ４　、Ｌ
ｓついては読取ることが可能となるが、白地に記載され
た薄い文字Ｌ４．５ついては全く読めなくなる。

このよううに部分的に下地が変化するものにはやはり対
応ができず正確な２値化処理ができない問題があった。

そこで本発明は、たとえ下地が変化しても常に正確な２
値化処理ができる画像読取装置を提供しようとするもの
である。

［問題点を解決するための手段］ 本発明は、原稿上の画像を１ラインずつ光電変換して読
取るラインセンサーと、このラインセンサーからの出力
をデジタル変換するアナログ／デジタル変挽回路と、こ
の変換回路からの１ラインのデータをｎ（ｎ≧２）ブロ
ックに分け、この各ブロック毎のピーク値を検出するビ
ーク検出回路と、このピーク検出回路が検出する各ブロ
ックのピーク値をそれぞれ次のブロックの２値化の基準
として入力し次のブロックデータを２値化する２値化回
路とを設けたものである。

［作用］ このような構成の本発明においては、ラインセンサーか
らの出力を複数のブロックに分け、各ブロックのピーク
値をピーク検出回路で検出し、この検出したピーク値を
それぞれ次のブロックの２値化のための基準値とする。

しかして途中で原稿の下地が変化することがあってもの
下地のもとで１ブロツクの読取りが終了すれば次のブロ
ックでは前のブロックでのピーク値を基準にスレッシュ
ホールドレベルが決定されるので、正確な２値化処理が
できるようになる。

［実施例］ 以下、この発明の実施例を図面を参照して説明する。

第１図に示すように、ラインセンサー２１がらの出力を
サンプルホールド（Ｓ／Ｈ）回路２２によってＳ／Ｎ比
の一番よいところをホールドし、このホールドされた出
力をＡ／Ｄ変換器２３によってデジタルデータに変換し
て補正回路２４とメモリ２５にそれぞれ供給している。

前記サンプルホールド回路２２、Ａ／Ｄ変換器２３及び
メモリ２５はコントローラ２６によって制御されそれぞ
れ同一のタイミングで動作するようになっている。

前記補正回路２４は前記メモリ２５にそれぞれ予め設定
される基準黒と基準白のデータをもとに演界補正してシ
エイディング歪みを均一化したデータを出力し、この出
力をピーク検出回路２７及び２値化回路２８にそれぞれ
供給している。

前記ピーク検出回路２７は１ラインをｎ（ｎ≧２）ブロ
ックに分け、そのブロック毎のピーク値Ｋｐを検出する
もので、その検出したピーク値Ｋｐをピーク値格納回路
２９及び比較器３０にそれぞれ供給している。

前記比較器３０は前記ピーク検出回路２７が検出したピ
ーク値Ｋｐと予め設定された基準値Ｘと比較し、ピーク
値Ｋｐが基＊＊Ｘを越えているとぎ前記ピーク値格納回
路２９を制御してそのピーク値格納回路２９にピーク値
Ｋｐを格納させるようにしている。前記ピーク値格納回
路２９は各ブロックの読取開始時発生するクリア信号Ｃ
ＬＲによってクリアされるもので、そのクリアが行われ
る前に前記ビークク値格納回路２９に格納されたビーク
ｆｉｌ　Ｋ　ｐがブロックのピーク値Ｂｐとしてブロッ
クビーク検出回路３１にブロックの切れ目に発生するブ
ロック信号ＢＬＫによってラッチされるようになってい
る。

そして前記ブロックビーク検出回路３１がラッチしたピ
ーク値Ｂｐを２値化のための基準ビーク１自として前記
２値化回路２８に供給している。前記２値化回路２８は
入力されるピーク値Ｂ、に定数Ｔ（Ｔ＜１）を乗じてス
レッシュホールドレベルを設定するようになっている。

前記ラインセンサー２１は例えば第２図に示すように、
ｎｘｍ個の光電センサーをＰｒｔ〜ＰＴｒＬＩＳＰ１２
′ＰＴｒＬ２、Ｐ１３′Ｐｍ３ＩＩＰＩ　４〜Ｐ７ＦＬ
４−Ｐｔ　ｎ−Ｐ７７Ｌｎをそれぞれグル−プとしてｎ
ブロックに分け、各ブロックの光電センサーをそれぞれ
電源■ａに対して各ブロックに対応して設けられた第１
の電子スイッチＳａ１゜Ｓｏ２．　Ｓｏ３．　Ｓｏ４．
　・−３ａｎＬ１及び各ブロックの対応する光電センサ
ーに対して共通に設【プられた負荷抵抗ＲＬ１．ＲＬ２
・・・ＲＬルを介して接続されている。そして各負荷抵
抗ＲＬＩ〜ＲＬＩ％からの出力信号ｖｂをそれぞれ第２
の電子スイッチ３ｂａ−３ｂｍを介して取出すようにし
ている。

このラインセンサー２１は第１の電子スイッチ３ａ１〜
３ａｎが順次択一的にオン動作され、かつその第１の電
子スイッチがオン動作している間に第２の電子スイッチ
Ｓｂｌ〜Ｓｂ■が順次択一的にオン動作することによっ
て各光電センサーからの出力を順次取出すようになって
いる。

次にこのような構成の本実施例の作用を第２図に基いて
説明する。先ず光源を消した状態でのラインセンサー２
１の出力を基準の黒として各画素毎に順次デジタル化し
てメモリ２５に記憶させ、続いて光源を点灯して基準の
白をラインセンサー２１で読み取ってその出力を順次デ
ジタル化してメモリ２５の別のアドレスに記憶させる。

また初期設定を行ない、この設定でピーク値Ｋｐを「０
０」に設定し、またビークＩＩ　Ｂ　ｐをｒＦＦＪに設
定する。

この状態でラインセンサー２１で実際の原稿を読取り、
補正回路２４にてメモリ２５に予め記憶されている基準
黒と基準白のデータをもとにｘｉ補正し、その補正した
データＳｏをピーク検出回路２７及び２値化回路２８に
それぞれ供給する。

ピーク検出器２７では入力されるデータＳＤとピーク値
Ｋｐとを比較し、また比較器３０ではデータＳｏと基準
１１ｘとを比較する。そしてピーク検出回路２７がＳｏ
＞Ｋｐを検出し、比較器３０がＳｏ≧Ｘを判断するとそ
のときのデータＳｏがピーク値に８としてピーク値格納
回路２９に格納される。そしてこのピーク値格納回路２
９に格納されたビーク１ＩＫＰはブロック信ＭＩＬＫの
発生に同期してブロックビーク検出回路３１にラッチさ
れる。こうしてブロックビーク検出回路３１からピーク
値Ｋｐが基準ピーク値Ｂｐとして２値化回路２８に供給
されることになる。

こうして２値化回路２８は基準ピーク値Ｂｐをもとにそ
れに定数下を乗じてスレッシュホールドレベルを設定し
、次のブロックについて補正回路２４からのデータＳｏ
を２値化する。

従って第４図の（ａ）、（ｂ）に示すように白地の原稿
の途中に黒っぽい地の部分があっても、白地に対して薄
い文字Ｃ１，Ｃ２が記載されている部分では、そのとき
の各ブロックのピーク値はＰｌとなり、そのときのスレ
ッシュホールドレベルＳＬａはピーク値Ｐ１よりも若干
低いレベルに設定され、また文字Ｃ１，Ｃ２の検出レベ
ルはＬｌ　、Ｌ２となるから正確に２値化できる。

また黒っぽい地に対して文字が記載されている部分では
、そのときの各ブロックのピーク値はＰ２と低くなるが
、そのとぎのスレッシュホールドレベルＳＬｏ　は同じ
ようにそのピーク値Ｐ２よりも若干低いレベルに設定さ
れ、また文字の検出レベルはＬ４　、Ｌａとなるからこ
の場合も正確に２１ａ化できる。

ざらに白地に対して濃い文字Ｃ３が記載されている部分
では、そのときのスレッシュホールドレベルＳＬＯは最
初の部分と同様ピークＩＰ！よりも若干低いレベルに設
定され、このときの文字Ｃ３の検出レベルはＬ３とスレ
ッシュホールドレベルよりも充分低くなるので、問題な
く正確に２値化できる。

このように白地に薄い文字が記載されている場合でも、
途中に黒っぽう地に文字が記載されている場合でも正確
な２値化処理ができ、文字の読取が確実にできる。

また比較器３０は基準値ＸとデータＳｏとを比較し、デ
ータＳｏが基準値Ｘを越えなければピーク値格納回路２
９が新たなピーク値Ｋｐを格納しないので、たとえ途中
でベタ黒を読取ったとしてもそれによってピーク値が変
化することはなく、前回のピーク値が有効として保持さ
れる。従って２１ａ化回路２８に設定されたスレッシュ
ホールドレベルは変更されない。

このようにベタ黒があっても館に設定したスレッシュホ
ールドレベルが有効となって２値化処理ができるので、
ベタ黒部分が過ぎた後のブロックの２値化が正確にでき
る。

［発明の効果］ 以上詳述したようにこの発明によれば、たとえ下地が変
化しても常に正確な２値化処理ができる画＠読取装置を
提供できるものである。

【図面の簡単な説明】

第１図乃至第４図はこの発明の実施例を示すもので、第
１図は回路ブロック図、第２図はラインセンサーの具体
回路図、第３図は各部のデータ処理を示す流れ図、第４
図は原稿の地の変化とピーク値レベル及びスレッシュホ
ールドレベルの関係を示す図、第５図及び第６図は従来
の一例を示すもので、第５図は回路ブロック図、第６図
は各部の出力波形図、第７図及び第８図は従来の別の一
例を示すもので、第７図は回路ブロック図、第８図は原
稿の地の変化とピーク値レベル及びスレッシュホールド
レベルの関係を示す図である。 ２１・・・ラインセンサー、２３・・・アナログ／デジ
タル変換器、２７・・・ピーク検出回路、２８・・・２
１ｉ１！化回路、２９・・・ピーク値格納回路、３０・
・・比較回路、３１・・・ブロックビーク検出回路。 出願人代理人　弁理士　鈴江武彦 第２　ｇ Ｃ）ＲＡＭｘ出力　−一一一二−Ｊｌｆ’ｌ二Ｊ−第６
　図 第３　口 第４図

Claims (2)

【特許請求の範囲】
1. （１）原稿上の画像を１ラインずつ光電変換して読取る
   ラインセンサーと、このラインセンサーからの出力をデ
   ジタル変換するアナログ／デジタル変換回路と、この変
   換回路からの１ラインのデータをｎ（ｎ≧２）ブロック
   に分け、この各ブロック毎のピーク値を検出するピーク
   検出回路と、このピーク検出回路が検出する各ブロック
   のピーク値をそれぞれ次のブロックの２値化の基準とし
   て入力し次のブロックデータを２値化する２値化回路と
   を設けたことを特徴とする画像読取装置。
2. （２）ピーク検出回路は、予め設定された基準値を越え
   たときピーク値検出を行なうことを特徴とする特許請求
   の範囲第（１）項記載の画像読取装置。