JPH01154233A - 割込処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、複数のシステムの実行を制御する装置のう
ち、特にいわゆるマイクロコンピュータにおける割込信
号を用いて当該システムの実行を切替える割込処理装置
に関する。

（従来の技術） 近年、上記マイクロコンピュータを用いて各種のプログ
ラム（システム）処理が行なわれている。従来、マイク
ロコンピュータを用いて複数のプログラム処理をすると
きマイクロコンピュータに内蔵しているＣＰＵ　（中央
処理装置）は、複数の、プログラムのうち１つのプログ
ラムしか実行できない、このため、複数のプログラムを
実行するには割込信号を用いて複数のプログラムの実行
を順次切替えて処理する割込処理が必要になる。この割
込処理は、複数のプログラムを順次切替えて実行するた
め、効率の良いプログラム処理が可能になる。従来、割
込処理を実現するためのｖ１１信号を用いて割込処理す
る場合は、割込信号を一定時間毎に発生させ、この発生
した割込信号をプログラムの処理を切替える切替信号と
して用いる。

ところで、上記割込信号を一定時間毎に発生させる方法
は、タイマー割込処理がある。このタイマー割込処理は
、外部にタイマー割込用の一定時間信号を形成する回路
を設け、この信号をタイマー割込信号として受信するこ
とによって行なうものである。そして、前記マイクロコ
ンピュータにおいては、一定時間信号をタイマー割込信
号として受信するには、これらの外部からの入力信号及
び外部への出力信号を介して入力する必要がある。

このように、従来のマイクロコンピュータは、外部との
信号の入出力を制御するインターフェイス回路等の特別
なハードウェアを設ける必要があった。従って、最小単
位のコンピュータ装置を構成する場合において、タイマ
ー割込処理を行なわせるには特別のハードウェアを前記
コンピュータと一定時間信号を形成する回路との間に介
装する必要があり、このハードウェアを配設する空間が
必要となるばかりか、装置のコンパクト化も困難となり
、加えてハードウェアが付設されることによる信頼性の
低下という不−都合が問題になった。

その対策としては、特公昭６２−１４８６７が開示され
ている。この特公昭６２−１４８６７は、マイクロコン
ピュータが備えている入出力ボートのクロック発生部か
らのクロック信号をデータ受信部で受信することにより
データ受信割込みを発生させて一定時間割込信号として
用いるものである。受信割込を発生させ、この割込信号
をプログラムの切替信号として利用し、複数のプログラ
ムに割込処理を行なう。これにより、特別なハードウェ
アを付設することがなく、コンピュータ装置の、コンパ
クト化及び信頼性の向上が図れる。上記特公昭６２−１
４８６７は処理速度を高速にするのが容易ぐはなかった
。

（発明が解決しようとする問題点） 一般に、複数のプログラムを１台のＣＰＵにより処理す
る場合は、プログラムの一命令を実行する毎に割込処理
をしてプログラムを切替えると効率が良い。しかし、上
記特公昭６２−１４８６７は、第４図のフローチャート
に示す如く、まず、一定時間毎に受信割込を発生させ、
この割込信号を用いて複数のプログラムを切替え処理を
する前にプログラムの暴走等を防止するため、受信デー
タを取り込むレジスタの値をメモリの所定アドレスに退
避（ＰＵＳ、Ｈ）する。退避後、特公昭６２−１４８７
６はメモリの所定アドレスに退避している受信データを
レジスタに復帰（ＰＯＰ）ｔ、てから割込処理を行なう
。このため、割込処理を実行する場合は、レジスタの退
避（ＰＬＪＳＨ）、復帰（ＰＯＰ）を必ず実行するため
、割込処理を頻繁に行なうシステムにおいてはレジスタ
の退避。

復帰に要する処理時間が増加してプログラムの処理速度
の遅延が問題になった。

この発明は、上記に鑑みてなされたものであり、その目
的としては、装置を煩雑にすることなく、システムの処
理速度を向上する割込処理装置を提供することにある。

［発明の構成］ （問題点を解決するための手段） 上記目的を達成するため、この発明は、複数のシステム
の実行等をする処理部の保持するデータが送信部に書込
まれると前記信号発生部から入力される信号に応答して
当該送信部に書込まれたデータを送信する送信手段と、 この送信手段により前記データが送信されると前記送信
部から処理部に送信要求の割込信号を出力する割込信号
出力手段と、 この割込信号出力手段により割込信号が出力されると前
記処理部が複数のシステムのうち任意のシステムに実行
を切替える切替手段と、を有することを要旨とする。

（作用）　　　゛ 上す己構成を備えた割込処理装置においては、複数のシ
ステムの実行等をする処理部によりこの処理部の保持す
るデータを送信部に書込まれて信号発生部から所定時間
毎に入力される信号に応答して送信部から当該データを
送信する。データが送信されると送信部から送信要求の
割込信号を処理部に出力される。割込信号が出力される
と処理部は複数のシステムのうち任意のシステムに実行
を切替えるので、システムの処理速度を向上する。

（実施例） 以下、図面を用いてこの発明の詳細な説明する。

第１図はこの発明の割込処理装置を自動販売機のシステ
ムに適用した実施例の制御を示すブロック図である。

上記自動販売機のシステムは、販売制御及び売上管理等
を行なう主制御部１と売上データおよび販売金額等の各
種のデータを入力するキーボード３およびキーボード３
から入力される売上データ等を表示するデイスプレィ５
を備えた入力表示部７どを有するものである。また、自
動販売機のシステムは、顧客から投入される硬貨の識別
または釣銭の払出しを行なうコインメカ部９と顧客が購
買する商品の指示するスイッチおよび販売中若しくは売
切等の表示をするパネル表示スイッチ制御部１１と顧客
の購買する商品を搬送する商品搬送制御部１３とを有す
るものである。

上記主制御部１は、ＣＰｔＪ１５（切替手段）がクロッ
ク発生器１７と信号線で接続され、シリアル入出力部１
９に割込信号、線２９で接続され、更に、システムバス
を介してシリアル入出力部１９（送信手段９割込信号出
力手段）、ＲＯＭ２１゜ＲＡＭ２３．パラレル入出力部
２５に接続されている構成である。

ＣＰＬＪ１５は、後述するＲＯＭ２１の所定アドレスに
記憶されているプログラム１及びプログラム２の処理を
切替える制御およびコインメカ部９等の周辺機器を制御
するものである。

クロック発生器１７は、一定時間毎にクロック信１号を
発生させ、このクロック信号を信号線を介してＣＰＬＪ
１５およびシリアル入出力Ｗ１９に出力するものである
。

シリアル入出力部１９は、チャネル１およびチャネル２
を有する。チャネル１は、ＣＰＬＪ１５の保持する例え
ば、８ビツトのレジスタのデータが送信用バッファ（図
示せず）に書込まれるとクロック発生器１７から入力さ
れるクロック信号に同期するタイミングで８ビツトのデ
ータをパラレルシリアル変換して１ビツトずつシリアル
出力端子２７から送信する。また、チャネル１は、シリ
アル出力端子２７からＣＰＵ１５により送信用バッファ
に書込まれた８ビツトの全てのデータを送信するとＣＰ
Ｕ１５に割込信号線２９を介して送信要求する割込信号
を出力する。割込信号の出力に応答してＣＰＵ１５から
８ビツトのレジスタのデータが送信用バッファ（図示せ
ず）に書込まれるとチャネル１は、前述と同様にクロッ
ク発生器１７から入力されるクロック信号に同期するタ
イミングにより８ビツトのデータをパラレルにシリアル
変換して１ビツトずつシリアル入力端子２７ｈ１ら送信
する。一方、チャネル１から送信要求する割込信号が入
力されるとＣＰＵ１５は保持している、例えば８ビツト
のレジスタのデータを送信用バッファ（図示せず）にシ
ステムバスを介して書込む。書込み終了模にＣＰＵ１５
は、後述するＲＯＭ２１に記憶されているプログラム１
またはプログラム２のうち現在実行しているプログラム
と別のプログラムの実行開始アドレスにポインタをセッ
トをする。このＣＰＬ１１５によりポインタのセットさ
れたプログラムが起動して処理を実行するとともに、現
在実行し【いるプログラムの処理が停止する。上記プロ
グラムの切替処理が終了するとＣＰＵ１５は保持してい
る、例えば８ビツトのレジスタのデータをシリアル入出
力部１９の送信用バッファ（図示せず）にシステムバス
を介して書込む。このように、チャネル１によるデータ
送信および送信要求の割込信号の出力する所謂送信割込
と、送信割込みに応答してＣＰＵ１５による送信用バッ
ファ（図示せず）へのデータの書込み及びプログラムの
切替処理とが並列処理として行なわＵる。

なお、上記割込信号を発生する時間は、ＣＰＵ１５から
シリアル入出力部１９の返信用バッファ（図示せず）に
１込まれ８ビツトのデータをシリアル出力端子２７から
送信終了後１．ＣＰＵ１５に割込信号を出力するまでに
要する時間である。また、割込信号がＣＰＵ１５に出力
される時間はりロック発生器１７のクロック信号が一定
時間毎に発生されてシリアル入出力部１９に出力される
ため一定である。上記送信割込を用いて割込処理を行な
うと、従来の特公昭６２−１４８６７の如くレジスタを
退避（ＰＵＳＨ）、復帰（ＰＯＰ）の処理をせずに割込
処理を行なえる。

チャネル２は、コインメカ部９．パネル表示スイッチ制
御部１１．商品搬送制御部１３をシリアル入力ライン３
１およびシリアル送信ライン３３を介して接続され、Ｃ
ＰＵ１５からの制御信号を上記コインメカ部９等に伝送
制御するものである。

ＲＯＭ２１は、所定アドレスに例えば、入力表示部７か
らの入力データ等の処理を扱うプログラム１およびコイ
ンメカ部９等からの売上データの演算処理を扱うブ［１
グラム２を記憶するものである。

ＲＡＭ２３は、売上データを累積した集計データ等を所
定のアドレスに記憶してＣＰＵ１５によりシステムバス
を介してシリアル入出力部１９に出力されるものである
。

パラレル入出力部２５は、入力表示部７のギーボード３
から入力されるデータをシリアルに変換してシステムバ
スから出力する。また、パラレル入出力部２５は、ＣＰ
Ｕ１５によりシステムバスを介して入力される売上デー
タを累積した集ム１データ等を表示部５に表示するもの
である。

第２図は、この発明の送信割込みによる処理を時系列に
示したタイムチャートである。同図にＪ３いて、ＣＰｔ
Ｊ１５は、１０時にシリアル入出力部１９から割込信号
が入力されるとレジスタに保持しているデータをシステ
ムバスを介してシリアル入出力部１９の送信用バッファ
（図示せず）に書込−む（次の割込の為の処理）。送信
用バッファにデータが書込まれるとシリアル入出力部１
９は、前述の如く、書込まれたデータをシリアル出力端
子２７から１ビツトずつデータを送信する。送信用バッ
ファへの書込み後ＣＰＵ１５は、現在実行している入力
データ等の処理を扱うＲＯＭ２１の所定アドレスに記憶
されているプログラム１から売上データの演算処理を実
行するプログラム２の実行開始アドレスにポインタをセ
ットする。プログラム２の実行開始アドレスにポインタ
がセットされるとプログラム２は、演算処理を実行する
（プログラム切替処理）。シリアル入出力部１９のチャ
ネル１は、シリアル出力端子２７からのデータ送信が終
了してｔ１時に割込信号をＣＰＵ１５に出力する。同様
にしてｔ１〜ｔ３時においてＣＰＵ１５は、シリアル入
出力部１９のチャネル１から割込信号が入力されるとプ
ログラム１またはプログラム２を切替えて刷込処理をす
る。

次にこの実施例の作用を第３図の処理フローチャートを
用いて説明する。

まず、自動販売機に電源投入後、システムが起動してク
ロック発生器１７はクロック信号をＣＰＵ１５およびシ
ステム入出力部１９に出力する。

ＣＰＵ１５は、ＲＯＭ２１の所定アドレスに記憶されて
いるプログラム１の実行開始アドレスにポインタをセッ
トしてプログラム１を実行させる。

プログラム１の実行によりパネル表示スイッチ制御部１
１から販売表示をする。販売表示により顧客は、コイン
メカ部９の硬貨投入口（図示せず）から硬貨を投入後、
購買しようとする商品のボタン（図示せず）を押下する
。上記プログラム１の実行と並列してＣＰＵ１５は、シ
リアル入出力部１９の送信用バッファ（図示せず）に８
ビツトレジスタのデータを書込む。データが書込まれる
とシリアル入出力部１９のチャネル１は、クロック発生
器１７から入力されるクロック信号のタイミングに同期
して送信用バッファから１ビツトずつデータを読出して
シリアル出力端子２７から送信する。送信が終了すると
チャネル１は、割込信号線２９を介してＣＰＵ１５に割
込信号を出力する。

割込信号が入力されるとＣＰＵ１５は、ＲＯＭ２１の所
定アドレスに記憶されているプログラム１からプログラ
ム２の実行開始アドレスにポインタをセットしてプログ
ラム２を起動させる。プログラム２の起動によりＣＰｔ
Ｊ１５は、顧客からの入金に対する釣銭をコインメカ部
９から支払うとともに、顧客の購買しようとする商品を
商品搬送制御１３により搬送する。上記プログラムの切
替処理が終了するとＣＰＵ１５は、シリアル入出力部１
９の送信用バッファ（図示せず）に８ビツトレジスタの
データを書込む。ＣＰＬ１１５により送信用バッフ？（
図示せず）にデータがシ込まれるとシ“リアル入出力部
１９のチャネル１は、シリアル出力端子２７から１ビツ
トずつデータを送信する。

送信が終了するとチャネル１は割込信号線２９から割込
信号をＣＰＵ１５に出力する。割込信号が入力されると
ＣＰＵ１５は、ＲＯＭ２１のプログラム１の実行開始ア
ドレスにポインタをセットしてプログラム１が再び起動
して顧客からの入力待ら状態となる。プログラムの切替
処理が終了するとＣＰＬＪ１５は、シリアル入出力部１
９の受信用バッフ１にデータを書込む。送信用バッファ
にデータが書込まれるとシリアル入出力部１９のチャネ
ル１は、シリアル出力端子２７からデータが送信して送
信が終了すると割込信号を出力する。割込信号が入力さ
れるとＣＰＬ１１５は、プログラム２を起動させ、売上
データの演粋処理が行なわれて集計データをＲＡＭ２３
の所定アドレスに書込む。

以上のシリアル入出力部１９のチャネル１の送信割込を
用いてＣＰＵ１５は、プログラムの切替処理を行なうた
め、従来の如くレジスタを退避。

復帰する処理を行なわずに割込処理を実現できるので、
処理速度を向上することができる。

本実施例は自動販売機のシステムに限らず、割込処理を
行なうシステムならば適用することが可能である。

［発明の効果〕 以上説明したように、この発明によれば、所定時間毎は
信号が入力されると送信部からデータを送、信すると送
信部から割込信号を処理部に出力すると処理部が複数の
システムのうち任意のシステムに実行を切替えるので、
装置を煩雑にすることなく、システムの処理速度を向上
する。

【図面の簡単な説明】

第１図はこの発明の割込処理装置に係る一実施例の制御
を示すブロック図、第２図はこの発明の動作を示すタイ
ムチャート、第３図はこの発明の動作を示すフローチャ
ート、第４図は従来の割込処理装置の動作を示すフロー
チャートである。 １・・・主制御部　　　　１５・・・ＣＰＵ１７・・・
クロック発生器　１９・・・シリアル入出力部２１・・
・ＲＯＭ ２７・・・シリアル出力端子 ２９・・・割込信号線

Claims (1)

1. 【特許請求の範囲】 複数のシステムの実行等をする処理部と各種のデータを
   送信する送信部と当該処理部および送信部に所定時間毎
   に発生する信号を出力する信号発生部とを備えた割込処
   理装置において、 前記処理部の保持するデータが前記送信部に書込まれて
   前記信号発生部から入力される信号に応答して当該送信
   部から書込まれたデータを送信する送信手段と、 この送信手段により前記データが送信されると前記送信
   部から処理部に送信要求の割込信号を出力する割込信号
   出力手段と、 この割込信号出力手段により割込信号が出力されると前
   記処理部が複数のシステムのうち任意のシステムに実行
   を切替える切替手段と、 を有することを特徴とする割込処理装置。