JPH01152971A - インバータ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野〕 この発明は、複数の自己消弧形半導体スイッチ素子を直
列接続することで形成されるアームをブリッジ接続して
得られるインバータ回路に関する。

〔従来の技術〕

半導体スイッチ素子をブリッジ接続することで、直流を
交流に変換する、いわゆるインバータを構成できるので
あるが、スイッチング周波数を高くできることや、特別
の転流回路が不要であることなどから、自己消弧形半導
体スイッチ素子、たとえばパワトランジスタ、酸化金属
半導体電界効果トランジスタ、あるいはゲートターンオ
フサイリスタ（以下ではＧＴＯサイリスタと略記する）
が多用されている。

第４図は自己消弧形半導体スイッチ素子を用いたインバ
ータの代表的な主回路接続図であって、自己消弧形半導
体スイッチ素子としてのＧＴＯサイリスタ５Ｕ、５Ｖ、
５Ｗ、５Ｘ、５Ｙ、５Ｚにそれぞれフリムホイールダイ
オード６Ｕ、６Ｖ。

６Ｗ、６Ｘ、６Ｙ、６Ｚを逆並列接続したものを３相ブ
リツジ接続することで、３相インバータ５を構成してい
る。この３相インバータ５に直流型′ｔＡ１と２から直
流電力を供給し、これら６個のＧＴＯ，サイリスクを順
次オン・オフ動作させることにより、負荷７に所望の電
圧と周波数の交流電力を供給できることは周知であ之、
なお符号４は回路の配線インダクタンスである。

第４図に示すようなインバータの変換容量を増大させる
方法の１つとして、回路電圧を高くすることが行われて
いる。しかしながら、ＧＴＯサイリスタのような半導体
スイッチ素子に、その耐圧以上の電圧を印加すると永久
破壊してしまうことから、第４図に示すインバータ回路
に適用する場合には、回路の直流電源電圧は、最大でも
素子の耐圧の５０％程度に制限するのが一般的である。

そこで、回路電圧を高くして変換容量を増大させるため
には、インバータの各アームを構成している半導体スイ
ッチ素子を複数個直列接続することが行われる。

第５図は複数個の自己消弧形半導体スイッチ素子を直列
接続して構成されるインバータの１相分の従来例を示し
た主回路接続図であるが、この第５図においては直列接
続数が２の場合を図示している。

この第５図において、Ｒ相の上側アームは、２個の自己
消弧形半導体スイッチ素子としてのＧＴＯサイリスタ１
０　と２０　とを直列に接続し、それぞれのＧＴＯサイ
リスク　１０．２０にはフリーホイールダイオード１１
　と２１が逆並列接続されている。さらに両ＧＴＯサイ
リスタ　１０　と２０を保護するために、スナバダイオ
ード１２と２２、スナバコンデンサ１３と２３、スナバ
抵抗１４　と２４とでなるスナバ回路、および分圧抵抗
１５　と２５とが、各ＧＴＯサイリスク１０．２０に並
列に接続されている。またＲ組下側アームも同様に、自
己消弧形半導体スイッチ素子としてのＧＴＯサイリスタ
４０　と５０、フリーホイールダイオード４１と５１、
スナバダイオード４２と５２、スナバコンデンサ４３と
５３、スナバ抵抗４４　と５４および分圧抵抗４５と５
５とで構成されている。なお符号１と２は直流電源、符
号４は配線インダクタンスである。

インバータは各アームを順次オン・オフ動作させるので
、この第５図についていえば、上側アームを構成してい
るＧＴＯサイリスタ１０　ａ　２０とに共通の動作信号
を与えて、両者を同時にオン・オフ動作させ、また下側
アームを構成しているＧＴＯサイリスタ４０　と５０　
とに、上述とは別の共通動作信号を与えて、両ＧＴＯサ
イリスタ４０゜５０を同時にオン・オフ動作させるので
あるが、現実には各ＧＴＯサイリスタには動作時間にば
らつきがあり、無作為で２個のＧＴＯサイリスクを抽出
してこれらを直列接続するときは、両者が同時のオン・
オフ動作とはならない。

たとえば、ＧＴＯサイリスタ１０と２０とをオンにして
、直流電源１．２から配線インダクタンス４とこれらの
ＧＴＯサイリスク１０．２０とを介してＲ相に■１なる
値の電流を流しているときに、両ＧＴＯサイリスタ１０
．２０にオフ信号を与えた場合に、ＧＴＯサイリスタｌ
Ｏの方がＧＴＯサイリスタ２０よりもΔｔなる時間だけ
早くオフするものとし、このときのＧＴＯサイリスタ１
０のアノード電流１．　　とアノード電圧Ｖ、　、ＧＴ
Ｏサイリスタ２０のアノード電流ｌｘ　とアノード電圧
ｖ！、スナバコンデンサ１３と２３を流れるそれぞれの
電流ｔｓ＋と１゜、およびＲ組上側アームと下側アーム
を流れるそれぞれの電流ＩとＩやとがどのように変化す
るかを以下に説明する。

第６図は第５図に示す従来例回路における各部の電流と
電圧の変化をあられしたタイムチャートであって、第６
図（イ）はＲ相側上側アームの電流と電圧の変化を、第
６図（ロ）はＲ組上側アームの先にオフするＧＴＯサイ
リスタ１０側の電流と電圧の変化を、第６図（ハ）はＲ
組上側アームの後からオフするＧＴＯサイリスタ２０側
の電流と電圧の変化を、それぞれがあられしている。

この第６図において、ＧＴＯサイリスタ１０と２０　と
にオフ信号が与えられることにより、時刻ｔ１にまずＧ
ＴＯサイリスタ１０がオフすると、このＧＴ○サイリス
タ１０は等価的に高抵抗になるので、そのアノード電流
をスナバ回路に転流する（すなわちこの時刻ｔ１にスナ
バダイオード１２がオンとなる）。またこの時刻も１か
らΔｔなる時間が経過した時刻ｔ２にＧＴＯサイリスタ
２０がオフとなり、同様の動作でそのアノード電流がス
ナバ回路に転流する。次いでｔ３なる時刻にスナバコン
デンサ１３の電圧■１　と、スナバコンデンサ２３の電
圧■２との和が、直流電源１と２との電圧の和Ｅに等し
くなり、この時刻ｔ３以降では上側アーム電流■とスナ
バコンデンサ１３と２３のそれぞれの電流＋ｓ＋と１３
□とが減衰を開始し、Ｌ４なる時刻に、これらの電流値
はすべて零となる。但しこの期間におけるＲ相電流は、
開示してない負荷のりアクタンス値が充分に大であるた
めに一定値を維持するものとし、ｔ３なる時刻以降では
下側アームのフリーホイールダイオード４１　と５１　
とがオンするものとする。

時刻ｔ４におけるスナバコンデンサ１３　と２３との充
電電圧の値、すなわちＧＴＯサイリスタ１０　と２０　
とのアノード電圧値Ｖ０．とｖ＊ｆｆｉとは同じ値とは
ならず、■０．の方がｖｏｔよりも大である。

これはＧＴＯサイリスタ１０　と２０の消弧時刻の差Δ
Ｌに起因するもので、このＶ“１とｖ＊！との差電圧Δ
■は、スナバコンデンサ１３と２３の静電容量をＣとす
るとき、下記の（１）式で与えられる。

・・・・・−・・−・・・・・（１） すなわち、ＧＴＯサイ、リスク１０と２０の消弧時刻の
差Δｔの大きさに比例して、時刻ｔ４におけるスナバコ
ンデンサ１３と２３の充電電圧の差ΔＶが増大し、先に
オフするＧＴＯサイリスタ１０の時刻む４における電圧
値ｖ０．が大きくなる。

（発明が解決しようとする問題点〕 上述の電圧値ｖ０．がＧＴＯサイリスタ１０の耐圧値以
下であればよいけれども、消弧時刻の差Δｔが大きくな
ると、電流■が零となる時刻ｔ４よりも以前にＧＴＯサ
イリスタ１０のアノード電圧Ｖ、が、その素子の耐圧以
上に上昇してしまうので、当該ＧＴＯサイリスタ１０は
永久破壊してしまうこととなる。

一例として、耐圧４．５ｋＶ可制御電流３ｋＶのＧＴＯ
サイリスタに必要なスナバコンデンサの静電容量は６μ
Ｆであり、このＧＴＯサイリスクが３ｋＡのアノード電
流を遮断した時のアノード電圧上昇率は５００Ｖ／μＳ
となる。従ってこのＧＴＯサイリスクを第５回に示すよ
うに２個直列に接続して使用する場合に、両ＧＴＯサイ
リスタのオフ時刻の差Δｔとして２マイクロ秒があると
、差電圧Δ■の値は１０００ポルトとなり、素子の電圧
責務の不平衡は著しく大となる。ところが、４．５ｋＶ
、３ｋＡ定格のＧＴＯサイリスクのターンオフ時間は、
３ｋＡの電流を遮断するときで一般に２０〜２５マイク
ロ秒あることから、ジャンクション温度の変化も考慮に
入れて、ターンオフ時間のばらつきを１〜２マイクロ秒
以下にすることはきわめて困難であり、しかも上述した
ように、２マイクロ秒のオフ時間差で１０００ボルトの
差電圧を生じてしまう。

そこでスナバコンデンサの静電容量を大きくすることで
、（１１式に示すように差電圧Δ■の値を低減させるこ
とで、先にターンオフする素子の電圧責務をその耐圧以
下となるようにするのであるが、スナバコンデンサの静
電容量を増大させると、これに蓄積されるエネルギーが
大となり、このエネルギーをスナバ抵抗で消費させるこ
とになるので、その発生熱を放散させるために費用を要
し、また容量の大なるスナバコンデンサにより装置が大
形化する欠点を有する。さらにエネルギーを無駄に消費
するために、このインバータ回路の効率を低下させる欠
点も合わせて有する。

そこでこの発明の目的は、複数個の自己消弧形半導体ス
イッチ素子を直列接続してアームを形成させているイン
バータ回路における、これら自己消弧形半導体スイッチ
素子相互間のターンオフ時間のばらつきに起因する電圧
責務の不平衡により素子が過電圧破壊するのを、大きな
損失を発生することなしに防止しようとするものである
。

〔問題点を解決するための手段〕

上記の目的を達成するために、この発明のインバータ回
路は、複数個の自己消弧形半導体スイッチ素子を直列接
続することで形成されたアームをブリッジ接続して、こ
れを直流電源の正負極間に接続し、任意のアームに属す
る前記自己消弧形半導体スイッチ素子のすべてが同一の
動作信号でオン・オフ動作することにより、直流を交流
に変換しているインバータにおいて、前記インバータの
任意のアームに属する複数の前記自己消弧形半導体スイ
ッチ素子は、そのターンオフ時間の短い素子ほど正極側
あるいは負極側に近く位置する順序で直列接続され、前
記直流電源には、その電源電圧を各アームごとの素子直
列数で分割する分圧手段を備え、この分圧手段の電圧分
割点と、直列接続されている前記自己消弧形半導体スイ
ッチ素子同士の接続点とを、全アームについて、クラン
プダイオードを介して接続するものとする。

〔作用〕

この発明は、複数個の自己消弧形半導体スイッチ素子を
直列接続することで形成されるアームをブリッジ接続し
てインバータを構成するとき、各相の上側アームでは、
そのアームに属する前記素子のうちで、ターンオフ時間
の短い素子ほど直流正極側に近く位置する順序で直列接
続し、各相の下側アームでは、そのアームに属する前記
素子のうちで、ターンオフ時間の短い素子ほど直流負極
側に近く位置する順序で直列接続し、また直流電圧をア
ームを構成する素子の直列数で分割する分圧手段を直流
電源に備え、この電圧分割点と、直列接続されている素
子同士の結合点とを、全アームについて、クランプダイ
オードを介して接続することにより、先にターンオブす
る自己消弧形半導体スイッチ素子に対応するクランプダ
イオードを導通させることで、当該素子の電圧上昇を抑
制するものである。

〔実施例〕

第１図は本発明の第１の実施例を示した主回路接続図で
あって、２個の自己消弧形半導体スイッチ素子を直列接
続した場合のインバータの１相分をあられしている。

この第１図において、Ｒ相の上側アームでは、自己消弧
形半導体スイッチ素子としての２個のＧＴＯサイリスタ
　１０　と２０　とが直列に接続されており、下側アー
ムでは、同様に自己消弧形半導体スイッチ素子としての
２個のＧＴＯサイリスタ４０　と５０　とが直列に接続
されているが、これらのＧＴＯサイリスク１０．２０．
４０．５０には、それぞれフリーホイールダイオード１
１．２１．４１．５１と、スナバ回路用のスナバダイオ
ード１２．２２゜４２、５２とスナバコンデンサ１３．
２３．４３．５３とスナバ抵抗１４．２４．４４．５４
ならびに分圧抵抗１５、２５．４５．５５　とが図示の
ように接続され、直流電源１．２から配線インダクタン
ス４を介してこのインバータに直流電力を供給し、交流
に変換する動作を行うのは、第５図にて既述の従来回路
の場合と同じである。

本発明においては、上側アームの２個のＣＴＯサイリス
タ１０　と２０のうちで、正極側に近い方のＧＴＯサイ
リスタ１０のターンオフ時間の方がＧＴＯサイリスタ２
０のそれよりも短いものを選び、同様に下側アームでは
、負極側に近いＧＴＯサイリスタ５０のターンオフ時間
の方がＧＴＯサイリスタ４０のそれよりも短いものを選
定している。

さらに容量が等しい分圧コンデンサ７１　と７２とを直
列にして直流正極側と負極側との間に接続することによ
り、この両分圧コンデンサ７１　と７２との接続点で直
流電圧Ｅを２分割（これはアームを形成しているＧＴＯ
サイリスクの直列数と等しい）しており、この電圧分割
点とＧＴＯサイリスタｌＯと２０　との結合点とを、ク
ランプダイオード７４を介して接続するが、同様に前述
の電圧分割点とＧＴＯサイリスタ４０と５０との結合点
を、クランプダイオード７５を介して接続している。な
お符号７８の抵抗は直流電源電圧ＥのＡとなる点と、分
圧コンデンサ７１　と７２との接続点との間に設けられ
ている。

第１図に示す第１実施例回路では、直列接続しているＧ
ＴＯサイリスタのうちの正極側あるＧＴＯサイリスタ１
０の方が、他方のものよりΔＬなる時間だけ早くターン
オフした場合に、クランプダイオード７１を介して電流
■、が流れることにより、両ＧＴＯサイリスタ１０　と
２０　との間に電圧の不平衡が生じるのを抑制できるし
、同様にＧＴＯサイリスタ５０の方がＣＴＯサイリスタ
４０よりも早くターンオフしても、クランプダイオード
７５に流れる電流により、電圧不平衡を抑制する効果を
発揮する。

第２図は第１図に示す第１実施例回路における各部の電
流と電圧の変化をあられしたタイムチャートであって、
第２図（イ）はＲ組上側アームの電流と電圧の変化を、
第２図（ロ）はＲ組上側アームの先にオフするＧＴＯサ
イリスタ１０側の電流と電圧の変化を、第２図（ハ）は
Ｒ組上側の後からオフするＧＴＯサイリスタ２０側の電
流と電圧の変化を、それぞれがあられしている。

この第２図において、ＧＴＯサイリスタ１０　と２０と
にオフ信号が与えられることにより、時刻ｔ１にまずＧ
ＴＯサイリスタ１０がターンオフし、Δｔなる時間が経
過した時刻ｔ２にＧＴＯサイリスタ２０がターンオフし
、その後にスナバコンデンサ１３の充電電圧が分圧コン
デンサ７１の電圧、すなわちＥ／２なる値に達する時刻
Ｌ５の直前までは、各部の電流・電圧の変化は第５図と
第６図とで既述の従来例の場合と同じである（但し第６
図では時刻ｔ５は記載していない）。

ｔ５なる時刻にスナバコンデンサ１３の電圧、すなわち
ＧＴＯサイリスタ１０のアノード電圧Ｖ、が、分圧コン
デンサ７１のＥ／２なる電圧値と等しい値になると、ク
ランプダイオード７４が導通し、それまで電流■、とし
て流れていたスナバコンデンサ１３の電流ｉｓ＋の一部
が、分圧コンデンサ７１　とクランプダイオード７４　
とを流れる電流ＩＣＩに代替されるので、この分圧コン
デンサ７１、７２　とクランプダイオード７４．７５　
とを備えることにより、先にターンオフするＧＴＯサイ
リスタ１０用のスナバコンデンサ１３を流れる電流ｔｓ
＋が、従来例にくらべて大幅に減少する。その結果、こ
のＲ組上側アームの電流Ｉが零となる時刻ｔ７における
ＧＴＯサイリスタ１０のアノード電圧値ｖ９．は、°従
来の場合にくらべて減少している。

またｔ６なる時刻にはＧＴＯサイリスタ１０と２０のそ
れぞれのアノード電圧の和すなわち■１＋Ｖ、が直流電
源電圧Ｅと等しくなるので、この時刻ｔ６以降では下側
アームのフリーホイールダイオード４１　と５１　とが
オンになって電流ＩＮが流れはじめる。

なお、スナバコンデンサ１３の蓄積エネルギーは、ＧＴ
Ｏサイリスタ１０またはフリーホイールダイオード１１
がスイッチング動作するごとに、すべてスナバ抵抗１４
において熱となって無駄に消費されてしまうのであるが
、ｔ７なる時刻に、分圧コンデンサ７１にＭ禎された静
電エネルギーは、その一部分、すなわち時刻ｔ５から時
刻ｔ７までの間に過充電された部分Ｖ”ｌ−Ｅ／２に対
応するエネルギーのみが抵抗７８で消費される。なおこ
の符号７Ｂなる抵抗は、リアクトルで代替できることは
勿論である。

下側アームのＧＴＯサイリスタ４０と５０のターンオフ
動作も、前述した上側アームの場合と同じであるが、Ｒ
相出力電流Ｉえの方向が上側アームの場合とは逆になる
。またＧＴＯサイリスタ５０の方が先にターンオフする
ことから、クランプダイオード７５が時刻ｔ５から時刻
Ｌ７までの期間オンとなる。

第３図は本発明の第２実施例を示す主回路接続図であっ
て、各アームが直列接続された３個の自己消弧形半導体
スイッチ素子で構成されているインバータの１相分を図
示している。

この第３図において、上側アームは自己消弧形半導体ス
イッチ素子としてのＣＴＯサイリスク１０、２０．３０
　、フリーホイールダイオード１１゜２１、３１　、ス
ナバダイオード１２．２２．３２　、スナバコンデンサ
１３．２３．３３　、スナバ抵抗１４．２４゜３４およ
び分圧抵抗１５．２５．３５とで構成され、下側アーム
も同様に自己消弧形半導体スイッチ素子としてのＧＴＯ
サイリスタ４０．５０．６０　、フリーホイールダイオ
ード４１．５１．６１　、スナバダイオード４２．５２
．６２　、スナバコンデンサ４３．５３゜６３、スナバ
抵抗４４．５４．６４ならびに分圧抵抗４５、５５．６
５　とで構成されており、それぞれがＥ／３なる電圧の
直流量＠１．２．３から直流電力を供給するようにして
いる。なお符号４は配線インダクタンスである。

この第３図においては、各アームは３個のＧＴＯサイリ
スクの直列接続で構成されているので、３個の分圧コン
デンサ８１．８２．８３の直列回路でなる分圧手段を直
流正負極間に接続して、Ｅなる直流電源電圧を３等分し
、クランプダイオード８４、８５．８６．８７を介して
この電圧分割点と各ＧＴｏサイリスク同士の結合点とを
接続する。また直流電源の電圧分割点と分圧コンデンサ
同士の結合点とを抵抗８８または８９を介して接続する
構成により、第１図において既述の第１実施例回路の場
合と同様な効果を得ることができる。なおこの場合、上
側アームでは、ＧＴＯサイリスタ　１０のターンオフ時
間が最も短く、ＧＴＯサイリスタ２０のターンオフ時間
が２番目に短いものとし、同様に下側アームではＧＴＯ
サイリスタ６０のターンオフ時間が最も短く、ＧＴＯサ
イリスタ５０のターンオフ時間が２番目に短くなるよう
に配列するのは勿論である。

〔発明の効果〕

この発明によれば、複数の自己消弧形半導体スイッチ素
子を直列接続することで形成されるアームのブリッジ接
続により、直流を交流ｔ；変換する場合に、各自己消弧
形半導体スイッチ素子のターンオフ時間の不揃いに起因
する不都合の発生を回避するために、まず各アームごと
に、そのアームに属する素子のターンオフ時間が短いも
のほど上側アームにあっては直流正極側に近く位置する
ように、また下側アームにあっては直流負極側に近く位
置するような順番に配列するとともに、直流電源電圧を
分圧手段を用いて素子の直列数と同じ値に分割し、これ
ら電圧分割点と素子同士の結合点とをクランプダイオー
ドを介して接続する回路構成とする。その結果、ターン
オフ時間のばらつきに起因して各素子の電圧責務が過大
になるのをスナバコンデンサの容量を増大させることな
く緩和できるので、素子耐圧を向上させる必要がなくな
るので装置のコスト上昇を抑制できるし、スナバコンデ
ンサの容量増大も不要になることから、このスナバコン
デンサ蓄積エネルギーの無駄な消費も抑制され、装置の
効率向上に寄与できる効果も得られる。

【図面の簡単な説明】

第１回は本発明の第１の実施例を示した主回路接続図、
第２図は第１図に示す第１実施例回路における各部の電
流と電圧の変化をあられしたタイムチャート、第３図は
本発明の第２の実施例を示す主回路接続図である。第４
図は自己消弧形半導体スイッチ素子を用いたインバータ
の代表的な主回路接続図、第５図は複数個の自己消弧形
半導体スイッチ素子を直列接続して構成されるインバー
タの１相分の従来例回路を示した主回路接続図、第６図
は第５図に示す従来例回路における各部の電流と電圧の
変化をあられしたタイムチャートである。 １．２．３・・・直流電流、４・・・配線インダクタン
ス、５・・・３相インバータ、５Ｕ、５Ｖ、５Ｗ。 ５Ｘ、５Ｙ、５Ｚ・・・自己消弧形半導体スイッチ素子
としてのＧＴＯサイリスク、６Ｕ、６Ｖ、６Ｗ。 ６Ｘ、６Ｙ、６Ｚ・・・フリーホイールダイオード、７
・・・負荷、１０．２０．３０．４０．５０．６０・・
・自己消弧形半導体スイッチ素子としてのＧＴＯサイリ
スク、１１、２１．３１．４１．５１．６１・・・フリ
ーホイールダイオード、１２．２２．３２．４２．５２
．６２・・・スナバダイオード、１３．２３．３３．４
３．５３．６３・・・スナバコンデンサ、１４、２４．
３４．４４．５４．６４・・・スナバ抵抗、１５．２５
゜３５、４５．５５．６５・・・分圧抵抗、？１．７２
．８１．８２．８３・・・分圧手段としての分圧コンデ
ンサ、７４．７５．８４゜８５、８６．８７・・・クラ
ンプダイオード、７Ｂ、　８８．８９・・・抵抗。 ：０フリーホ４−ルタ３　→ ：　　万一ド４１，５１オン 阿Δｔ≠ｊ、Ｊ、５．ｙ７フ１４： 纂　２　図 石　６　閏

Claims (1)

【特許請求の範囲】
1. １）複数の自己消弧形半導体スイッチ素子を直列接続す
   ることで形成されたアームをブリッジ接続して、これを
   直流電源の正負極間に接続し、任意のアームに属する前
   記自己消弧形半導体スイッチ素子のすべてが同一の動作
   信号でオン・オフ動作することにより、直流を交流に変
   換しているインバータにおいて、前記インバータの任意
   のアームに属する複数の前記自己消弧形半導体スイッチ
   素子は、そのターンオフ時間の短い素子ほど正極側ある
   いは負極側に近く位置する順序で直列接続され、前記直
   流電源には、その電源電圧を各アームごとの素子直列数
   で分割する分圧手段を備え、この分圧手段の電圧分割点
   と、直列接続されている前記自己消弧形半導体スイッチ
   素子同士の接続点とを、全アームについて、クランプダ
   イオードを介して接続することを特徴とするインバータ
   回路。