JPH01152635A - 半導体装置の組立方法 - Google Patents
半導体装置の組立方法Info
- Publication number
- JPH01152635A JPH01152635A JP31280087A JP31280087A JPH01152635A JP H01152635 A JPH01152635 A JP H01152635A JP 31280087 A JP31280087 A JP 31280087A JP 31280087 A JP31280087 A JP 31280087A JP H01152635 A JPH01152635 A JP H01152635A
- Authority
- JP
- Japan
- Prior art keywords
- electrode terminals
- insulating substrate
- solder
- semiconductor device
- tie
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims description 18
- 229910000679 solder Inorganic materials 0.000 abstract description 21
- 238000004140 cleaning Methods 0.000 abstract description 6
- 238000005520 cutting process Methods 0.000 abstract description 5
- 230000004907 flux Effects 0.000 abstract description 4
- 238000005304 joining Methods 0.000 abstract description 2
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Landscapes
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、例えばパワーモジュール等の半導体装置を組
み立てる場合に使用する半導体装置の組立方法に関する
。
み立てる場合に使用する半導体装置の組立方法に関する
。
従来、この種の方法によって組み立てられた半導体装置
は第４図および第５図に示すように構成されている。こ
れを同図に基づいて説明すると、同図において、符号１
．２．３および４で示すものはベース板５上に絶縁基板
６を介して接合された複数種の電極端子、７および８は
はこれら電極端子１〜４上に接合された半導体素子、９
は前記ベース板５と前記絶縁基板６．前記絶縁基板６と
前記電極端子１〜４．前記電極端子１〜４と前記半導体
素子７・８を接合する半田である。
は第４図および第５図に示すように構成されている。こ
れを同図に基づいて説明すると、同図において、符号１
．２．３および４で示すものはベース板５上に絶縁基板
６を介して接合された複数種の電極端子、７および８は
はこれら電極端子１〜４上に接合された半導体素子、９
は前記ベース板５と前記絶縁基板６．前記絶縁基板６と
前記電極端子１〜４．前記電極端子１〜４と前記半導体
素子７・８を接合する半田である。
次に、このように構成された半導体装置の組立方法につ
いて説明する。
いて説明する。
先ず、電極端子１〜４のうち電極端子４の所定部位にプ
リンタ１０によって半田９を印刷する。
リンタ１０によって半田９を印刷する。
次いで、電極端子４の半田９上に半導体素子８をマウン
トする。しかる後、リフロー炉１１を通過後に洗浄装置
１２によって半田９から流れ出したフラックスを洗い落
とす。
トする。しかる後、リフロー炉１１を通過後に洗浄装置
１２によって半田９から流れ出したフラックスを洗い落
とす。
一方、別工程でプリンタ１３．１４によってベース板５
と絶縁基板６の所定部位に半田９を印刷する。次いで、
ベース板５上に絶縁基板６．電極端子１〜４．半導体素
子７・８を順次重ね合わせる。このとき、ベース板５と
絶縁基板６間、絶縁基板６と電極端子１〜４間、電極端
子１〜４と半導体素子７・８間に半田９が介在している
。しかる後、リフロー炉１５を通過させてから、洗浄装
置１６によって半田９より流れ出したフラックスを洗い
落とす。
と絶縁基板６の所定部位に半田９を印刷する。次いで、
ベース板５上に絶縁基板６．電極端子１〜４．半導体素
子７・８を順次重ね合わせる。このとき、ベース板５と
絶縁基板６間、絶縁基板６と電極端子１〜４間、電極端
子１〜４と半導体素子７・８間に半田９が介在している
。しかる後、リフロー炉１５を通過させてから、洗浄装
置１６によって半田９より流れ出したフラックスを洗い
落とす。
このようにして、半導体装置を組み立てることができる
。
。
なお、第６図中符号１７はベース板５上に絶縁基板６．
電極端子１〜４．半導体素子７・８を順次マウントする
場合に使用するコンベアである。
電極端子１〜４．半導体素子７・８を順次マウントする
場合に使用するコンベアである。
ところで、従来の半導体装置の組立方法においては、各
電極端子１〜４が互いに異なる形状であるため、生産性
を高めることを考慮して電極端子１〜３に半田９を印刷
する工程と電極端子４に半田９を印刷する工程を別々に
しており、この結果半導体装置の製造工程数が嵩み、コ
スト高になるばかりか９組み立ての自動化を困難なもの
にするという問題があった。
電極端子１〜４が互いに異なる形状であるため、生産性
を高めることを考慮して電極端子１〜３に半田９を印刷
する工程と電極端子４に半田９を印刷する工程を別々に
しており、この結果半導体装置の製造工程数が嵩み、コ
スト高になるばかりか９組み立ての自動化を困難なもの
にするという問題があった。
本発明はこのような事情に鑑みなされたもので、半導体
装置の製造工程数を削減することができ、もってコスト
の低廉化および組立自動化の簡素化を図ることができる
半導体装置の組立方法を提供するものである。
装置の製造工程数を削減することができ、もってコスト
の低廉化および組立自動化の簡素化を図ることができる
半導体装置の組立方法を提供するものである。
本発明に係る半導体装置の組立方法は、絶縁基板上に接
合する複数種の電極端子を予めタイバーで互いに連結す
ることにより一体化し、これを絶縁基板上に接合した後
にタイバーを切り離すものである。
合する複数種の電極端子を予めタイバーで互いに連結す
ることにより一体化し、これを絶縁基板上に接合した後
にタイバーを切り離すものである。
本発明においては、全ての電極端子に対する半田の印刷
を同時に行うことができる。
を同時に行うことができる。
第１図および第２図は本発明に係る方法によって組み立
てられた半導体装置を示す斜視図と断面図で、同図にお
いて第４図および第５図と同一の部材については同一の
符号を付し、詳細な説明は省略する。同図において、符
号２１で示すものはタイバー２２によって各々が連結さ
れた複数種の電極端子２３〜２６からなるフレームで、
前記ベース板４上に絶縁基板５を介して接合されている
。
てられた半導体装置を示す斜視図と断面図で、同図にお
いて第４図および第５図と同一の部材については同一の
符号を付し、詳細な説明は省略する。同図において、符
号２１で示すものはタイバー２２によって各々が連結さ
れた複数種の電極端子２３〜２６からなるフレームで、
前記ベース板４上に絶縁基板５を介して接合されている
。
なお、このフレーム２１は、絶縁基板６に対する□電極
端子２３〜２６の接合後にタイバー２２を切り離すこと
ができるように構成されている。
端子２３〜２６の接合後にタイバー２２を切り離すこと
ができるように構成されている。
次に、このように構成された半導体装置の組立方法につ
いて第３図を用いることにより説明する。
いて第３図を用いることにより説明する。
先ず、パレット（図示せず）の内部に位置決め収納され
たベース板５．絶縁基板６およびフレーム２１をプリン
タ２７によって同時に半田９を印刷する。次に、マウン
ト装置２８によってパレット（図示せず）内でベース板
５上に絶縁基板６゜フレーム鴫１を順次位置決めマウン
トする。そして、フレーム２１の電極端子２３〜２６上
に半導体素子７．８をマウントした後、パレット（図示
せず）付のままでリフロー炉２９を通過させて半田９を
溶融固着し、洗浄装置３０によって半田９より流れ出し
たフラックスを洗い落としてからタイバーカット装置３
１によってフレーム２１からタイバー２２を切り離す。
たベース板５．絶縁基板６およびフレーム２１をプリン
タ２７によって同時に半田９を印刷する。次に、マウン
ト装置２８によってパレット（図示せず）内でベース板
５上に絶縁基板６゜フレーム鴫１を順次位置決めマウン
トする。そして、フレーム２１の電極端子２３〜２６上
に半導体素子７．８をマウントした後、パレット（図示
せず）付のままでリフロー炉２９を通過させて半田９を
溶融固着し、洗浄装置３０によって半田９より流れ出し
たフラックスを洗い落としてからタイバーカット装置３
１によってフレーム２１からタイバー２２を切り離す。
このようにして、半導体装置を組み立てることができる
。
。
したがって、本発明における半導体装置の組立方法では
、全ての電極端子２３〜２６に対する半田９の印刷を同
時に行うことができるから、半導体装置の製造工程数を
削減することができる。
、全ての電極端子２３〜２６に対する半田９の印刷を同
時に行うことができるから、半導体装置の製造工程数を
削減することができる。
なお、本実施例においては、半田印刷、マウント、リフ
ロー、洗浄、タイバーカット工程の順序で半導体装置を
組み立てる場合を示したが、本発明はこれに限定される
ものではなく、半導体素子７．８のマウント前にリフロ
ー、洗浄工程を経てタイバーカットを施しても実施例と
同様の効果を奏する。すなわち、タイバーカットは、絶
縁基板６上にフレーム２１を接合した後に行うものであ
るならばよい。
ロー、洗浄、タイバーカット工程の順序で半導体装置を
組み立てる場合を示したが、本発明はこれに限定される
ものではなく、半導体素子７．８のマウント前にリフロ
ー、洗浄工程を経てタイバーカットを施しても実施例と
同様の効果を奏する。すなわち、タイバーカットは、絶
縁基板６上にフレーム２１を接合した後に行うものであ
るならばよい。
以上説明したように本発明によれば、絶縁基板上に接合
する複数種の電極端子を予めタイバーで互いに連結する
ことにより一体化し、これを絶縁基板上に接合した後に
タイバーを切り離すので、全ての電極端子に対する半田
の印刷を同時に行うことができる。したがって、半導体
装置の製造工程数を確実に削減することができるから、
コストの低廉化および組立自動化の筒素化を図ることが
できる。
する複数種の電極端子を予めタイバーで互いに連結する
ことにより一体化し、これを絶縁基板上に接合した後に
タイバーを切り離すので、全ての電極端子に対する半田
の印刷を同時に行うことができる。したがって、半導体
装置の製造工程数を確実に削減することができるから、
コストの低廉化および組立自動化の筒素化を図ることが
できる。
第１図および第２図は本発明に係る方法によって組み立
てられた半導体装置を示す斜視図と断面図、第３図は同
じく半導体装置の組立方法を説明するための斜視図、第
４図および第５図は従来の方法によって組み立てられた
半導体装置を示す斜視図と断面図、第６図はその組立方
法を説明するための斜視図である。 ５・・・・ベース板、６・・・・絶縁基板、７゜８・・
・・半導体素子、２１・・・・フレーム、２２・・・・
タイバー、２３〜２６・・・・電極端子。 代 理 人 大岩増雄 第１図 第２図 第４図 第５図
てられた半導体装置を示す斜視図と断面図、第３図は同
じく半導体装置の組立方法を説明するための斜視図、第
４図および第５図は従来の方法によって組み立てられた
半導体装置を示す斜視図と断面図、第６図はその組立方
法を説明するための斜視図である。 ５・・・・ベース板、６・・・・絶縁基板、７゜８・・
・・半導体素子、２１・・・・フレーム、２２・・・・
タイバー、２３〜２６・・・・電極端子。 代 理 人 大岩増雄 第１図 第２図 第４図 第５図
Claims (1)
- ベース板上に絶縁基板を介して接合された複数種の電
極端子およびこれら電極端子上に接合された半導体素子
を有する半導体装置の組立方法において、予めタイバー
で前記各電極端子を互いに連結することにより一体化し
、これを前記絶縁基板上に接合した後に前記タイバーを
切り離すことを特徴とする半導体装置の組立方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31280087A JPH01152635A (ja) | 1987-12-09 | 1987-12-09 | 半導体装置の組立方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31280087A JPH01152635A (ja) | 1987-12-09 | 1987-12-09 | 半導体装置の組立方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01152635A true JPH01152635A (ja) | 1989-06-15 |
Family
ID=18033555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31280087A Pending JPH01152635A (ja) | 1987-12-09 | 1987-12-09 | 半導体装置の組立方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01152635A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5267574A (en) * | 1975-12-02 | 1977-06-04 | Mitsubishi Electric Corp | Manufacture for semiconductor device |
-
1987
- 1987-12-09 JP JP31280087A patent/JPH01152635A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5267574A (en) * | 1975-12-02 | 1977-06-04 | Mitsubishi Electric Corp | Manufacture for semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS629639A (ja) | 半導体装置の製造方法 | |
| US4687879A (en) | Tiered thermoelectric unit and method of fabricating same | |
| KR100364450B1 (ko) | 프린트기판과그제조방법및그프린트기판에대한도체요소의접속구조 | |
| JPH04213867A (ja) | 電子部品搭載用基板フレーム | |
| JPH01152635A (ja) | 半導体装置の組立方法 | |
| JPH01152636A (ja) | 半導体装置用組立部品の搬送方法 | |
| JPH0945964A (ja) | チップマウント用ｌｅｄ素子及びその製造方法 | |
| JP3555000B2 (ja) | 表面実装型固体イメージセンサ装置 | |
| JP3175336B2 (ja) | ハイブリッドｉｃのリード形成方法 | |
| JPH097492A (ja) | 電子ヒューズ | |
| JP2772897B2 (ja) | リ−ドフレ−ム、およびリ−ドフレ−ムを用いた接続端子の作製方法 | |
| JPS61294845A (ja) | 半導体装置の製造方法 | |
| JPS63265496A (ja) | 電子回路モジュール及びその製造方法 | |
| JPH03286516A (ja) | Ｌｃ複合モジュールの製造方法 | |
| JPH0476981A (ja) | 混成集積回路用集合基板及び混成集積回路装置の製造方法 | |
| JP2855309B2 (ja) | 半導体装置のリードフレームおよび半導体装置の製造方法 | |
| JPH0442941Y2 (ja) | ||
| JPS6118117A (ja) | チツプネツトワ−クの形成方法 | |
| JPH073646Y2 (ja) | 半導体装置の構造 | |
| JP3277838B2 (ja) | 電子部品およびその製造方法 | |
| JPH0265113A (ja) | 貫通コンデンサ組及びその製造方法 | |
| JPH02129870A (ja) | ジグザグインライン型電子部品 | |
| JPS61166140A (ja) | 混成集積回路装置の製造方法 | |
| JPS6158185A (ja) | 混成ｉｃ搭載保安器の製造方法 | |
| JPH0736476B2 (ja) | 回路モジュールの製造方法 |