JPH01152561A - 共有メモリ制御方式 - Google Patents
共有メモリ制御方式Info
- Publication number
- JPH01152561A JPH01152561A JP30961287A JP30961287A JPH01152561A JP H01152561 A JPH01152561 A JP H01152561A JP 30961287 A JP30961287 A JP 30961287A JP 30961287 A JP30961287 A JP 30961287A JP H01152561 A JPH01152561 A JP H01152561A
- Authority
- JP
- Japan
- Prior art keywords
- adapter
- shared memory
- address
- memory
- memory size
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006870 function Effects 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 3
- 238000010276 construction Methods 0.000 abstract description 4
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、複数個が共有メモリ方式にて接続される方式
に関するものである。
に関するものである。
従来、共有メモリ方式にて、接続するアダプタは、上位
ＣＰＵに接続するためのアドレスおよびメモリサイズの
値を設定する機能を持っている。
ＣＰＵに接続するためのアドレスおよびメモリサイズの
値を設定する機能を持っている。
しかし、ハード的に設定している場合が多く上位ＣＰＵ
のプログラムは、上位ＣＰＵのハードシステム構築毎に
各アダプタのアドレスおよびメモリサイズのデータを外
部より入力して、各アダプタの共有メモリ空間を管理し
、制御していた。なお、この種の装置として関連するも
のには、特開昭５８−１８２７４８号、特開昭５９−８
１７２９号等が挙げられる。
のプログラムは、上位ＣＰＵのハードシステム構築毎に
各アダプタのアドレスおよびメモリサイズのデータを外
部より入力して、各アダプタの共有メモリ空間を管理し
、制御していた。なお、この種の装置として関連するも
のには、特開昭５８−１８２７４８号、特開昭５９−８
１７２９号等が挙げられる。
今まで共有メモリ制御方式のアダプタは１種類も少なく
同時に実装する台数も少なかったため、共有メモリのア
ドレス、メモリサイズの設定は一定しており、システム
構築毎に上位ＣＰＵのプログラムに対して、アダプタの
共有メモリエリアを指すデータが変わることがないため
、設定間違いが発生することが少なかった。
同時に実装する台数も少なかったため、共有メモリのア
ドレス、メモリサイズの設定は一定しており、システム
構築毎に上位ＣＰＵのプログラムに対して、アダプタの
共有メモリエリアを指すデータが変わることがないため
、設定間違いが発生することが少なかった。
しかし、最近では、共有メモリ制御方式のアダプタの種
類も多くなり、同じ上位ＣＰＵに接続される台数が多く
なって来たため、システム構築毎に設定値が異なって来
た。従って、設定間違いも −発生する頻度も多くな
り問題になって来た。
類も多くなり、同じ上位ＣＰＵに接続される台数が多く
なって来たため、システム構築毎に設定値が異なって来
た。従って、設定間違いも −発生する頻度も多くな
り問題になって来た。
本発明の目的は、システム構築時、プログラムにて自動
検知することである。
検知することである。
システム構築時の設定間違いを無くすためには、上位Ｃ
ＰＵに実装されている各アダプタの共有メモリアドレス
、メモリサイズの設定値を間違いなく渡すことである。
ＰＵに実装されている各アダプタの共有メモリアドレス
、メモリサイズの設定値を間違いなく渡すことである。
そこで、各アダプタが設定している共有メモリアドレス
、メモリサイズの値を上位ＣＰＵからＰＩＯ命令によっ
て直接読み出すことが出来る様にすることにより、上位
ＣＰＵのプログラムに間違いの無いデータを渡すことが
出来る様になる。
、メモリサイズの値を上位ＣＰＵからＰＩＯ命令によっ
て直接読み出すことが出来る様にすることにより、上位
ＣＰＵのプログラムに間違いの無いデータを渡すことが
出来る様になる。
共有メモリ制御方式のアダプタに対して、上位ＣＰＵか
らＰＩＯ命令にて、共有メモリアドレスの設定値および
共有メモリサイズの設定値を読み出しが出来るようにし
ている。
らＰＩＯ命令にて、共有メモリアドレスの設定値および
共有メモリサイズの設定値を読み出しが出来るようにし
ている。
したがって、上位ＣＰＵのプログラムは、システム構築
毎に各アダプタの共有メモリアドレスおよび共有メモリ
サイズのデータを外部から入力されなくても、プログラ
ムで自動的に各アダプタから読み出し、そのデータを使
用するため、入力間違い、設定間違いが無い制御が可能
となる。
毎に各アダプタの共有メモリアドレスおよび共有メモリ
サイズのデータを外部から入力されなくても、プログラ
ムで自動的に各アダプタから読み出し、そのデータを使
用するため、入力間違い、設定間違いが無い制御が可能
となる。
以下、本発明の実施例を第１図にて説明する。
上位ＣＰＵ１は、管理プログラム２により自動的にＰＩ
Ｏ命令により、ＰＩＯ命令コントロール部３、ＰＩＯバ
ス４を介してアダプタＡ５が設定している共有メモリア
ドレス設定値データおよび共有メモリのサイズ設定値デ
ータを管理プログラム２のデータとして取り込む。
Ｏ命令により、ＰＩＯ命令コントロール部３、ＰＩＯバ
ス４を介してアダプタＡ５が設定している共有メモリア
ドレス設定値データおよび共有メモリのサイズ設定値デ
ータを管理プログラム２のデータとして取り込む。
アダプタＢ８．・・・・・・、アダプタｎ９も同様に上
位ＣＰＵＩは、各アダプタが設定している共有メモリア
ドレス設定値および共有メモリサイズ設定値を取り込む
ことが出来る。
位ＣＰＵＩは、各アダプタが設定している共有メモリア
ドレス設定値および共有メモリサイズ設定値を取り込む
ことが出来る。
上記、第１図の説明により受は取った設定値データにて
、上位ＣＰＵＩが、イニシャル・プログラム・ロードを
行なう動作を第２図で説明する。
、上位ＣＰＵＩが、イニシャル・プログラム・ロードを
行なう動作を第２図で説明する。
上位ＣＰＵメモリ６に共有メモリ制御方式にてアダプタ
Ａ７は、アダプタＡアドレス１０．アダプタＡメモリサ
イズ１１で上位ＣＰＵＩに接続している。
Ａ７は、アダプタＡアドレス１０．アダプタＡメモリサ
イズ１１で上位ＣＰＵＩに接続している。
アダプタＡ７を制御するプログラムは、上位ＣＰＵＩに
ある。管理プログラム２で管理されていて、上位ＣＰＵ
Ｉは、第２図でアダプタＡ７から読み取った、アダプタ
ｎアドレス１０、アダプタｎメモリサイズ１１の設定デ
ータによって、アダプタＡ７のメモリアドレス、メモリ
サイズに合せてアダプタＡ制御プログラム３の転送制御
を行なう。
ある。管理プログラム２で管理されていて、上位ＣＰＵ
Ｉは、第２図でアダプタＡ７から読み取った、アダプタ
ｎアドレス１０、アダプタｎメモリサイズ１１の設定デ
ータによって、アダプタＡ７のメモリアドレス、メモリ
サイズに合せてアダプタＡ制御プログラム３の転送制御
を行なう。
同様に、アダプタＢ８．・・・・・・、アダプタｎ９に
対しても管理プログラム２は、アダプタロアドレス１２
．アダプタＢメモリサイズ１３．・・・・・・、アダプ
タｎアドレス１４．アダプタｎメモリサイズ１５に合せ
て、アダプタｎ制御プログラム４．・・・・・・、アダ
プタｎ制御プログラム５に転送制御を行なう。
対しても管理プログラム２は、アダプタロアドレス１２
．アダプタＢメモリサイズ１３．・・・・・・、アダプ
タｎアドレス１４．アダプタｎメモリサイズ１５に合せ
て、アダプタｎ制御プログラム４．・・・・・・、アダ
プタｎ制御プログラム５に転送制御を行なう。
したがって、上位ＣＰＵＩのシステム構築時に、各アダ
プタの共有メモリアドレス、共有メモリサイズに関する
設定データを入力する必要がなくなるため、ハード設定
および入力データの間違いもなくなり、システムの構築
が正確で、容易に行なうことが出来る様になる効果が有
る。
プタの共有メモリアドレス、共有メモリサイズに関する
設定データを入力する必要がなくなるため、ハード設定
および入力データの間違いもなくなり、システムの構築
が正確で、容易に行なうことが出来る様になる効果が有
る。
本発明によれば、各アダプタが設定している共有メモリ
アドレス、共有メモリサイズの設定値をプログラムによ
り自動的に取り込むことが出来るため、各アダプタに確
実にプログラムを転送することが出来る。
アドレス、共有メモリサイズの設定値をプログラムによ
り自動的に取り込むことが出来るため、各アダプタに確
実にプログラムを転送することが出来る。
各アダプタの共有メモリアドレス、共有メモリサイズを
システムの構成毎に入力する必要がなくなるため、シス
テムの構築が容易になる。などの効果がある。
システムの構成毎に入力する必要がなくなるため、シス
テムの構築が容易になる。などの効果がある。
第１図は、本発明の一実施例のＰＩＯ命令による共有メ
モリアドレス、共有メモリサイズ設定レジスタを読み出
す構成図、第２図は、上位ＣＰＵと各アダプタの共有メ
モリによる接続構成図である。 １・・・上位処理装置、訃・・アダプタ、６・・・共有
メモリアドレス設定レジスタ、７・・・共有メモリサイ
ズ設定レジスタ、１０・・・アダプタ共有メモリ先頭ア
ドレス、１１・・・アダプタ共有メモリサイズ。 祐ｌ凶
モリアドレス、共有メモリサイズ設定レジスタを読み出
す構成図、第２図は、上位ＣＰＵと各アダプタの共有メ
モリによる接続構成図である。 １・・・上位処理装置、訃・・アダプタ、６・・・共有
メモリアドレス設定レジスタ、７・・・共有メモリサイ
ズ設定レジスタ、１０・・・アダプタ共有メモリ先頭ア
ドレス、１１・・・アダプタ共有メモリサイズ。 祐ｌ凶
Claims (1)
- １、上位ＣＰＵのメモリ空間上に、メモリを共有して接
続する共有メモリ方式のアダプタにおいて、アダプタは
、上位ＣＰＵのメモリ内に共有して接続するためのアド
レスおよびメモリサイズを設定する機能とその設定内容
を読み出せる機能を持ち上位ＣＰＵは、アダプタに対し
任意にその設定内容を読み出せる機能を設けたことを特
徴とする共有メモリ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30961287A JPH01152561A (ja) | 1987-12-09 | 1987-12-09 | 共有メモリ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30961287A JPH01152561A (ja) | 1987-12-09 | 1987-12-09 | 共有メモリ制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01152561A true JPH01152561A (ja) | 1989-06-15 |
Family
ID=17995124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30961287A Pending JPH01152561A (ja) | 1987-12-09 | 1987-12-09 | 共有メモリ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01152561A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7526590B2 (en) * | 2006-03-31 | 2009-04-28 | Intel Corporation | Systems and methods for remote pipe resource management in wireless adapters |
-
1987
- 1987-12-09 JP JP30961287A patent/JPH01152561A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7526590B2 (en) * | 2006-03-31 | 2009-04-28 | Intel Corporation | Systems and methods for remote pipe resource management in wireless adapters |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5291605A (en) | Arrangement and a method for handling interrupt requests in a data processing system in a virtual machine mode | |
| US4314354A (en) | Memory programmable control | |
| CN113220229A (zh) | 一种用于分布式控制系统的在线式i/o无扰组态方法 | |
| KR920003744B1 (ko) | 산업용 로보트 제어 장치 | |
| US6184904B1 (en) | Central processing unit for a process control system | |
| JPH01152561A (ja) | 共有メモリ制御方式 | |
| US5369746A (en) | Interprocessor data transferring system and method | |
| GB2119977A (en) | Microcomputer systems | |
| JPS6148741B2 (ja) | ||
| CN109313426B (zh) | 控制器 | |
| JPS6341970A (ja) | マイクロコンピユ−タシステム | |
| JPH03208158A (ja) | 電子制御装置 | |
| JPS605369A (ja) | メモリ制御方式 | |
| JPS61269545A (ja) | 計算機システム | |
| JPS6218054B2 (ja) | ||
| JPH02208765A (ja) | 入出力制御装置 | |
| JPH0256663A (ja) | ロツクデータ設定装置 | |
| JPH03175538A (ja) | 二重化処理装置 | |
| JPS63136154A (ja) | マイクロコンピユ−タ装置 | |
| JPS63158660A (ja) | マルチプロセツサバス制御方式 | |
| JPS6227855A (ja) | 初期プログラム・ロ−デイング固定記憶装置削除方式 | |
| JPH0480860A (ja) | プログラムロード方式 | |
| JPS61217853A (ja) | 入出力制御装置 | |
| JPH05134946A (ja) | 自動検査システム | |
| JPS5897729A (ja) | オペレ−テイングシステムと周辺装置の同期制御方式 |