JPH01149423A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH01149423A
JPH01149423A JP30750687A JP30750687A JPH01149423A JP H01149423 A JPH01149423 A JP H01149423A JP 30750687 A JP30750687 A JP 30750687A JP 30750687 A JP30750687 A JP 30750687A JP H01149423 A JPH01149423 A JP H01149423A
Authority
JP
Japan
Prior art keywords
cvd
silicon
reaction
semiconductor device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP30750687A
Other languages
English (en)
Other versions
JP2574822B2 (ja
Inventor
Masayasu Suzuki
正恭 鈴樹
Hiroshi Miyazaki
博史 宮崎
Nobuyoshi Kobayashi
伸好 小林
Masayoshi Saito
斉藤 政良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP30750687A priority Critical patent/JP2574822B2/ja
Publication of JPH01149423A publication Critical patent/JPH01149423A/ja
Application granted granted Critical
Publication of JP2574822B2 publication Critical patent/JP2574822B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に係り、詳しくは、金属
の選択CVDによって良好な電極や配線の形成するのに
好適な半導体装置の製造方法に関する。
〔従来の技術〕
現在開発中のVLSIでは配線間、配線と電極間の接触
が、直径0.5μm、深さ1μm程度の高アスペクト比
の絶縁膜中の穴を通じて行なわれる。
これらを達成するための技術として、導体、および半導
体表面上にのみ選択的に金属を成長させる。
W、MO等のCVD法が注目されている。しかし巾1μ
m程度のWやMOの膜を完全に選択的に成長させること
は難しく、特開昭61−113769号に記載のように
、基板を塩化水素等で洗浄してからWe CV D法に
工り成長させる方法が提案されているだけである。
〔発明が解決しようとする問題点〕
上記塩化水素等で基板を洗浄してからWのCVDを行う
方法では、CVD温度が350C以下でなければ光分な
選択性が得られないため、膜形成速度が遅<、1産には
不向きであるという問題があった。
本発明の目的は、より高い反応温度でもW。
MOのCVD反応の選択性を保持することにより。
短時間で多数の基板に、W、Mof:CVD法により成
膜する方法を提供することにある。
〔問題点を解決するための手段〕 上記目的は、基板、お工びCVD炉内部のSin!部分
の表面に存在する。化学的に活性な水酸基を、化学的に
不活性なシリルエーテル基に置換するという1表面処理
を行うことにより、達成される。
〔作用〕
S i(h 、PEG、BPSG、Si3N4などの表
面には多数の水酸基が存在している。たとえば通常の5
i02においては、大場洋−著「ガラスの表面設計」、
(近代編集社)P72〜P76等に論じられているが1
表面の水酸基の密度は10−”cm−” 当り、約5個
と考えられている。この表面水酸基やこの水酸基に吸着
した水は、WFs。
MOFalるいはwF’、、MOFg と3iの反応に
より生成したSiF、、あるいはW F a 、 M 
o Faと水素の反応により生成した弗化水素(HF)
などのガスを吸着しやすく、これがCVDの選択性低下
の原因と考えられる。一方水酸基がトリメチルシロキシ
基などのシリルエーテル基に置換された表面はWFs 
、S i Fa等のガスを吸着しにくいのでCVDの選
択性が低下しない。
〔実施例〕
以下本発明の一実施例を説明する。
実施例1 厚さ1μmのSiO!からなる絶縁体表面と。
絶縁膜内の直径1μmの穴を通し露出したシリコン表面
を有する基板を1%弗化水素水溶液に30秒浸し、シリ
コン表面の自然酸化膜だけを除去後。
3分間脱イオン水で洗浄し、イソプロピルアルコール蒸
気により乾燥したのち、1分間へキサメチルジシラザン
((CH3)s S 1NH8i (CHs )s )
(以下HMDSと略する)蒸気に接触させることにより
、以下の(1)の反応によりSigh表面の水酸基をト
リメチルシロキシ基に置換した。
\ / 上記表面処理を行なった基板を、同様にHMDS蒸気に
さらした石英ガラス(SiO2)製カバーによりおおわ
れた加熱ヒータ上にのせ、全圧0.75forr、基板
表面温度420r、水素とWFaの流蓋比100:lの
条件下で、7分間タングステンを化学蒸着した。
基板および、ヒータのカバーの5jOz表面上には全く
タングステンの膜は形成されてぃなかったが、シリコン
上には厚さ約1μmのタングステンが形成されていた。
実施例2 次なる実施例を示す。
厚さ1μmのBPSGからなる体表面と上記絶縁膜内の
直径1μmの接続孔を通し露出したタングステン表面を
有する基板を水素雰囲気中で加熱し、タングステン表面
の酸化物を還元した後。
HMDS蒸気と接触させて、絶縁体表面の水酸基をトリ
メチルシロキシ基に置換した。次に基板をCVD反応容
器内に装着し、最初の実施例と同様にWのCVDを行な
った。タングステン上にはさらに約1μmのタングステ
ンが、形成されたが。
BPSG上にはタングステンの膜はまったく形成されな
かった。
本実施例では、基板とCVD反応容器内のHMDS処理
を別々に行なっていたが、装置の構成に−よっては、基
板をCVD反応容器内に装着後。
200C程度に加熱しながらHM D S蒸気をCVD
反応容器内に導入して、処理することも可能である。筐
た。)(MDSの代りにトリメチルクロルシラン((C
H3)3 C1C1) (以下TMC8と略する)を用
いても(2)式の反応により絶縁膜表面の水酸基をトリ
メチルシロキシ基に置換することが可能である。
\ / またTMC8処理、HMD8処理は1本実施例のように
蒸気で行なってもよいし、それの液体中。
あるいはトルエンなどの溶液中で行なってもよい。
また、第1図に示すように、絶縁膜表面の水酸基がすべ
てトリメチルシロキシ基(R1=几!=R3=CH,)
に置換されなくても、立体効果のため表面の水酸基がか
くれてしまえば、充分な効果が得られる。
またシリルエーテル基がトリメチルシロキシ基以外のも
の1例えば第1図においてR1=R2=Rs=フェニル
(C6)15−) 、 ) ’Jフルオロメチル(CF
s)−などでも同様な効果が期待できる。
また第2図に示すように、ジメチルジクロルシラン((
CH3)2 SiC2!、DMC8)と反応させた後、
  (R4= Rs = CH3)メタノールと反応さ
せる(Rs =CH5)ことによっても、同様な効果が
得られる。
なお以上のうちで、HMD8処理、TMC8処理、が簡
便さの点で優れているが、DMC8とメタノールで処理
する方法も高い効果が得られる。
以上、タングステンCVDに関して述べたが。
モリブデンのCVDに関しても同様な効果がある。
〔発明の効果〕
本発明によれば、1μm程度の厚さのW、MOの化学蒸
着を選択的に行なうことができ、かつCVD反応容器内
へのW、Moの付着が少ないので、装置のメンテナンス
の回数が減り、効率が上がる効果がある。
【図面の簡単な説明】
第1図および第2図は、シリルエーテル化されたSiO
2の表面を示す模式図である。 不 1 口

Claims (1)

  1. 【特許請求の範囲】 1、絶縁体表面を含む基板の導体および半導体表面にの
    み選択的にタングステン(W)あるいはモリブデン(M
    o)を化学気相成長法(CVD法)により成膜する方法
    において、前記基板の絶縁体表面の水酸基をシリルエー
    テル基に置換する工程を含むことを特徴とする半導体装
    置の製造方法。 2、上記絶縁体が二酸化シリコン(SiO_2)、リン
    ガラス(PSG)、ホウ化リンガラス (BPSG)、窒化シリコン(Si_3N_4)、オキ
    シ窒化シリコン(SiO_xN_y)のいずれかである
    ことを特徴とする特許請求の範囲第1項記載の半導体装
    置の製造方法。 3、上記半導体が、単結晶シリコン、多結晶シリコン、
    アモルファスシリコン、およびシリコン−ゲルマニウム
    合金のいずれかであることを特徴とする、特許請求の範
    囲第1項記載の半導体装置の製造方法。 4、上記W−CVDの反応として、六弗化タングステン
    と水素の熱反応を、Mo−CVDの反応として、六弗化
    モリブデンと水素の熱反応を利用することを特徴とする
    特許請求の範囲第1項記載の半導体装置の製造方法。 5、CVD反応容器内のSiO_2表面の水酸基をCV
    D反応前にシリルエーテル基に置換することを特徴とす
    る特許請求の範囲第1項記載の半導体装置製造方法。
JP30750687A 1987-12-07 1987-12-07 半導体装置の製造方法 Expired - Lifetime JP2574822B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30750687A JP2574822B2 (ja) 1987-12-07 1987-12-07 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30750687A JP2574822B2 (ja) 1987-12-07 1987-12-07 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH01149423A true JPH01149423A (ja) 1989-06-12
JP2574822B2 JP2574822B2 (ja) 1997-01-22

Family

ID=17969899

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30750687A Expired - Lifetime JP2574822B2 (ja) 1987-12-07 1987-12-07 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2574822B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5576247A (en) * 1992-07-31 1996-11-19 Matsushita Electric Industrial Co., Ltd. Thin layer forming method wherein hydrophobic molecular layers preventing a BPSG layer from absorbing moisture
US7790476B2 (en) 2005-10-03 2010-09-07 Fujitsu Semiconductor Limited Ferroelectric memory device and fabrication process thereof, fabrication process of a semiconductor device
KR20160130165A (ko) * 2015-05-01 2016-11-10 어플라이드 머티어리얼스, 인코포레이티드 표면 블록 화학작용을 이용한 박막 유전체의 선택적 증착
US10453729B2 (en) 2017-09-13 2019-10-22 Toshiba Memory Corporation Substrate treatment apparatus and substrate treatment method

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5576247A (en) * 1992-07-31 1996-11-19 Matsushita Electric Industrial Co., Ltd. Thin layer forming method wherein hydrophobic molecular layers preventing a BPSG layer from absorbing moisture
US7790476B2 (en) 2005-10-03 2010-09-07 Fujitsu Semiconductor Limited Ferroelectric memory device and fabrication process thereof, fabrication process of a semiconductor device
US8354701B2 (en) 2005-10-03 2013-01-15 Fujitsu Semiconductor Limited Ferroelectric memory device and fabrication process thereof, fabrication process of a semiconductor device
KR20160130165A (ko) * 2015-05-01 2016-11-10 어플라이드 머티어리얼스, 인코포레이티드 표면 블록 화학작용을 이용한 박막 유전체의 선택적 증착
CN107533951A (zh) * 2015-05-01 2018-01-02 应用材料公司 使用表面封端化学性质的薄膜电介质的选择性沉积
JP2020205429A (ja) * 2015-05-01 2020-12-24 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated 表面ブロッキング化学作用を用いた薄膜誘電体の選択的堆積
CN107533951B (zh) * 2015-05-01 2021-10-26 应用材料公司 使用表面封端化学性质的薄膜电介质的选择性沉积
US10453729B2 (en) 2017-09-13 2019-10-22 Toshiba Memory Corporation Substrate treatment apparatus and substrate treatment method

Also Published As

Publication number Publication date
JP2574822B2 (ja) 1997-01-22

Similar Documents

Publication Publication Date Title
JP3416163B2 (ja) 半導体基板及びその作製方法
JP2000228360A (ja) 半導体薄膜の製造方法
JPH0718011B2 (ja) SiO2の付着方法
JPH01149423A (ja) 半導体装置の製造方法
JP3714509B2 (ja) 薄膜エピタキシャルウェーハの製造方法
JPH0666264B2 (ja) 半導体装置の製造方法および製造装置
TWI232545B (en) Method of fabricating a bipolar transistor having a realigned emitter
JPH08213871A (ja) 水晶振動子及びその製造方法
JPS63129633A (ja) 半導体表面処理方法
JPS617622A (ja) 半導体装置の製造方法
JP3032244B2 (ja) 半導体装置の製造方法
JPH07297151A (ja) 半導体装置の製造方法
JPS6024013A (ja) 半導体装置の製造方法
JPS63239935A (ja) シリコン選択成長法
JP3123065B2 (ja) 半導体装置の製造方法
JPS6140770Y2 (ja)
JPH02237025A (ja) 半導体装置の製造方法
JPH05209271A (ja) 選択cvd方法
JPS6296349A (ja) 半導体熱処理用石英ガラス反応管
JPH08283944A (ja) 高融点金属シリサイド膜の形成方法
JPS636138B2 (ja)
JP2003528443A5 (ja)
JP2000182957A5 (ja)
JPS6054469A (ja) 半導体装置の製造方法
JPS6234139B2 (ja)

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081024

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081024

Year of fee payment: 12