JPH01147759A - 入出力処理装置 - Google Patents

入出力処理装置

Info

Publication number
JPH01147759A
JPH01147759A JP30810787A JP30810787A JPH01147759A JP H01147759 A JPH01147759 A JP H01147759A JP 30810787 A JP30810787 A JP 30810787A JP 30810787 A JP30810787 A JP 30810787A JP H01147759 A JPH01147759 A JP H01147759A
Authority
JP
Japan
Prior art keywords
ccw
data transfer
data
channel command
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30810787A
Other languages
English (en)
Inventor
Koji Muramoto
村本 浩司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP30810787A priority Critical patent/JPH01147759A/ja
Publication of JPH01147759A publication Critical patent/JPH01147759A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はチャネルプログラムに基づいて主記憶装置と入
出力装置との間でデータ転送を行なう入出力処理装置に
関する。
〔従来の技術〕
従来の入出力処理装置は、チャネルプログラムの中に先
行するチャネルコマンド語によるデータ転送によって後
続するチャネルコマンド−11の書換えを行なう場合、
チャネルコマンド語の先取りが禁止されているので、こ
のような場合、一つのチャネルコマンド語の処理が完了
してから次のチせネルコマンド語を取出すという逐次処
理を行なうようになっていた。
(発明が解決しようとする問題点〕 上述した従来の入出力処理装置は、チャネルコマンド語
の先取りが禁止されているため、一つのチャネルコマン
ド類の処理が完了してから次のチャネルコマンド類を取
出すといった逐次処理を行なっているので、入出力装置
からの見かけ上の処理速度が遅(なってオーバランの発
生頻度が増加するという欠点がある。
〔問題点を解決するための手段〕
本発明の入出力処理装置は、 チャネルプログラムによるデータ転送動作中に、現実行
チャネルコマンド類のデータ転送によって、他のチャネ
ルコマンド類の書換えに関わるデータ転送が発生するこ
とを検出する検出手段と、検出手段でチャネルコマンド
類の書換えのデータ転送が検出されると、現実行チャネ
ルコマンド類を、データチェインにより連結した、現実
行チャネルコマンド類に後続するチャネルコマンド類、
または、現実行チャネルコマンド類および該チャネルコ
マンド類に後続するチャネルコマンド類を含むチャネル
コマンド類の書換えのためのデータ転送を行なう第1の
チャネルコマンド類と第1のチャネルコマンド類が行な
うデータ転送以外のデータ転送を行なう第2のチャネル
コマンド類とに分割する分割手段とを有している。
(作用) 分割手段によって分割したチャネルコマンド類の一方で
、後続するチャネルコマンド類の書換えのためのデータ
転送を行なうことにより、招換え完了後の後続のチャネ
ルコマンド類の先取りが可能となり、チャネルコマンド
類の書換えが発生した場合の逐次処理を回避できる。
(実施例) 次に、本発明の実施例について図面を参照して説明する
第1図は本発明の入出力処理装置の一実施例の構成を示
すブロック図、第2図は本実施例で使用するチャネルプ
ログラムを構成するチャネルコマンド類(以下CCWと
言う)の構成を示す図、第3図は第1図に示す入出力処
理装置によるデータ転送において、現実行CCWは書換
えずに次のCCW以降を固替える場合のデータ転送を示
す図、第4図は現実行CCWを含めて書換える場合のデ
ータ転送を示す図である。
本実施例のチャネルプログラムは、第2図に示すように
、現CCW29、次CCW30、次々CCW31、・・
・というようなCCWが連続して構成されており、各C
CWは、データアドレスフィールド25とコマンドフィ
ールド26とフラグフィールド27とカウントフィール
ド28から成立っている。また、CCWは、それぞれ8
バイトで構成されているため、現CCW29のCCWア
ドレスを“CCWアドレス24′′とすると、次CCW
30のCCWアドレスは“CCWアドレス24+88 
” 、次々CCW31のCCWアドレスは゛CCWアド
レス24 + 10 H”となる。データアドレス25
はデータが転送される先頭アドレスを、カウント28は
転送されるデータの量を示している。
本実施例の入出力処理装置は、第1図に示すように、C
CWアドレスレジスタ1とデータアドレスレジスタ2.
6.8とバイトカウントレジスタ3.7.9と検出手段
4と分割手段5とで構成されている。CCWアドレスレ
ジスタ1は先取りによって取出したCCWのCCWアド
レス24を保持し、データアドレスレジスタ2、バイト
カウントレジスタ3は、それぞれ、先取りによって取出
したCCWのデータアドレス25、カウント28を保持
する。検出手段4は、先行するCCWによるデータ転送
によって後続するCCWを書換えるデータ転送が発生す
ることを検出するらので、加n器10〜12と比較器1
3〜16とアンド回路17.18とオア回路19とで構
成されている。
加算′j510.11は、それぞれ、CCWアドレスレ
ジスタ1に保持されたCCWアドレスに固定値“8日”
および’FH”を加算するものであり、加算器12はデ
ータアドレスレジスタ2とバイトカウントレジスタ3の
内容に基づいてデータ転送の最終アドレスを求めるもの
である。比較器13〜16は、それぞれ、2つの入力の
大小を比較し、アンド回蕗11.12およびオア回路1
9によってデータアドレスレジスタ2およびバイトカウ
ントレジスタ3に基づくデータ転送がCCWアドレスレ
ジスタ1で示されるCCWの次のCCWを書換えるか否
かを判定する。分割手段5は、検出手段4が先行するC
CWのデータ転送により後続のCCWの書換えが発生す
ることを検出した場合、その先行するCCWをデータチ
ェインで連結された2個のCCWに分割するもので、加
算器20と減算器21.23とセレクタ22で構成され
ている。加算器20は取出したCCWの2つ先のCCW
のCCWアドレスを求めるため、CCWアドレスレジス
タ1の内容に固定値“10日”を加算する。減算器21
は取出したCCWのデータアドレスから加算器21で求
めた2つ先のCCWまでのバイトカウントを求める。セ
レクタ22は、バイトカウントレジスタ3の内容と減算
器21の出力とを入力とし、検出手段4が後続のCCW
の書換えの発生を検出したとき、減算器21の出力を選
択する。減算器23は取出したCCWの2つ先のCCW
以降の転送カウントを求める。データアドレスレジスタ
6およびバイトカウントレジスタ7には、先取りの結果
確定したCCWによるデータ転送の開始アドレスおよび
カウントが格納される。
データアドレスレジスタ8およびバイトカウントレジス
タ9は、検出手段4でCCWの書換えが検出されたとき
有効となり、それぞれ、取出したCCWの2つ先のCC
WのCCWアドレスおよび2つ先のCCW以降の転送カ
ウントが格納される。
次に、本実施例の動作について第3図を参照して説明す
る。
CCWによるデータ転送によって後続のCCWが書換え
られる場合としては、第3図に示すように、実行するC
CW29は書換えずに次のCCW30以降を書換える場
合と、第4図に示ずように、実行するCCW29を含め
て書換える場合とがある。前者の場合には先取りによっ
て取出したCCW29について CCWアドレス+8日≦CCWのデータアドレス≦CC
Wアドレス十FH が成立つ場合であり、また後者については同じく先取り
によって取出したCCW29についてCCWのデータア
ドレス≦CCWアドレス+8日が成立つ場合である。し
たがって、先行するCCWによって後続のCCWの書換
えが発生するか否かは上記の条件が成立するかどうかを
判断すれば良い。
いま、先行のCCW29によるデータ転送34に伴って
、第3図に示すように、後続するCCW30の書換えが
発生するのもと仮定する。第1図にしたがって考えると
、加算器10は先取りによって取出したCCWアドレス
+88.すなわち次のCCWアドレス32を出力してお
り、加算器11は先取りによって取出したCCWアドレ
ス十FH,すなわち次のCCWの最終アドレスを出力し
ている。上記の仮定によってデータアドレスレジスタ2
の値は次のCCWの中を示しているために比較器13は
“CCWアドレス+8日≦データアドレス″であるから
1″を出力し、また比較器14も“データアドレス≦C
CWアドレス十FHIIであるために°“1″を出力す
る。この結果、アンド回路17の出力およびオア回路1
9の出力が1″となって先行するCCW29による後続
CCW30の書換えが検出されたことになる。このとき
、加算器20では先取りによって取出したCCWアドレ
ス+108すなわち2つ先のCCWのアドレス33を出
力する。減算器21ではこの2つ先のCCWアドレス3
3と先取りによって取出したCCWのデータアドレスと
の差をとり、後続のCCW30の書換えが完了するまで
のバイトカウントを求めている。セレクタ22には先取
りによって取出したCCW29のバイトカウントと減算
器21で求められたバイトカウントとが入力されている
が、オア回路19の出力が1′′であることによって減
算器21の出力が選択される。
この結果、データアドレスレジスタ6およびバイトカウ
ントレジスタ7には、それぞれ先取りによって取出した
CCW29のデータアドレスおよび後続のCCW30の
書換え完了までのバイトカウントが設定される。また、
データアドレスレジスタ8には2つ先のCCWのアドレ
ス33が、バイトカウントレジスタ9には減算器23に
よって現在実行しようとしているCCW29のバイトカ
ウントからバイトカウントレジスタ7に設定されたもの
を引いた残りのバイトカウントが設定される。
次に、第4図に示すように、後続するCCWの書換えが
発生するものとした場合には、加算器12、比較器15
および16、アンド回路18によってCCWの3換えが
検出される事を除き第3図の場合と同じである。
このように、分割後のCCWの一方が後続するCCWの
書換えに関するデータ転送を行ない、分割後のCCWの
他方がその他のデータ転送を行なうことにより、優者の
データ転送実行中に書換え完了後の後続CCWの先取り
を行なうことが可能となる。
〔発明の効果〕
以上説明したように本発明は、先行するCCWによるデ
ータ転送動作によって後続するCCWの書換えの発生を
検出し、その際、先行するCCWをデータチェインによ
り連結した2個のCCWに分割して、その一方により、
後続するCCWの書換えを行なうことにより、書換え完
了後のCCWの先取りを可能とし、入出力処理装置から
の見かけ上の応答速度を通常と同じに保つことができ、
オーバランの発生頻度が増加しないという効果がある。
【図面の簡単な説明】
第1図は本発明の入出力処理装置の一実施例の構成を示
すブロック図、第2図はチャネルプログラムを構成する
チャネルコマンド語の構成を示す図、第3図は第1図の
入出力処理装置によるデータ転送において、現実行チャ
ネルコマンド語は書換えずに、後続するチャネルコマン
ド語以降を書換える場合のデータ転送を示す図、第4図
は、第3図と同様に、現実行チャネルコマンド語を含め
て書換える場合のデータ転送を示す図である。 1・・・CCWアドレスレジスタ、 2.6.8・・・データアドレスレジスタ、3.7.9
・・・バイトカウントレジスタ4・・・検出手段、  
   5・・・分割手段、10〜12.20・・・加算
器、 13〜16・・・比較器、 17.18・・・アンド回路、19・・・オア回路、2
1.23・・・減算器、 22・・・セレクタ、 24・・・CCWアドレス、 25・・・データアドレスフィールド、26・・・コマ
ンドフィールド、 27・・・フラグフィールド、 28・・・カウントフィールド、 29・・・現CCW、      30・・・次CCW
。 31・・・次々CCW。 32・・・次CCWアドレス、 33・・・次々CCWアドレス、 34〜36・・・データ転送、 35・・・データ転送開始アドレス。

Claims (1)

  1. 【特許請求の範囲】 チャネルプログラムに基づいて主記憶装置と入出力装置
    との間でデータ転送を行なう入出力処理装置において、 チャネルプログラムによるデータ転送動作中に、現実行
    チャネルコマンド語のデータ転送によつて、他のチャネ
    ルコマンド語の書換えに関わるデータ転送が発生するこ
    とを検出する検出手段と、検出手段でチャネルコマンド
    語の書換えのデータ転送が検出されると、現実行チャネ
    ルコマンド語を、データチェインにより連結した、現実
    行チャネルコマンド語に後続するチャネルコマンド語、
    または、現実行チャネルコマンド語および該チャネルコ
    マンド語に後続するチャネルコマンド語を含むチャネル
    コマンド語の書換えのためのデータ転送を行なう第1の
    チャネルコマンド語と第1のチャネルコマンド語が行な
    うデータ転送以外のデータ転送を行なう第2のチャネル
    コマンド語とに分割する分割手段とを有することを特徴
    とする入出力処理装置。
JP30810787A 1987-12-04 1987-12-04 入出力処理装置 Pending JPH01147759A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30810787A JPH01147759A (ja) 1987-12-04 1987-12-04 入出力処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30810787A JPH01147759A (ja) 1987-12-04 1987-12-04 入出力処理装置

Publications (1)

Publication Number Publication Date
JPH01147759A true JPH01147759A (ja) 1989-06-09

Family

ID=17976954

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30810787A Pending JPH01147759A (ja) 1987-12-04 1987-12-04 入出力処理装置

Country Status (1)

Country Link
JP (1) JPH01147759A (ja)

Similar Documents

Publication Publication Date Title
US5504869A (en) High speed processing system capable of executing strings of instructions in order without waiting completion of previous memory access instruction
JPH0348537B2 (ja)
US4631672A (en) Arithmetic control apparatus for a pipeline processing system
EP0240606A2 (en) Pipe-line processing system and microprocessor using the system
JPH01147759A (ja) 入出力処理装置
JPS6236575B2 (ja)
JP2503984B2 (ja) 情報処理装置
JP2743685B2 (ja) 固定小数点プロセッサ
JPH0342723A (ja) データ処理装置
JP2845780B2 (ja) データ転送制御回路
US6243822B1 (en) Method and system for asynchronous array loading
JPH08137690A (ja) プログラム実行制御方法
JPS6232507B2 (ja)
JPS59144955A (ja) 情報処理装置
JP2583614B2 (ja) ベクトル演算装置
JPS62251943A (ja) チヤネル装置のメモリアドレス制御方式
JPS6212532B2 (ja)
JP2000010908A (ja) Dmaコントローラ
JPS5896346A (ja) 階層型演算方式
JPH10320380A (ja) ベクトル処理装置
JPH0810431B2 (ja) 情報処理装置
JPS6238748B2 (ja)
JPS6337416B2 (ja)
JPH06124206A (ja) 分岐命令予測処理装置及びその処理方法
JPS61208130A (ja) 分岐命令制御方式