JPH01144751A - レピータボックス装置及びその通信方法 - Google Patents

レピータボックス装置及びその通信方法

Info

Publication number
JPH01144751A
JPH01144751A JP63201789A JP20178988A JPH01144751A JP H01144751 A JPH01144751 A JP H01144751A JP 63201789 A JP63201789 A JP 63201789A JP 20178988 A JP20178988 A JP 20178988A JP H01144751 A JPH01144751 A JP H01144751A
Authority
JP
Japan
Prior art keywords
data
queue
address
transmission
entry
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63201789A
Other languages
English (en)
Other versions
JPH0638610B2 (ja
Inventor
Bruce E Newman
ブルース エリック ニューマン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Digital Equipment Corp
Original Assignee
Digital Equipment Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Digital Equipment Corp filed Critical Digital Equipment Corp
Publication of JPH01144751A publication Critical patent/JPH01144751A/ja
Publication of JPH0638610B2 publication Critical patent/JPH0638610B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G06F5/065Partitioned buffers, e.g. allowing multiple independent queues, bidirectional FIFO's

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)
  • Computer And Data Communications (AREA)
  • Small-Scale Networks (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (関連出願) 本出願は、同じ日に出願された下記の出願と関連し、そ
れらの開示内容はここに参考として含まれている。これ
らの出願は、少なくとも部分的に周辺装置のレピータボ
ックスの実施例に関する共通した開示内容を含んでいる
。しかし、各々は、異なった発明に対する請求項を含ん
でいる。
D、C,電源モニター(PD88−0(112>トリス
テート機能指示器(PD88−0(113)ボーレート
の変更方法(PD88−0025)通信プロトコール(
PD88−0(115)(産業上の利用分野) 本発明は、−船釣にコンピュータシステムに関し、更に
詳しくは、複数の周辺装置を接続することの可能なコン
ピュータシステムに使用する周辺装置のレピータボック
スに関する。
(従来技術) 大規模なコンピュータシステム、特にグラフィックデイ
スプレーを与えるシステムにおいては、コンピュータシ
ステムに入力を与えるための複数の異なったタイプの周
辺装置が設けられる。例えば、1つのシステムは14入
力装置としてキーボード、マウス、タブレット、ライト
ペン、ダイアルボックス、スイッチボックス等を有する
このような複数の周辺装置の付いたシステムは、これら
の周辺装置の各々から入力を集め1本の線を介して種々
の入力をコンピュータシステムに再伝送することのでき
る装置を有することが有利である。このような装置は、
これが個々の周辺装置の各々に対するレピータとして機
能するため、ここでは周辺装置用レピータボックスと呼
ばれる。
非常に多くの場合、異なった周辺装置が同じタイプのプ
ラグを持っている。従来技術の一般的なシステムでは、
各々の周辺装置は、特定のコンセンントに差し込まれる
ことを要求している。若し間違って、同じタイプのプラ
グを有する2つの異なった周辺装置が混同されると、入
力は最早正しく作用し合わない。従って周辺装置のレピ
ータボックスには、4異なったタイプの周辺装置を同じ
コネクタに差し込む能力と、いずれの周辺装置が接続さ
れたかを認識することのできる能力に対する必要性があ
る。
種々の周辺装置は、異なったボーレートで動作すること
が可能である。時にはボーレートを変更することが必要
である。周辺装置のレピータボックスを使用するシステ
ムでは、ボーレートのリセットは、周辺装置と周辺装置
のレピータボックスの両方で行われなければならない。
従って、ボーレートをセットすることのできるシステム
を設ける必要があり、このようなボーレートは、周辺装
置自身及び周辺装置のレピータボックスの両方において
自動的にセットされる。
自分自身のプロセッサを含んでいるこのような性質の周
辺装置のレピータボックスは、種々のレベルの自己テス
トを行うことができることが望ましい。従って、周辺装
置のレピータボックスの状態、即ちそれがテストモード
にあるか、動作モードにあるかについてのある種の指示
が与えられなければならない。更に、周辺装置のレピー
タボックスは、その中の電子機器に電源を与えるために
、多くの異なった電源を必要とするから、これらの電源
が正しく動作していることを示すことがまた必要である
最後に、周辺装置及びコンピュータシステムとの通信を
行うために周辺装置のボックスのプロトコールを作る必
要がある。これらは、いずれも簡単で、故障がなく、効
率的であることが理想的である。
(発明の概要) 本発明の周辺装置のレピータボックス(PR水ボツクス
は、上に留意した全ての機能を、その他の機能と共に提
供するものである。
本発明のPR水ボツクス、先ず、周辺装置がモニターの
位置で電源を供給されることを可能にするために使用さ
れる。PR水ボツクス、従来のPS−232−C;また
はR3−423のコネクタを使用して7個の周辺チャン
ネルから種々の周辺信号を集め、これらの信号は、次に
パケット化され、PS−232−Cの信号を使用してホ
スト、例えば、コンピュータ、またはグラフフィクス制
御プロセッサ、またはその両方に送られる。周辺装置へ
の伝送は、ホストからと同じ方法、すなわちホストから
のパケットを受け取り、データをアンバックし、データ
を適当な周辺装置のシリアルラインユニット(SLLI
)に流すことで処理される。
本発明の周辺装置のレピータボックスは、同じ日に出願
された「グラフィックスワークステーション用のコンソ
ールエミュレーション及ヒ高性能グラフィックスワーク
ステーション」の名称の共願第    号及び第   
 号に開示されているタイプのグラフィックスシステム
に使用されるのに特に適して・おり、これらの開示内容
はここに参考として含まれている。
PR水ボツクスホストとの間の通信は、新奇なプロトコ
ールで行われ、これは信頼性のあるエラ−のない伝送を
行う。
PR氷ボツクス、周辺装置から入ってくるメツセージ及
び周辺装置に出ていくメツセージをバッファするために
円形のキュー及びバッファを有するシステムを使用して
いる。メツセージは伝送のためパケットに構成されてい
る。周辺装置からのメツセージの完了はバイト数を数え
ることによって検出される。あるいは、若し受け取られ
たバイトの間の時間が、予め決められた量を超えれば、
これがメツセージの終わりを検出するために使用される
。PR氷ボツクスシステムの間の通信をアクティブに保
持するため、「賦活」タイマーが使用される。これによ
って、若し予め決められた長さの時間内に他の通信がな
ければ、「賦活」メツセージが送られる。
周辺装置に対し多重/データ集中機能を与える他に、P
R氷ボツクス、またそれ自身の論理の自己テストによる
チエツク(パワーアップ及び命令要求によって実行され
る)及び生産テストのための外部ループバック機能を実
行する。自己テストの延長バージョンである生産テスト
モードは、回路内に生産上のジャンパが検出された時に
動作する。このテストモードで自己テストが連続的に行
われ、その時エラーが検出されなければ、それは故障テ
ストにループされる。このモードは特別のループバック
モジュールを必要とする。
1個の機能LED及び8個の診断LEDのグループがP
R氷ボツクス背面パネルに位置している。
機能LEDは、PR氷ボツクスどの状態にあるか、すな
わち実行されている機能を指示するために利用される。
若し電流エラーの状態があれば、これは診断LEDに反
映される。診断LEDは、またグラフィックスシステム
がそのビデオデイスプレーにメツセージを表示できない
場合に、別の状態情報を与えるためにホストで使用可能
である。システムでは診断デイスプレーにエラーコード
を書き込むための命令が入手可能である。本発明によれ
ば、機能LEDは3つの動作状態の1つの指示を可能に
する3色のLEDである。
DC電源モニタは電源を監視するために設けられ、2色
のLEDで電源の状態を指示する。このモニータは、プ
ラス及びマイナス12V電源のおおよその指示を行う。
若し全体の電源が、仕様から10乃至15パーセント外
れていれば、LEDはその色を変化させることによって
故障を指示する。DC電源モニタ自身には、5■電源が
供給されている。若しLEDが切れれば、これは5■電
源の故障を示す。
開示されたPR氷ボツクス実施例によって設けられてい
る周辺装置には下記のものが含まれている。すなわち、 キーボード、 マウス、 タブレット、及び ダイアルボックスである。
更に、図示の実施例において、ボタンボックスチャンネ
ル、予備のキーボードチャンネル、及び汎用の予備R5
−232−C用チャンネルを設けるため、3つの別のチ
ャンネルが将来の拡張のために設けられている。
本発明のPR氷ボツクス、異なった周辺装置の互換性を
可能にする。換言すれば、同一のタイプのプラグを有す
る周辺装置は、いずれの周辺装置のポートにも差し込み
可能であり、特定の周辺装置が特定のポートに差し込ま
れていることを保証する必要はない。パワーアップ時及
び周辺装置が差し込まれる、または取り外される毎に、
ホストはその周辺装置がどのようなタイプの装置である
かを確かめるために、周辺装置をチツエックし、その情
報のトラックを保持する。
本発明の他の特徴は、異なったボーレートを保持してい
る装置に対して、ボーレートを変更する能力である。本
発明によれば、ボーレートを変更するためのホストから
の命令によって周辺ボックスの受領装置のボーレートが
特定のチャンネルに対して自動的にリセットされ、別の
命令が周辺装置自身のボーレートをセットする。先ず、
メツセージがPR氷ボツクス介して周辺装置に送られる
次に、命令が、その周辺装置と連動するUART(汎用
非同期受伝送器)のボーレートを変更するためにPRボ
ックスに送られる。
(実施例) システムの概説 第1図は、本発明の周辺装置のレピータボックスがシス
テムに適合していることを示すコンピュータシステムの
ブロック図である。図示のシステムは、グラフィックス
システムである。しかし、本発明は、その他のコンピュ
ータシステムにも適応可能である。ここで、グラフィッ
ク演算を行う演算装置14に接続されたRGB同軸ケー
ブル13からのビデオ入力を受け取るモニター11が示
されている。図示のように、装置14には、グラフィッ
クスエンジンすなわちグラフィックスプロセッサー15
、例えばVax8250システムであるメインコンピュ
ータ17、及びMicrovaxコンピュータで構成さ
れることができ、制御プロセッサーとして機能するコン
ピュータ19が含まれている。後述するように、コンピ
ュータ17はコンピュータ19に対するホストであり、
コンピュータ19はPR氷ボツクス1に対するホストで
ある。
従って、今後ホストを参照する場合、その参照はコンビ
コータ19に対するものである。システムのこの部分の
動作は、これと同じ日に出願された「グラフィックスワ
ークステーション用のコンソールエミュレーション及び
高性能グラフィックスワークステーション」の名称の出
願第   号及び第   号で更に詳細に説明されてい
る。周辺装置のレピータボックス21は、これに差し込
まれる可能性のある種々の周辺装置と共に第1図に示さ
れている。これらには、キーボード23、マウス25、
タブレット27、ノブ29すなわちダイアルボックス、
ボタン31、予備のR3232チヤンネル33及び予備
のキーボード入力35が含まれている。
周辺装置のレピータボックスは、内蔵型のマイクロプロ
セッサシステムであり、これは、図示の実施例では、モ
ニターの下部に位置している。これは、ホストと周辺装
置の間に流れる情報を処理するためのものである。これ
は、パワーアップ時に自分自身の内部状態の自己チエツ
クを実行する自由に動ず乍するサブシステムである。こ
のタスクを終了した後、これは自分自身を初期化し、ホ
ストまたは周辺装置からの動作を継続的に監視する。
4個の周辺チャンネル(キーボード23、マウス25、
タブレット27及びノブ29用)及び1個の命令チャン
ネル(ホストとの通信用)が、全ての保持されている周
辺装置を集めるために設けられている。更に、将来の拡
張のための3つの予備チャンネルまたは、例えば第1図
の予備キーボード35、ボタンボックス31、及びスペ
ア−33のような特別の周辺装置が設けられている。
サブシステムは、第2図に示すように、最少のシステム
で構成されている。従って、8031マイクロプロセツ
サCPU41が図示されており、これは、従来の形態で
、これと連動する1 2mHzの水晶発信機の付いたク
ロック/リセット装置43を持っている。8031CP
LIに接続されているのは、CPUをバス47に接続す
る従来の制御デコードブロック45である。バス47は
、CPUを16にのRAM51と8にのROM53を有
するメモリ49に接続する。8031はオンチップRO
Mと不十分なオンチップRAMを有していない。この為
、8031は、アドレス、データ及び制御のために4個
の入手可能な汎用ボート中の3個を利用する拡張バス構
成で使用される。
これらはブロック45を介してバス47に接続されてい
る。拡張されたバス構成に対する外部アドレス能力は、
EA外部アクセスビンを(ジャンパーを介して)アース
することによってイネーブルされる。
下位のアドレスとデータは、8031で多重され、アド
レスは、アドレス時間の間に、8031からのALE 
(アドレスラッチイネーブル)信号出力を介してストロ
ーブされた74LS373の8進ラツチでラッチされる
バス47は、また診断用レジスタ55に接続されている
。診断用レジスタは、8個のLEDによって構成される
デイスプレー57に対する出力を与える。また、バス4
7に接続されているのは、機能レジスタ59であり、こ
れはその出力を下記で更に詳細に説明する3色のLED
61に与える。
また第2図には、DC電源モニターが示され、これはそ
の出力を2色LEDに与えて下記で詳細に説明する過小
または過大電圧を指示する。
バス47は、またブロック62に含まれているモデム制
御装置と共にシリアルラインユニット(SLU))0−
7に接続されている。ブロック62は、8進非同期受伝
送器すなわち0CTALARTとして知られているもの
である。このような装置は、Maynard、  M^
、のDigital Equiment Corpor
ationによってDC349として生産されている。
基本的に、0CTALARTは、8個の同一の通信チャ
ンネル(基本的に、8個のUARTS)及び2個の抵抗
によって構成され、これらは集合モデム制御信号にサマ
リー情報を与え、かつ割込みのための割込みチャンネル
の定義を与える。シリアルラインユニット0−6は、第
1図に示される7個の周辺装置に接続される。5LU7
は、第1図に示されるホストリンクである。SLUの出
力は受伝送器69を介して接続され、その出力は今度種
々のコネクタの差し込まれる分配パネルに接続されてい
る。ブロック69は、9636型のELAライントライ
バを含んでおり、これは、TTLレベルからの信号を約
±10VのバイポーラR3−232−Cのコンパチブル
な信号レベルに翻訳する±12Vのバイポーラ電源を操
作する。
ホストチャンネル(SLU7)、キーボードチャンネル
及び予備チャンネルは、装置の検出機能を有していない
。他の5個のチャンネルは、0CTALART62の対
応するSLUのDCD(データキャリアデイテクト)ピ
ンに接続された入力線を有している。このピンがチャン
ネルコネクタの側にあってアースされている場合、0C
TALARTの入力側はHであり、これは装置がそのチ
ャンネルに存在していることを示している。
ブロック62のデータセット変更サマリーレジスタは、
若しこれらのピンの1つの状態が変化する、すなわちH
からLに、またはしからHレベルに変化すれば、割込み
を行う。これは、システムが動作モードに入った後、装
置が取り付けられたか、または取り外されたことを示す
。パワーナツプ時、8031はこのレジスタを読んで、
この能力を有するいずれの装置が接続されたかを確認し
、この情報を構成バイト(ソフトウェアの記憶領域)に
入力し、それは自己テストレポートの一部としてホスト
に送られる。この能力は、いずれの周辺装置がいずれの
ポートに接続されたかを知ることを可能にし、その結果
周辺装置の互換性を可能にする。PR氷ボツクス、周辺
装置のプラグが差し込まれ、または引き抜かれる毎に、
ホストにメツセージを送り、それが周辺装置に質問を行
い、それが保持しているテーブルを更新することを可能
にする。
自由に動く動作モードにおいて、PRポックは、SLU
を介してホストからデータパケットを受入れ、そのデー
タの完全性を検証する。もしデータが良ければ、PR氷
ボツクス、ACKをホストに送り、パケットからデータ
または命令を取れ外し、それをその関連SLUを介して
指定された周辺装置に伝える。若しデータが悪ければ、
即ちチエツクサムエラーであれば、PR氷ボツクスNA
Kをホストに送り、再伝送を要求し、受け取ったノくケ
ラトを廃棄する。これらの通信は、第5C図乃至第11
C図と関連して以下で詳細に説明される。
PR氷ボツクス、また動作モード中に、自分自身をテス
トする命令を受け取り、診断用LEDを交換し、ボーレ
ートを変更するために、状態/構成を報告することがで
きる。
自己テストモードは、マイクロプロセッササブシステム
の完全性を検証する。0CTALARTの内部ループバ
ックの終了後、サブシステムは自分自身を再初期化し、
動作モードに戻る。自己テストは、パワーアップ時また
はホストから実行された自己テスト命令を受け取ること
によって行われる。これは、PR氷ボツクス論理の機能
性をチエツクする。
内部ループバックサブテストが自己テストに設けられて
おり。これはシステムがソフトウェアの制御によってP
R氷ボツクス完全性を検証することを可能にする。自己
テストの行われている間、ホストとPR水ボツクス間の
論理的な接続はない。
これは自己テストの間のみ真実である。データは○CT
ALART67のUART線の伝送ピンに出力されない
から、PR水ボツクス自己テストの内部ループバック部
を動作させている場合、周辺装置に対する影響はない。
更に、Oi:TALART 67のUART受取ビンに
おける全てのデータは無視されているから、周辺装置か
ら入ってくるデータは、ループバックテストの間、PR
水ボツクス影響を及ぼさない。
外部ループバックテストは、テストされるべきチャンネ
ルの適当なループバックを使用して個々の周辺装置のチ
ャンネルで行われることができる。
これは、ホストのファームウェアから行われる。
周辺装置のレピータはこの動作から透過性になる。
これは以下で更に詳しく説明する周辺装置の互換性を可
能にするテストである。
モード化された生産テストは、ホストチャンネ)Lt 
)Lt−プバックコネクタのジャンパによって与えられ
る。このジャンパは、パワーアップ時に8031で検出
される。このモードにおいて、モジュールは、全てのチ
ャンネルでの全てのテスト(自己テストの場合のように
)、装置の存在テスト、及び外部の周辺装置のチャンネ
ルループバックテストを連続して行う。エラー機能のル
ープは、補修を助けるために実行される。
8個のLED57の取り付けられた8ビツトの診断用レ
ジスタ55は、PR水ボツクス状態と若干のシステムの
状態を与える(メインシステムの幾つかの基本的な機能
性を仮定して)。このレジスタは、自己テストと生産テ
ストの間にPR水ボツクスダイナミック状態を示すため
と、動作モードに入る場合に、発生する可能性のあるソ
フト、またはハードのエラーを示すためにPR水ボツク
スよって使用される。MSB (ビット7)はPR水ボ
ツクスエラーが発生したことを示すために使用され、ビ
ット6はシステムエラーが表示されていることを示すた
めに使用される。若しビット6が点灯すれば、表示され
たエラーコードは、ビット7に関係なくシステムエラー
である。これは、コード化されたエラーに対する応答を
与えるために6ビツトを残している。(LEDのエラー
コードは下記の列挙されている。) 電源モニター回路 プラス及びマイナス12V電源を監視する回路63は、
+5V電源で動作する。1個の赤/緑2色LED64が
電源モニター回路63の出力に接続されている。出力の
指示は下記の通りである。
LEDの指示     説  明 緑    存在する全ての電圧は範囲内である。
赤    プラス、マイナスのいずれか、または両方の
12V電源が約 15%仕様から外れているか完 全にドロップしている。
なし   +5■電源、全ての供給電圧がドロップして
いるかかACがな い。
DC電源モニタは、プラス及びマイナス12Vの電源に
対して冬目で約15%範囲を外れた過小電圧及び過大電
圧のチエツクを行うための4個の比較器のセットである
。回路は+5■で動作し、各比較器の適当な基準入力に
加えられるプラス2vの精密基準電圧を使用する。出力
はバイポーラLED64に接続される。各比較器の他の
入力に接続された精密抵抗分周器は、基準入力と同じ範
囲にまで低下するテスト電圧を評価する。
第3図は周辺装置のレピータの電源モニターの概略図で
ある。。+5■電源は、抵抗1(11とツェナーダイオ
ード103の直列回路の両端に接続されている。ツェナ
ーダイオード103は、1.25■のツェナーダイオー
ドである。抵抗1(11とツェナーダイオード103の
間の接合点は、増幅器105の非反転入力に接続される
。増幅器105は、抵抗109を介してその反転入力に
接続されたライン107上の出力を持っている。また抵
抗111が反転入力をアースに接続している。
好適な実施例において、抵抗109は15にの抵抗を有
し、抵抗111は、24.3 Kの抵抗を持っている。
これによって増幅器105にゲインが与えられ、これは
ライン107に2■の出力をもたらす。
−12V電源は、抵抗115と直列である抵抗113に
接続され、抵抗115は+5■電源に接続された他端を
有する。コンデンサ117は、抵抗113の両端に並列
に接続されている。好適な実施例では、抵抗113は、
15.8 Kの値を有し、抵抗115は、3.(11 
Kの値を有する。若し一12■電源が、正確に一12V
であり、+5v電源が、+5Vであれば、その結果生じ
る2つの抵抗の間の接合部、即ちライン119上の電圧
は、約2.8■である。この2.8■は、比較器121
でライン107の2■と比較される。
+12■電源は、抵抗125と直列である抵抗123に
接続され、抵抗125はアースに接続されている。再び
、コンデンサ127が、抵抗125の両端に接続されて
いる。好適な実施例では、抵抗123の値は8.25 
Kであり、抵抗125の値は、2.2にである。コンデ
ンサ117及び127は、各々0.(11マイクロフア
ラツドであることが望ましい。若し+12V電源が、こ
の分周器で正確に+12Vであれば、接合点、即ちライ
ン129の電圧もまた2ボルト以上である。この電圧は
、比較器131でライン107の出力と比較される。
比較器121の場合、電圧分周器から非反転入力の電圧
は、若し一12Vがフルに存在していれば、ライン10
7において2ボルト以上である。
これによって、それぞれの比較器からH即ち論理「1」
の出力が出る。しかし、若し問題の一12■が、予め決
められた量、例えば、15%以上ある点で増加すれば、
場合によっては、ライン119の電圧は2ボルト以下に
下がり、比較器121の出力は、論理「1」から論理「
0」に変化する。
従って、比較器121は、−12Vの電源に対して過大
電圧の状態を検出する。
同様に、若し+12V電源が例えば15%ドロップすれ
ば、ライン129の電圧は2ボルト以下に下がり、比較
器131の出力は「1」から「0」に変化して、+12
v電源に対する過小電圧状態を示す。
一12V電源の過小電圧を検出するために、抵抗133
及び135によって構成される別の電圧分周器が設けら
れる。抵抗133は、−12■電源に接続されたその解
放端を有し、抵抗135は+5V電源に接続されたその
解放端を持っている。
もう−度、コンデンサ137が設けられている。
+12■電源の過大電圧を検出するためには、+12■
が抵抗143及び145によって構成される電圧分周器
の両端に接続され、抵抗143の他端はアースに接続さ
れる。再び、コンデンサ147が抵抗145の両端に設
けられている。コンデンサ137及び147は、0.(
11μfの値を持つことが望ましい。抵抗133は12
.1 Kの値を有し、抵抗135は、3.(11 Kの
値を有し、抵抗143は11.8 Kの値を有し、抵抗
145は2にの値を有している。これらの電圧分周器の
比率は、若し十及び−12Vの電源が通常のレベルであ
れば、ライン139及び149の電圧がそれぞれライン
107の2ボルトの基準電圧以下であるように、選択さ
れる。その結果、この場合の基準が非反転出力に設けら
れているため、それぞれの比較器141及び151の出
力は、電圧水準が予め決められた童以上に増加しない限
り、正、即ち論理rlJである。若し12V電源の1つ
が予め決められた水準以上になれば、その比較器の反転
入力の電圧は、非反転入力の電圧を超え、比較器の状態
は、論理「1」から論理「0」に変化する。
マイナス12ボルトの比較器の場合、電圧はプラス5ボ
ルト電源によってバイアスされていること留意されたい
が、これは、比較器の入力に負の電圧が存在しないよう
にするために行われているものである。
比較器131及び151の出力は、ANDゲート153
で結合されている。同様に、比較器121及び141の
出力は、ANDゲート155に接続されている。これら
のANDゲート153及び155のそれぞれの出力は、
ANDゲート157に入力されている。ANDゲート1
57は、D型フリップフロップ159のプリセット入力
に接続されている。このフリップフロップの入力はライ
ン161によってアースに接続されている。そのクリア
入力は、ライン163の「パワーアップ」信号に接続さ
れ、その結果、フリップフロップはパワーアップでクリ
アされる。そのクロック入力はANDゲート165の出
力に接続され、このANDゲート165は1つの入力と
して約30KHzの周波数を有する第4図と関連して説
明する16クロツクによる分周によって得られたクロッ
ク信号を有し、その他の入力としてゲート157の出力
を有している。
フリップフロップ159の論理「1」出力は、NAND
ゲート、167に対する入力及びNANDゲート169
に対する「0」出力として与えられる。これらのNAN
Dゲートの第2入力は、3ボルトの信号である。NAN
Dゲート167及び169の出力は1、+5ボルトに接
続されたプルアップ抵抗171及び173に接続される
。それらはまた2色LED175の赤と緑のカソードに
接続されている。
若し電圧水準があるべき水準であれば、ゲート157か
らの出力はない。この場合、フリップフロップ159は
、そのリセット状態のままであり、出力はその「0」出
力からゲート169に与えられ、このゲート169は、
「0」、即ちアースレベルを緑のカソードに与え、動作
が適切であることを示すために、緑のカソードをオンす
る。若し過小電圧または過大電圧が発生すれば、ゲート
157の出力はその現在の入力への接続を介してフリッ
プフロップ159をセットする。その結果、出力はライ
ン177で赤のカソードに与えられ、電源に問題のない
ことを示す。4個の比較器の出力は、通常Hであり、何
か故障が検出されると、その出力をLにしてフリップフ
ロップ159をセットする。従って、電源の問題は、電
圧が許容範囲内でないことを示す信号を出している比較
器を見つけるために、テストポイント181.183.
185及び187をチエツクすることによって、診断さ
れることができる。故障を修理すると、プリセット信号
は取り除かれ、アースに接続されているD入力の「0」
が「1」出力に変えられる。
「0」出力はHになり、LED125の緑のカソードが
点灯する。
従って、故障状態が存在する限り、クロックは閉鎖され
、フリップフロップ159はセットされたままである。
しかし、故障が取り除かれると直ぐクロックはイネーブ
ルされ、ゼロをロードし、これによってフリップフロッ
プ157をクリアする。これは、過渡状態が指示器をラ
ッチせず、指示器がハードの故障状態を示すために行わ
れる。
機能モニター 第2図に示すように、トリステートLED61が、2ビ
ツトのファンクションレジスタ59の出力に接続されて
いる。これは、その時点でPR氷ボツクスどの様なモー
ドまたは機能を実行しているかを目視的に指示するため
に使用される。
LEDの指示      説 明 黄色   自己テストモードが実行されている。
赤    生産テストが実行されている緑    動作
モード 機能指示装置のLED61を駆動する回路が、第4図に
示されている。レジスタ59は、PR氷ボツクスいずれ
の機能を現在実行しているか、即ち、自己テストか、動
作かまたは生産モードかを指示する。それは、リードパ
ック用の74LS244ドライバーの2ビツトを使用す
る74LS74デユアルD型フリツプフロツプによって
作られた2ビツトのレジスタである。レジスタ内の各フ
リップフロップは、非反転及び反転の両方の出力を持っ
ている。従って、ビットの0フリフロツプはモードOO
L信号及びモードOOH信号を与え、ビット1のフリッ
プフロップはモードOIL信号及びモードOIH信号を
与える。リードパック機能は、LEDを除くレジスタの
ハードウェアの正しい動作が、自己テストのソフトウェ
アによって自動的にチエツクされることができるように
付加されている。この機能は、3つのディスクリートカ
ラーを出すために3つの状態のモードで動作する1個の
2色LED61によって指示される。
クロック信号は、出力線203に16クロック出力によ
る分周を与えるため、4ビツト2進カウンタ2(11に
対する入力として与えられる。これは、第3図で前に説
明した電源モニター回路に対する入力として与えられる
クロックである。ライン203の出力は、第2の4ビツ
ト2進カウンタ205に対する入力として与えられ、こ
こで信号は、約19KHzのクロックを得るために再び
1Gで分周される。両方のカウンタ2(11及び205
は、ライン207のパワーアップ信号によってクリアさ
れる。
機能レジスタ59からの信号モードOOL及びモードO
ILは、NANDゲート209に対する入力として与え
られる。モード00は2ビツトレジスタ59のビット1
に対し、モード(11はそのビット2に対応する。同様
に、信号モードOIL及びモードOOHがNANDゲー
ト211に与えられる。モードOIHは、入力としてN
ANDゲ−)213に与えられるが、このゲートは、そ
の第2入力として2進カウンタ205の出力を持ってい
る。このゲートの出力はD型フリップフロップ215の
クロック入力である。ライン217のフリップフロップ
215の「1」出力は、1つの入力としてNANDゲー
ト219に接続される。
ライン220の「0」出力は、1つの入力としてNAN
Dゲート221に接続される。これらのゲートは754
2デアアル周辺ドライバによって構成される。NAND
−ト219及び221に対する第2入力は、3ボルトの
信号である、ライン223のNANDゲート219の出
力は、2色LED225の赤のカソードに接続されてい
る。
同様に、ライン227 の出力は、その緑のカソードに
接続されている。カソードの各々は、抵抗229及び2
31を介してそれぞれ+5ボルト電源を与えられている
。これらは、オーブンコレクタデバイスであり、従って
LEDに対する電源は、同じ光学的輝度で2つのLED
のセクションを動作させるように構成された2個の抵抗
229及び231を介して与えられる。いずれのLED
がイネーブルされるかに関係なく、電流は常に両方の抵
抗を介して流れるため、より強力な周辺ドライバが必要
とされること留意すること。
動作上、若し両方のモード00及びモード(11がLで
あれば、ゲート209の出力は論理「1」であり、フリ
ップフロップ215がプリセットされ、これによって、
ダイオード225の赤のカソードを付勢するために、N
ANDゲート219を介して接続されるライン217の
出力を与える。
若しモード(11がして、モード00がHであれば、ゲ
ート211からの出力によってフリップフロップ215
がクリアされ、ライン221の出力は、緑のカソードを
付勢する。若しモードO1がHであれば、クロック信号
がゲー)213の出力に与えられる。モード(11がH
でるから、NANDゲ−)209または211のいずれ
も出力を与えず、フリップフロップ215はプリセット
またはクリアされる。D型フリップフロフプにおいて、
クロック信号は、D入力に何があろうと、それを「1」
出力に変える。0入力は、ライン221の「0」出力に
結合される。従って、若し例えば、ライン221が「0
」であり、そこでこの「0」はライン217の「1」出
力に変えられ、この点でライン221は論理「1」のレ
ベルになる。次のクロックサイクルにおいて、この論理
「1」は、ライン217の「1」出力に変えられる。そ
の結果、赤及び緑のカソードは、交互に付勢され、クロ
ックレートのために、それは観察者にとって黄色に見え
る。
PR水ボツクス動作の概説 PRボックスROM53は自己テスト及び動作用のファ
ームウェアを有している。このファームウェアは4にバ
イトのROMに含まれているが、これに対して8にバイ
トが予備として設けられている。ファームウェアのリス
トは、付録Aに列挙されている。ファームウェアのフロ
ーチャートは第5 A−C図に示されている。
ブロック3(11によって示されているパワーアップ時
、オンボード診断装置は、ブロック303に示されるよ
うに、PR水ボツクス制御する。
診断装置は、PR水ボツクス論理をテストし、若し80
31のポート1のピンがアースされていれば(生産モー
ドを表す)、外部ループバックとテストを行う。生産モ
ードでは、診断装置は、ループ305を介して絶えずル
ープし、動作モードに進まない。これは、パワーアップ
時にループバックコネクタ(ピン7)の検出によって行
われる。
若し生産モードの間にエラーが発生すれば、診断装置は
、エラーを発生したテストを絶えずループする。
LED57及び61の取り付けられたレジスタ55及び
59(第2図参照)は、システムボックスの外部から目
視することができる。上で留意した診断用レジスタ55
は、赤のLEDを有し、8ビツトの幅である。これらの
LEDは、PR水ボツクスまたはシステム、またはそれ
らの両方のエラーを報告する。また説明したように、機
能レジスタ59は、1個の赤/黄色/緑のLEDを有し
、2ビツト幅である。生産モードの場合、機能LEDは
、ブロック303で示すように赤である。パワーアップ
時、生産モード以外の間、機能LEDは黄色である。動
作モードではそれは緑になる。
パワーアップ時に行われる種々のテストはブロック30
7−314に示されている。第5B図のブロック315
でチエツクされるように、若し生産モードであれば、ブ
ロック316及び317のテストもまた305をループ
するためにブロック318に入る前に実行される。
若し、パワーアップ時にPR水ボツクスPRシステムを
使用不可能にするエラー、即ち、中断、8031のエラ
ー、機能LEDが黄色のままである、があれば、診断レ
ジスタ内のエラーコードを働かせる試みが行われ、PR
水ボツクス動作モードに進まない。
若しエラーまたはシステムを使用不可能にするようなエ
ラーがなく、システムが生奪モードになければ、通路3
20は第5C図のブロック4(11に通じ、機能LED
は緑になって、ホストがACK/NAKを行い、診断報
告がホストとPR水ボツクス間にリンクを作るのを待つ
。若しリンクが全く作られなければ、ホスト無しのエラ
ーコードが診断用LEDに与えられ、PR水ボツクス動
作モードに進む。若し通信リンクが遅れて作られれば、
エラーコードはクリアされる。
若しソフトエラー(診断用レジスタまたは機能レジスタ
)があれば、PR水ボツクス第5C図の動作モードに進
み、バックグランドプロセスを実行する。しかし、いず
れのLEDの指示も正しくないかもしれない。デッドシ
ステム、即ち8031の故障を除いて、PR水ボツクス
動作モードに進もうとして、若し可能であれば、それが
自己テストを失敗した点を表示する(テスト番号)。
パワーアップ時の診断が終了した後、制御は、動作ファ
ームウェアに向かう。このモードにおいて、ファームウ
ェアはホストとPR水ボツクス間のリンクを活性状態に
保持し、周辺装置とホストの間のmux / demu
x命令/データを活性状態に保持する。この動作は、以
下で詳細に説明される。
このシステムの診断/動作システムは、ROMに基礎を
置いており、8031マイクロプロセツサによって動作
される。PR水ボツクスファームウェアは存在する周辺
装置と互換性があり、以下で論じるホストPRボックス
のリンク用に開発された通信プロトコールに合致してい
る。
診断装置は、PR水ボツクスパワーアップで動作するフ
ァームウェアの最初の部分である。診断装置は、動作し
ているファームウェアの制御を行う前にシステムを既知
の状態にしておく。PR水ボツクステストが終了すると
、システムRAM51が初期化され、キューがクリアさ
れ、0CTALART67のUARTがデフォルト速度
でデータフォーマットにセットされ、診断及びモードレ
ジスタ5ぢ及び57は適当な値にセットされ、PR水ボ
ツクス状態を含むシステムのステテータス領域がセット
アツプされる。
−度診断が終了すると、診断報告がホストに送られ、P
R水ボツクス動作モードに進む。若し他に送るメツセー
ジがなければ、PR水ボツクス、「通信リンク無し」の
エラーコードを診断用レジスタに載置する前に、ACK
/NΔKを10秒間待つ。ACK/NAKタイマは全て
の他のパケットに設けられており、20m秒でタイムア
ウトする。−度動作モードになると、UΔRTSがイネ
ーブルされ、周辺装置とホストの間の通信を可能にする
。賦活タイマもまた、ホストリンクを活性状態に保持す
るためにイネーブルされる。
動作モード このモードでは、PR氷ボツクス1は周辺装置とホスト
19の間に位置する中央通信装置である。
(第1図のブロック図参照。)このモードを詳述する前
に、幾つかの基本的な用悟とPR氷ボツクス利用される
メモリの割当を論じなければならない。
1頁のメモリは長さが256バイトである。メモリの開
始頁の下位アドレスはゼロであり、上部バイトは0から
255である。この説明において、「ポート」という用
語は、「チャンネル」と互換的に使用され、周辺装置の
ポートを表す。
8031は128バイトのオンチップRAMを有する。
1280バイトの内、36はフロント、リヤー、受領及
び伝送キューのポインターに利用される。各受領及び伝
送キューにフロント及びリヤーキューポインターが設け
られている。受領及び伝送キ斗−は、各SLUポートに
割り当てられ、命令キューはPR氷ボツクス割当てられ
ている。
8個の命令ポートと1個の命令チャンネルが設けられて
おり、従って18個のキューと36個のボイタンーがあ
る。下記に列挙したものは、個々のキューポインターに
与えられた名称である。
REARRX  QUE  PTR ポート0−7及びcmdキ二−二層8用ヤー受領キュー
ポインターを含むテーブル FRONT  RX  QUE  PTRボート0−7
及びcmdキコー8用のフロント受領キューポインター
を含むテーブル REARTX  QUE  PTR ポート0−7及びcmdmdキ8用のリヤー伝送キュー
ポインターを含むテーブル FRONT  TX  QUE  PTRポート0−7
及びcmdキコ−8用のフロント伝送キューポインター
を含むテーブル 受領及び伝送キューは、オフチップRAMに保持されて
いる。各キューのエントリーは、受領されたバッファの
アドレス、または転送の用意のできているバッファのア
ドレスである。各エントリーは、長さが13N、1譜が
16ビツトである。第1バイトは、低位アドレスであり
第2バイトは高位アドレスである。いずれのバッファも
移動せず、移動するのは、バッファのアドレスのみであ
る。
いかに列挙されたものは、クリティカルメモリロケーシ
ョンに割り当てられた名称である。
RX  i  QUE ここで、i=0乃至7、CMDque−1頁(256バ
イト一128m5g   ptrs)TX  i  Q
UE ここで、i=0乃至7、CMDque−1頁(256バ
イト一128m5g   ptr、5)CHi  BU
FFER ここで1−〇乃至7゜ 各ポートに対するバッファスペース。
ポート0乃至7は、それぞれ下記の3 / 4 K。
2に、2に、15に、3/4に、3/4K。
3/4に、2.75にのサイズ。
RX   BUFFER3 16バイト(8アドレス、各SLUに対して1個、命令
キューに連動するバッファはなし)−各ポートのバッフ
ァに次のフリーバイトを含む。
TX  BUFFER3 16バイト(8アドレス、各SLUに対して1個、命令
キューに連動するバッファはなし)−各ポートに対して
伝送するために次のバイトを含む。
(伝送器の割込みがこれをセットアツプする)TX  
5IZE  TBL 各チャンネルに伝送するために残されたバイトの数(8
0ケーシヨン) RX  TIME  OUT 各受領チャンネル用のタイマのバイト。インターキャラ
クタタイミング用(80ケーシヨン) 各チャンネル用のタイマ。キューがオーバフローする場
合、10m5にセット。(ポート10m5間にオフされ
る)(80ケーシヨン)KA  TIMER 賦活タイマ。パケットがホストに転送される時はいつも
10にリセットされる10秒タイマ。若しこのタイマー
がタイムアウトすれば、賦活パケットがホストに転送さ
れる。
ACK  NACK  TIMER パケットのチエツクサムがホストに送られた後、タイマ
は20m5にセットされる。(若しタイマがこの期間内
にACKまたはNACKを受領すれば、このタイマはク
リアーされる。
若しACK/NACKが受け取られなければ、エラーL
EDがPR水ボツクスセットされる。
全てのポインター、キュー、バッファー、及ヒテーブル
は、ベースアドレス(またはベース頁)を得ることと、
現在のチャンネル番号に加える(またはチャンネル番号
を乗算する)という方法によってアクセスされる。例え
ば、チャンネル3の受領キューをアクセスするには、受
領キューのベース頁が取られる。上位のアドレス、例え
ば、全ての受領キューのベースであるBASE  Rx
PAGEが取られ、チャンネル番号がそれに加えられる
(この場合は3)。−度これが行われると、FRONT
  RX  QUE  PTRによって点を打たれた値
プラス3のオフセットがチャンネル3のフロントポイン
ターに対する下部アトセスとして使用される。チャンネ
ル番号は、これを0CTALΔRTのレジスタから読む
ことによって簡単に(尋られ、レジスタは、○CTAL
ARTの割込み中に、割込みを引き起こすチャンネルの
番号を記憶する。従って、例えば、若しデータがチャン
ネル3から入ってくれば、それは0CTALART)の
割込みを引き起こす。チャンネル3は、0CTALAR
Tのレジスタに記憶される。PR水ボツクスこのレジス
タを読み、その値3をペースの値に加え、この方法は迅
速かつ簡単にチャンネル3のポインター等に対する必要
なアドレスを得る。従って、すべてのキュー、バッファ
ー等は、共通のサブルーチンによって属的に取り扱われ
ることができ、チャンネル70例外を除いてルーチンを
割込みすることができ、このチャンネル7は、これがホ
ストの接続されているチャンネルであるために若干異な
った取扱をされる。
全てのキューとバッファは円形である。キューは、それ
らが長さにおいてわずか1頁であるという事実のために
円形である。上部頁のアドレスは、8031のR2のレ
ジスタに直接ロードされる。
フロントリヤー受領/伝送キューのポインターは、外部
アクセスに対して使用されることのできる8031のレ
ジスタROまたはR1に直接ロードされる。ポインター
は1バイトであるから、(RO/R1)、それらがFE
  hexからインクリメント(2によって)された場
合、それらは自動的に0にセットされる。(FE  h
ex+2=100hexであるが、それはバイトの値で
あるため、1は揄てられる。)R2及びRO/R1は別
のレジスタであるから、データのチエツクは必要でなく
、上部のアドレスバイ) (R2)への桁上げは行われ
ない。
一度動作モードになると、 PR水ボツクス、特定のチ
ャンネルにあることが期待される周辺装置に対して、全
てのチャンネルをデフォルトボーレートに初期化する。
デフォルトボーレートは第7図の表に示されている。こ
の期待に基づいて、PR水ボツクスまたそれぞれの周辺
装置から受け取られ、これらに伝送されるデータの最大
の処理を達成するために、バッファサイズを割り当てる
バッファサイズは、バッファスペースにオーバーライド
することなく最大256 のパケットを記憶するように
選択される。これは、ホストへの伝送準備のできている
キューにおける128パケツトと、ホストの伝送キュー
へ移動されることを待っている周辺装置の受領キューの
別の128パケツトによって構成される。例えば、チャ
ンネルφのバッファは、1個のキャラクタ−デバイスで
あるキーボードを収容するために764バイト、(3/
4K)に初期化される。キーボードから受け取られたバ
ッファに記憶されている各パケットは、3つのバイト、
即ち、チャンネル番号、サイズバイト、及びデータバイ
トから構成される。256パケツトを記憶するためには
、割り当てられたバッファは、256 ’x、 3 =
 7・68バイト(3/4K)の長さである。−度ホス
トとPRボックスの間の通信が確立されると、ホストは
、そこでどのタイプの周辺装置が接続されているかを確
認するために・各周辺装置に質問τ、を行い、若し必要
であれば、ボーレートに対−する調整を行う。
PRボックスが動作させる主要なルーチンは、上に記し
たバックグランドプロセスである。第5C図はバックグ
ランドプロセスを説明するフローチャートである。
先ず、ブロック4(11において、ファームウェアのこ
の部分に入ると、機能レジスタの出力が緑にされる。
次に、ブロック403で示されるように、このプロセス
は、受領及び伝送キューが空であるかどうかを知るため
に、これらを走査する。これは、各キューについてフロ
ントキューポインターをリヤーキューポインターと比較
することによって行われる。若しフロントがリヤーと等
しければ、キューは空であり、若しそれらが等しくなけ
れば、何らかのアクションを取らなければならない。バ
ックグランドルーチンで使用されている値1は、勿論、
チャンネル番号である。この場合、フロント及びリヤー
ポインターをチエツクするための必要なアドレスを得る
ために、iがベース値に加えられる。
第6A−E図は、データが周辺装置から受領キューで受
け取られた場合、何が起こるかを示し、また本発明によ
る円形キューと円形バッファの用途を示す。第6A図は
、キューとバッファが、パケットが受け取られる前に、
最初にある状態を示す。図示されているのは、チャンネ
ル2のキ5−410、チャンネル2のバッファ415及
び受領チャンネルRx0−RX7及び伝送チャンネルT
xO−Rx7の各々に対する次に入手可能なメモリロケ
ーションのポインターを含むテーブル417である。前
に留意したように、データはバッファからバッファに移
動されず、アドレスのみがキューからキューに移動され
る。従って、チャンネル2の場合、バッファ2はデータ
を受取り、データがホストに伝送されるのもこのバッフ
ァからである。このパケットに対する受領の開始時点で
、キ5−410は空である。即ち、フロントポインター
410はリヤーポインター412に等しい。フロント及
びリヤーポインター410及び411が受領キュー41
0 (Rx  2  Queue )の頂部にある前に
、多くの受けとられたパケットがあったかもしれない。
テーブル417に於けるRx2のポインタ416は、4
4FD  Hexであるバッファ415の次のフリーバ
ッファペースに点を打つ。
第6B図は、チャンネル2の第1の受領の割込みが発生
した後、何が起こるかを表す。アドレスは、上述した方
法でチャンネル番号(2)、ベースアドレスを加えるこ
とによって得られる。キャラクタ−が読まれ、これはこ
の例では、rAJである。Rx  バッファのポインタ
ー416のアトL/スは、Rx−2,Queue41Q
に移動される。パケットは、チャンネル番号418.1
に初期化されたパケット419のサイズ及び420で指
示されたようにrAJと読まれたキャラクタ−と共にチ
ャンネル−2ニバツフア415にロードされる。この動
作は、以下で詳細に説明されるチャンネル2のインター
キャラクタ−タイマーをスタートさせる。
次のフリーバッファスペースは、ポインター416のテ
ーブル417で保護される。次のフリーバッファスペー
スポインター1c3DOOHexにある。最後のフリー
バッファスペースポインターは、そのバッファのロケー
ションの終部である44FFにあった。フリーバッファ
スペースポインターを4500  Hexにバンプし、
それによって次のSLUのデータスペースに行ってデー
タを無くする代わりに、フリーバッファスペースは、チ
ャンネル−2−バッファの開始点に対してラップされる
。パケットのサイズ及びパケットの数は以下に説明する
ように許容されたものであるから、オーバーランは発生
しない。これは、PR水ボツクスソフトウェアに於ける
円形バッファの用途を示すものである。
上述し、第6B図に示されたのと同じイベントのシーケ
ンスが、第6C図及び第6D図に示されるように、繰り
返される。キャラクタ(B及びC)は、読み取られ、チ
ャンネル2バツフア415の開始点に記憶され、パケッ
トサイズ419はそれに従ってインクリメントされる。
各キャラクタは、テーブル417のポインター416(
1−バッファスペースのポインター)の指示するチャン
ネル−2−バッファ415のアドレスに移動される。
ポインター416はインクリメントされ、インターキャ
ラクタタイマは再スタートされる。このイベントのシー
ケンスは、インターキャラクタタイマが終了するまで継
続する。
第6八−8図は、各キューにおいて一時に1つのパケッ
トのみを示すために単純化されている。
実際には、各キューは、複数のエントリーを有し、各ボ
ートは同時に受領/伝送パケットである。伝送キュー、
受領キューを持っているため、PR水ボツクス各チャン
ネルに与えられたバッファ及び関連ポインターは、この
動作を可能にする。
第6E図は、−度インターキャラクタタイマが終了する
と、リヤーポインター412は次のフリーロケーション
(FE  Hex+2=OO)にバンプされる。これに
よって、リヤーポインターはキューの開始点に持って行
かれ、従って、前に説明したP2及びRO/R1レジス
タを使用する結果としての、PR水ボツクスソフトウェ
アに円形キューを使用することが示される。
PR水ボツクスら受領及び伝送された全てのデータは、
割込みルーチンで処理される。周辺装置からホストに送
られるデータパケットをセットアツプするため、例えば
、第6A−6E図のステップの間に発生するルーチンが
存在する。若しその周辺装置に対して受領されたキャラ
クタの数が6バイトである最大許容パケットサイズに等
しければ、または若しその周辺装置に対してインターキ
ャラクタタイマのタイムアウトがあれば、これらのパケ
ットは完全であると考えられる。例えば、タブレットの
レポートサイズは5バイトであり、従って5番目のバイ
トの後でそれはタイムアウトし、完全なパケットになる
。インターキャラクタのタイムアウトは、若しおおよそ
2つのキャラクタの時間が1バイトも受け取ることなく
経過すれば、発生する。
周辺装置のタイムアウトは、初期化コードがスタートす
る前に初期化されるインターキャラクタタイマによって
処理される。タイマにロードされる値はボーレートに関
連している。各チャンネルに対するタイマの位置が存在
する。第8図の表は異なったボーレートに対して使用さ
れるタイマの値を示すリストである。タイマの値はタイ
マ0の割込みルーチンでデクリメントされ、これは第9
図と関連して下記で詳細に説明される。例えば、タブレ
ットが4800ボーで5バイト長であるレポートを送る
場合を考えてみよう。4800ボー、キャラクタ当たり
11ビツトにおいて、これは(云送のためにキャラクタ
当たり約2.3 m S e cを要する。従って、こ
のレポートの送られている場合に、タイマーは約5m5
ec後に終了し、バッファが完全とマークされる。
第6B図と関連して上に開示したように、最初のキャラ
クタがポー)0−6 (周辺装置のポート)で受け取ら
れた場合、これらのポートのバッファ415の最初のフ
リースペースのアドレスは、キュー410に記憶される
。その時のボート番号は418のそのロケーションに記
憶される。次のバッファロケーションは、サイズであり
、1に初期化される。最後に、例えばAで読み取られた
キャラクタはバッファに記憶される。それに続くバイト
はバッファ415に記憶され、サイズバイト419はイ
ンクリメントされる。
従って、各バイトが読み取られた後、そのボートに対す
るタイマは1個のキャラクタに対する伝送時間の約2倍
に初期化される。このインターキャラクタタイマの値は
、若しホストがいずれかのチャンネルでボーレートを変
更すれば、調整される。タイマがゼロをカウントする場
合(タイムアウド〉、またはサイズが6に等しい場合、
パケットが閉じられ、第6A−E図の1番目のリヤーポ
インターが2によってバンプされるが、この場合、第6
E図に示すように1はチャンネル番号である。
例えば第6EImのように、バックグランドプロセスが
空でないRxキニーに気づいた後、受領キューのフロン
ト411のバッファアドレスはTx7  Que(ホス
ト)42oのリヤー422に移動される。Rxキューの
フロント受領ポインター411は次のロケーション(こ
れは、更に送るべきデータバッファを持っている場合も
あるし持っていない場合もある)にバンプされ、Tx 
 7Queのリヤー422は次のフリーロケーションに
バンプされる。これは第6F図に示されている。
若し伝送器が既にオンされていなければ、若しACK/
NACKまたはキープアライブを送る必要があれば、ま
たはキューが空でなければ、−船釣に、伝送器はポート
7に対してオンされる。若し命令キューが空でなければ
、命令パーザが実行される。最後のキャラクタが送られ
る場合、伝送器は、割込みによって自分自身をオフする
。バックグランドルーチン、伝送、受領、及び時間の割
込みは、全て相互に非同期的に動作する。
従って、若し受領キューが空でなく、キューがポート0
−6用または命令キュー用であれば、そのキューのフロ
ントのキューエントリは、ポート7の伝送キ、−420
のリヤー422にブシュされる。エントリの丁度外され
た受領キューのフロント411は、第6F図と関連して
上で説明したように2によってインクリメントされる。
たった今説明されてきたことは、情報がどのようにして
周辺装置からバッファ及び受領(Rx)キューに記憶さ
れたバッファロケーションに受け取られ、ホストに転送
されるためにTx  7  Queに転送されるかとい
うことである。
周辺装置0−6及びPR氷ボツクス命令チャンネル)用
のホストからのパケットは、同様の方法で処理されるか
ら、先ずRx  7  Que記憶されたロケーション
で処理され、次いでそれぞれのTx  Queに転送さ
れる。
若しRX  7  Que(ホスト)のボート7の受領
キューが空でなければ、バッファ(キューエントリに於
ける)の第1バイトはエントリが行われるべきポートを
含んでいる。そのボートの値は、適当な伝送キューを選
択するために使用され、バッファアドレス+1は、その
伝送キューにブツシュされるべき値である。若し行き先
がボート7であれば(即ちPR氷ボツクス対する命令)
、これは命令キューに対してブツシュされる。
ボート7で受け取られる最初のキャラクタはACK、N
AC,KまたはSOHでなければならない。若しそれが
SOHであれば、PR氷ボツクスパケットを受け取るこ
とを期待する。下記のキャラクタは全てチャンネル7の
バッファに記憶されている。最後のデータキャラクタが
読み取られた後、受け取られたチエツクサムは計算され
たチエツクサムと比較される。若しそれらが等しければ
、ACKがホストに送られ、チャンネル7のリヤーポイ
ンターは2によってバンプされる。若しチエツクサムが
一致しなければ、またはインターキャラクタタイマが終
了すれば(ホストの場合10m5ec)、NACKがホ
ストに送られ、チャンネル7のリアーポインターはイン
クリメントされない(PR氷ボツクスそれが記憶したデ
ータを無視する。
一度エントリがポート1−6の伝送キューにブツシュさ
れ、それが空でなければ、伝送器の割込みは、若しそれ
が既にオンされていなければ、このチャンネルに対して
オンされる。
ポート0−6の伝送の割込みは、伝送するべきバッファ
に対して1番目の伝送器のキューフロントポインターの
アドレスを取る。最初のバイトはサイズであり、これは
伝送されないが、それに続くバイトは、サイズがゼロに
なるまで伝送される。
全てのデータバイトを伝送して割込みが終了した場合、
1番目の伝送器のフロントポインターは2によってバン
プされ、そのボートに対する割込みはオフされる。
ボート7での伝送の割込みは、ホストにACK。
NACKまたはパケットを送る等の幾つかの理由によっ
て発生する。ボート7(ホストボート)での伝送の割込
みは、賦活タイマーを10秒(ご再初期化する。
若しPR氷ボツクスパケットをホストに送るならば、割
込みの最初に、これはSOHを送る。割込みルーチンの
2回目において、これは第6G図に示すように、チャン
ネル7の伝送器キ、 −420のフロントポインター4
21によって点を打たれたパケットアドレスを得る。そ
のアドレス)こ於ける最初のバイトは、パケットがそこ
から来るチャンネルである。PR氷ボツクスこのノくイ
トを取ってそれを送り、チャンネル7のロケーションの
Tx  バッファテーブル417に送る次のノくイトの
アドレスを記憶する。例えば、第6G図は、第6 A−
E図に示されるようにして得られたチャンネル2の情報
の伝送を示す。次の時点におむ1て、それはパケットの
サイズを送り、そのサイズがゼロになるまで、それに続
くデータノくイトを送るためにそのサイズを利用する。
各ノイイトが送られるに従って、次のバイトに点を打つ
ためTX/<ツファ7はインクリメントされる。各バイ
トが送られるに従って、それはまたチエツクサムに計算
され、チエツクサムは、そこでサイズがゼロになった時
に送られる。チエツクサムが送られた後、タイマは、A
CKまたはNACKを待つために20m5ecに初期化
され、割込みはオフされる。若しACKが受け取られれ
ば、チャンネル7のフロントポインターは第6H図に示
されるように、2によってバンプされる。若しタイマが
終了すれば、このポインターは2によってバンブされ、
LEDは、ホストが応答しないことを指示するためにエ
ラーコードを持つ。他のパケットは、ACK/NACK
が受け取られるまで、またはタイマが終了するまで、ホ
ストに送られることができない。
上に記したように、ホストはデータを物理的なチャンネ
ルアドレスに送る。ホストは、いずれの装置が特定のチ
ャンネルに差し込まれているかを示すテーブルを保持し
ている。ホストは、装置に自己テストレポートを送るこ
とを要求することによって、いずれの装置が特定のチャ
ンネルにあるかを判断することができる。これは、相互
に交換されることのできる共通のコネクタを有する装置
(即ちマウス及びタブレット、ダイヤルボックス及びデ
イジットボックス等)に対して行われる。
PR氷ボツクス、装置の現在ビットを求めることによっ
てその装置がチャンネルに接続されている゛かどうかを
決定しようと試みる。マウス、タブレット、ボタンボッ
クス、ダイヤルボックス及び予備のキーボードのチャン
ネルは装置の現在ビ・ットを持っている。これらを使用
することによって、PR氷ボツクス、外れている装置が
あることを判断することはできるが、しかしそれがどの
装置であるかを判断することはできない。
PR氷ボツクス自己テストレポートを送る場合、1つの
バイトは、システムの現在の構成である(装置の現在ビ
ットを有するそれらの装置のみ)。
予備のチャンネル、ホストのチャンネル、またはキーボ
ードのチャンネルに装置があるかどうかを識別しようと
する試みは行われない。
受領の割込みは、若し装置が差し込まれるまたは差し込
みを外されるならば、チャンネル1−4及び6で発生す
る。若しこれが発生すれば、メツセージがホストに送ら
れる。ホストは、若し何かが存在していれば、そのボー
トにいずれの周辺装置が存在するのかが分かるか質関し
、その情報をテーブルに記録する。そこで、それは、周
辺装置に命令を送ることによってボーレートをセットし
、次いで命令をPR氷ボツクス送り、DARTのボーレ
ートを問題のボートに対してセットする。例えば、伝送
エラーが過度に発生する場合、データの伝送を遅くする
ため、ボーレートは、ホストによって他の場合にリセッ
トされることができる。
タイマーφの割込みは、インターキャラクタタイマのカ
ウンタ、前にオフされたボートのカウンタ、及びACK
/NACKカウンタを含んでいる。
第9図はタイマーφを示すフローチャートである。
第9図に示されるように、タイマの割込みは約1、38
 m S e c毎に発生する。ブロック5(11で示
すように、割込みが発生すると、レジスタは保護され、
レジスタバンクは変更された。次の割込み時間は、そこ
でブロック503に示されるように1.38 m S 
e cにロードされる。次のステップで、インターキャ
ラクタタイマの受領器のタイムアウトテーブルのベース
アドレスが得られる。
このテーブルは、第7及び8図に含まれているのと同じ
情報を含んでいる、即ち、各チャンネルに対し、それは
インターキャラクタのタイミングに対する値を与える。
次のブロックは、プロセスがφと等しいlでスタートす
ることを示す。換言すれば、ブロック507が示すよう
に、それはチャンネルφでスタートする。判断ブロック
509に入り、初めて、受領器lに対するタイムアウト
がφと等しいかどうかを知るためにチエツクが行われる
。暑しそれがφと等しくなければ、ブロック511に入
り、タイムアウトはIによってデクリメントされる。タ
イムアウトがφに達したかどうかを知るために、判断ブ
ロック513でチエツクが再び行われる。若し答えがイ
エスであれば、ブロック515に示されるようにそれは
メツセージの終わりであり、上に示すように、キュー1
のリヤーがンプされる。判断ブロック509において、
若しタイムアウトがφに等しければ、これは、このチャ
ンネルに対して行うことが何もないことを意味する。若
し判断ブロック513に於ける答えがノーであれば、こ
れはタイムアウトは発生していないことを意味する。い
ずれの場合にも、ブロック517に入り、lは次のチャ
ンネルに対してインクリメントされる。これに続いて判
断ブロック519に入り、lが7に等しいかどうかを知
る。
若しそうでなければ、プログラムはループ520によっ
て判断ブロック509に戻り、次のチャンネルのタイム
アウトをチエツクする。チャンネル7が判断された場合
、ブロック519のイエスの答えによって示されるよう
に、判断ブロック521に入る。ここで、チエツクは、
PR氷ボツクスホストチャンネルを受け取っているかど
うかを知るために行われる。若しそうであれば、ブロッ
ク521に従ってタイムアウトは1によってデクリメン
トされる。次に、ブロック523において、タイムアウ
トがφに等しいかどうかを知るためにチエツクチエツク
が行われる。若しそうであれば、ホストチャンネルにタ
イムアウトがあり、ステップの数が、ブロック525に
示すように取られる。
若しタイムアウトが発生しなければ、プログラムは直接
ブロック527に進む。そこに示されるように、オフさ
れているポートのタイムアウトについてチエツクが行わ
れる。これは、今説明したのと同じ一連のステップを使
用して行われる。
ブロック527を通過した後、PR氷ボツクスACKま
たはNACKを待っているかどうかを知るために判断ブ
ロックに入る。若し判断ブロック529に於ける答えが
ノーであれば、直ちにブロック531に入り、これはレ
ジスタが復帰され、割込みからメインプログラムに戻っ
ていることを示す。若しPR氷ボツクス待っていれば、
ブロック533に入り、ACK/NACKタイマがデク
リメントされる。次に、タイマがφであるかどうかを知
るためにブロック535でチエツクが行われる。若しそ
うでなければ、ブロック531に入る。そうでなくて、
若しそれがφであれば、ACK/NACK対する待ち及
び伝送器7のフラグがクリアされ、伝送器7のキューに
対するフロントポインターがブロック537に示される
ようにバンプされる。次に、ブロック539に入り、若
しそれがホストの行なったシステムのスタートアップで
なければ、エラーが第2図のLED52に点灯する。こ
の後、ブロック531に再び入る。第9C図に示すよう
に、エンドメツセージが出ると、ブロック541に示す
ように、メツセージが終わっている1番目のチャンネル
と連動する受領器のリヤーポインターが2によってイン
クリメントされる。次に、ブロック543に示されるよ
うに、プログレスフラグに於ける受領がクリアされ、こ
れに続いて、ブロック545に示されるように受領タイ
ムアウトがクリアされる。次に、lがホストチャンネル
に等しいかどうかを知るために判断ブロック547でチ
エツクが行われる。若しそうであれば、ブロック549
で取られたアクションが実行される。これが行われた場
合、または若しブロック547に於ける答えがノーであ
れば、プログラムは第9A図のブロック517に戻る。
(END  MSGがファームウェアの場所でも使用さ
れる。) タイマは、若しそれが非ゼロであれば、デクリメントさ
れるに過ぎない。若しこれが非ゼロであり、ゼロに移行
すれば、何等かのアクションが取られる。若しインター
キャラクタタイマが終了すれば、1番目の受領器のリヤ
ーポインター412は2によってバンプされる。若し前
にオフしたポートのタイマが終了すれば、そのボートは
オンされる。ポートは、多くのデータを取り過ぎ、その
キューをオーバーフローする場合にはオフされる。
ボートはそこで10秒間オフされる。若しACK/NA
CKタイマが終了すると、チャンネル7の伝送器のフロ
ントポインターが2によってバンブされ、応答しないホ
ストのエラーがLED57に載置される。
タイマ1の割込みは、「賦活」タイマのカウンタを含ん
でいる。それは、各エントリ毎に1によってデクリメン
トされる。若しそれがゼロに移行すれば、フラグがセッ
トされ、その結果、第5C図のバックグランドプロセス
は、ホストに「賦活」メツセージを送る。
ホストからパケットを受け取る割込みルーチンは、解読
するべき第5C図のバックグランドプロセスのメモリに
それらをセットする。このバックグランドプロセスはま
た、ホストと周辺装置にデータパケットを送るため、割
込みルーチンに対してプロセスをセットアツプする。
パケットの定義 上に記したように、周辺装置からPR氷ボツクスよって
受け取られたバイトは、ホストに送られるために、1つ
のパケットにグループ化される。
パケットの定義は下記の通りである。
SOH1バイト:  10進 1 ヘツダー    1バイト: 第1O図参照バイトカウ
ント 1バイト:メツセージの数/メツセージ/データ テキストデータバイト メツセージ/レポート/データ バイト 長さは周辺装置によって決ま る チニックサム  1バイト:伝送合計に対するチエツク
サム 上記のパケット に対する応答:  ACK/NAK 1バイト= 10進 6/21 ファイルされたヘッダーのバイトは、第10図に示され
ている。
3ビツトの装置のコードは、全ての入手可能なビットを
利用する。装置のコードは、キーボード、マウス、タブ
レット、ダイアルボックス、ボタンボックス、PR氷ボ
ツクスステム及び2つの予備ボートに対して存在する。
ホストチャンネルは、PR氷ボツクスステムの一部であ
る考えられる、即ち、ホストチャンネルは111のDE
V  IDを使用する。
第10図の受領エラービットは、装置コードによって識
別される関連装置の問題を指摘するために使用される。
このビットは、PR氷ボツクス装置に関連するUART
にパリティ−、フレーミング、またはハードウェアのオ
ーバーランエラーを認めた場合に使用される。
エラーが発生したことを指摘するため、受領エラービッ
ト−論理1である。
応答ビットは、PR氷ボツクスホストによって行われた
要求に応答しており、それに続くレポートまたはデータ
がPR氷ボツクスたは周辺装置によって作られていない
ことをホストに指摘すために使用される。このビットは
、それぞれ自己試験コマンド及びステータスレポートコ
マンドで下記の論じるコマンドT及びRに応答するため
に使用される。
これはホストからの以前の要求に対する応答であること
を指摘するため、応答ビット−論理1である。PR氷ボ
ツクスコマンドに対してのみ使用される。。
賦活ビットは、指定された時間(例えば、10秒)内に
トランザクションのなかった場合に、その指定された時
間内にホストに空伝送を送るために使用される。
このホスト見張りタイマーは、10秒にセットされる。
この機能性は、PR氷ボツクスまだ接続されているが、
伝送するデータのないことをホストに教える。ホストは
その見張りタイマをリセットシ、再びサイクルをスター
トする。
賦活−理論1は、賦活機能のみを指摘する。
装置変更ビットは、装置プレセントビットを有する装置
が、PR氷ボツクス接続されたか、またはそこから切り
離されたことを指摘するためにセットされる。このビッ
トがセットされた場合、パケットは1メツセージバイト
を含んでいる。構成バイトは、システムに差し込まれた
装置プレセットピンを有する全ての装置に対してセット
された1ビツトを持っている。
装置変更ビット−論理1は、装置が変更された状態を指
摘する。
システムエラービットは、ホストにエラーレポートを送
るために使用される。このビットがセットされた場合、
パケットには1データバイトがある。このデータバイト
はエラーコードである。現在存在しているエラーコード
は下記の通りである。
1.0IH−ホストから送られた不良コード2.028
−装置のキューがオーバーフローしている 利用されているエラー検出の方法は2つある。
すなわち、 ■、 伝送のチツエックサム(桁上げ加算)2、 各バ
イトに対する奇数パリティ 若し賦活ビットがセットされると、応答ビット及びエラ
ービットはホストによって無視される。
賦活を有するDEV  IDは、PRボックス装置でな
ければならない。
伝送プロトコール 伝送プロトコールは下記の通りである。
データを発信する装置がそのデータを送り、CK(すべ
てOK)またはNAK (何かが欠けている、再伝送)
を待つ。状態情報は、データを発信する装置、即ちホス
トがASCrI  ACK/NAKキャラクタのバック
以外の何かを期待しているという点で若干異なっている
若し、PR氷ボツクスたはホストがNAKを受け取った
なら、ソースとなる装置は前の伝送内容を再び伝送する
。NAKを送った装置は、前の伝送内容をフラッシュし
、新しい要求としての再伝送に応答する。
第11A−Cffiは、それぞれホストから生じるデー
タ、PR氷ボツクスら生じるデータ、及びホストの要求
するレポートを示す。
自己テスト命令が、周辺装置に直接、即ち正規のデータ
として伝送される場合、戻ってくる応答は同様の方法、
即ちデータきして処理され、応答ビットはセットされず
、DEV  IDは周辺装置のDEV  IDである。
PR氷ボツクス個々の周辺装置を個別にテストするため
の特別の命令を持っていない。
装置のオーバーランエラーが発生する場合、データが失
われる可能性がある。PR氷ボツクスオーバーランエラ
ーに遭遇し、しかも装置がそのキューを空にすることが
できる前にその装置からデータを受け取り続けている場
合、その装置からの受領は10m5ec間オフされる。
10m5ec後、その受領は再びオンされ、入ってくる
データはホストに送るためキュー内に載置される。受領
がオフされている10m5ecの間、データは失われる
周辺装置からのデータは、PR氷ボツクスよってパケッ
ト当たり6バイトに限定されている。若し周辺装置が6
個を超える連続したデータバイトをバイト間の空時間な
しに送れば、PR氷ボツクス最大6データバイトの別の
パケットを作る。ホストからPR氷ボツクスのパケット
はデータ限度のチエツクを持っていない。しかし、ホス
トはパケットのデータサイズを安全のため9データバイ
トに制限しなければならない。PR水ボツクス最高9デ
ータバイトの256パケツト迄安全に記憶することがで
き、キューのオバーフロー状態をホストに警報する。若
しホストがもっと大きいパケットを送れば、それはそれ
らを送る頻度を小さくしなければならない。即ち、18
データバイトの128パケツト等をパケット間にもっと
大きな時間間隔を設けて送らなければならない。
上に説明したように、装置からのデータのパケット化は
タイマで処理される。PR水ボツクス周辺装置のキャラ
クタ長さの2倍に等しい「空」時間を認めた場合、パケ
ットは閉鎖され、ホストに送るためにキュー内に載置さ
れる。(上の例参照。
またホストからの伝送に対して、2バイトのパケット間
には、lQmSecの空時間のデフオールドがある。若
しこのタイマが終了すれば、NAKがホストに送られる
。若しホストのデフオールド速度が変更されれば、タイ
マはキャラクタ長さの2倍の時間に戻る。
前に説明したように、また賦活用(約10Sec)及び
ACK/NAK用(20mSec)のタイマが設けられ
ている。
PR水ボツクス対する命令 自己テスト命令 T−テストPRシステム及び自己テストレポート(構成
を含む)を送付。
注:テス)Tは1Qsec未満の間−時的にPR水ボツ
クスホストから切り離す。
ステータスレポート命令 周辺装置の構成を含むPRシステムのR−レポートステ
ータス。
変更ボーレート命令(2つのフオーム))   Q  
Cnx−、:、−QrnJはチャ、ネ、1番号(O−キ
ーボード・・・7−PR−ホストリンク)、及びrxJ
はボーレートである。
Q  Cnxyz−ここでrnJは予備チャンネル5、
rxJはボーレート、ryJはパリティASCr I 
 O(Hex4F)−奇数用、ASCII  E (H
ex45)−偶数用、またはASCI I  N (H
ex  4E)−無し用、及びrzJl;!ピッ)/キ
ャラクタ(Hex5.6.7、または8)/である。
注:パリティ及びビット、キャラクタは予備ポートでの
み変更されることができるが、しかし予備チャンネルの
ボーレートは、パリティ及びビット/キャラクタを変更
することなく変更されることができる。
他のポートは変更されたボーレートを持つことができる
だけである。
下記はボーレートxのテーブルである。
ボーレート    16進コード 134.5      03 1200        0? 2 4 0 0        0A 3 6 0 0        0B 4 8 0 0        0C ?  2 0 0        0D9 6 0 0
        0E 19200        0F LED点灯命令 Lx−ここでrxJは診断用レジスタのLEDに表示さ
れるビットパターンである(ビット0は最下位ビットで
ある)。
注:ビット0−6のみがユーザーによって変更可能であ
る。ビットはPR水ボツクスみによって変更される。こ
のビットはエラーの表示のみに使用されるべきである。
スルービット6はユーザーによって変更可能であるが、
このビットはシステムレベルのエラーを指摘することを
意図されているから、注意が必要である。
LEDの表示 第、12図は、PR氷ボツクス電源を投入されて動作し
ている種々の段階の間、LEDレジスタがどのような状
態にあるかを示している。6つのシナリオが与えられて
いる。
診断レポートのフォーマット 診断レポートは下記の形態をとる。
1 17 4  X  X  Y  Z  チエツクサ
ムここで、1はSOH,17Hexは応答ビットのセッ
トされたPR氷ボツクス装置ID、4はデータバイトの
数、Xは工う−コードまたはゼロ(エラーのない場合)
、Yは構成バイト、及びZはファームウェアの改訂であ
る。
診断エラーコード 機能LEDが赤の場合にLEDに書かれたPR氷ボツク
スエラーコードの定義。
0 (118H−8031にエラー発生0 083H−
診断レジスタのエラー 0 08.3H−機能レジスタのエラー0 084H−
外部RA Mのエラー 0 085H−ROMのチエツクサムのエラ0 086
H−要求しない割込みの受領0 088H−088FH
−割込みを発生または受け取るエラー 0 0’90H−097H−DC349レジスタのエラ
ー 0 098H−09FH−DC349のローカルループ
バックのエラー 0 0AOH−OA?H−DC349の外部ループバッ
クのエラー 0 0A8H−OAFH−DC349のDSRまたはD
CDビンに於けるエラ ー(存在する装置に使用される) 若しホストとPR氷ボツクス間の通信リンクが不良であ
れば、PR氷ボツクス下記のコードを報告する。
0 040H−若しホストが適当な時間内にパケットを
ACKまたはNAKLなけ れば、動作モード中に報告される。
(ビット7を含まず)
【図面の簡単な説明】
第1図は、本発明のPR氷ボツクス使用されるコンピュ
ータシステムのブロック図である。 第2図は、本発明のPR氷ボツクス基本ブロック図であ
る。 第3図は、本発明のDC電源モニタの概略図である。 第4図は、本発明の機能指示器のLEDの概略図である
。 第5八−C図は、本発明のPR氷ボツクス動作するファ
ームウェアのフローチャートである。 第6 A−H図は、本発明による円形キューと円形バッ
ファを使用したパケットの伝送を示す図である。 第7図は、本発明の好適な実施例で使用される異なった
周辺装置に対するデフオールドボーレートを一覧表にし
た図である。 第8図は、本発明によるインターパケットタイミングで
使用するための各ボーレートと関連するされる基本タイ
ミングを示すフローチャートである。 第10図は、本発明で利用されるファイルされたヘッダ
ーバイトの構成を示す図である。 第11A−C図は、本発明のメツセージ伝送プロトコー
ルを示す図である。 第12図は、機能LED及び診断LEDの種々の状態を
示す図である。 11・・・モニタ 14・・・演算装置 21・・・周辺装置のレピータボックス23・・・キー
ボード 33・・・予備R5232チヤンネル 35・・・予備キーボード入力 喝 比圧ぷ梠♀o2gg翼8模掘 手続補正書(方式) 1.事件の表示   昭和63年特許願第2(1178
9号2、発明の名称   周辺装置用レピータボックス
3、補正をする者 事件との関係  出願人 4、代理人 5、補正命令の日付  昭和63年11月29日6、補
正の対象    図  面 7、補正の内容    別紙のとおり

Claims (28)

    【特許請求の範囲】
  1. (1)データ伝送装置、レピータ及びデータ受領装置を
    有するシステムであって、レピータは、上記の伝送装置
    からの入力データをパケットに蓄積し、上記のパケット
    を上記の受領装置に再伝送するシステムに於いて、上記
    のデータを上記のレピータに記憶するためのメモリ構造
    は、(a)データバッファ、 (b)複数のエントリを有する受領キューであって、各
    エントリは、上記の伝送装置から受け取られたパケット
    のスタートアドレスを上記のデータバッファに記憶する
    ことができる受領キュー、 (c)上記の受領装置に伝送するためにパケットのスタ
    ートアドレスを記憶する伝送キュー、及び、 (d)上記のアドレスを上記の受領キューから上記の伝
    送キューに転送する手段によって構成されることを特徴
    とするシステム。
  2. (2)上記のバッファ及び上記のキューの各々は円形で
    あることを特徴とする請求項1記載のシステム。
  3. (3)各キューエントリは上部と下部のあるアドレスを
    有し、上記のキューのエントリの数は、桁上げを発生す
    るためにインクリメントが上記のキューの最後のエント
    リに加えられる場合、最大値からゼロまで変化し、上記
    のシステムは上記のキューにおいてアドレスに点を打つ
    めのポインターを有し、更にこのシステムは、上記の上
    部アドレスを記憶する第1レジスタと下部アドレスを記
    憶する第2レジスタによって構成される上記のポインタ
    ーを発生する手段を有し、上記の第2レジスタからの桁
    上げは上記の第1レジスタに接続されず、これによって
    上記の最大値を超過した場合には、アドレスは、循環的
    な方法でその開始時点の値に戻ることを特徴とする請求
    項2記載のシステム。
  4. (4)複数の伝送装置、バッファ及び上記の伝送装置の
    各々と連動する受領キューによって構成され、データが
    受け取られた場合、上記の転送手段はアドレスを上記の
    受領キューの各々から上記の伝送キューに転送し、更に
    ベース受領キュアドレスを作る手段及び各伝送装置に対
    して受領キューの上部アドレスを定義するために、上記
    のベース受領キューアドレスにその伝送装置と関連する
    番号を加える手段によって構成されることを特徴とする
    請求項3記載のシステム。
  5. (5)上記の伝送装置のいずれかからのデータの受領を
    検出する手段を更に有し、上記の手段は上記のデータが
    伝送されてくる伝送装置の番号を記憶するレジスタを有
    することを特徴とする請求項4記載のシステム。
  6. (6)上記のデータ受領装置は上記のレピータを介して
    上記の伝送装置にデータを伝送する手段を有し、上記の
    伝送装置はデータを受け取る手段を有し、更に受領装置
    と関連する受領キューと上記の伝送装置の各々と関連す
    る伝送キューを有することを特徴とする請求項5記載の
    システム。
  7. (7)上記の受領装置はホストによって構成され、上記
    の伝送装置は上記のホストにデータ入力を与える周辺装
    置によって構成されることを特徴とする請求項6記載の
    システム。
  8. (8)上記のレピータは、上記の周辺装置と上記のホス
    トの各々に対して受伝送器を有することを特徴とする請
    求項7記載のシステム。
  9. (9)上記のレピータはプロセッサを有し、上記の検出
    手段は、上記のプロセッサに対して割込みを発生する手
    段を有することを特徴とする請求項8記載のシステム。
  10. (10)上記のキューアドレスは、第1のエントリを示
    すフロントポインターアドレス及びエントリに対する次
    のフリースペースを示すリヤーポインター、及び新しい
    エントリの行われる毎に上記のリヤーポインターをイン
    クリメントしバッファアドレスが1つのキューから他の
    キューに転送される毎に上記のフロントポインターをイ
    ンクリメントする手段を有することを特徴とする請求項
    7記載のシステム。
  11. (11)上記のバッファの各々に対する受領エントリを
    有し、上記のバッファの各々に対する伝送エントリを有
    するテーブルを含み、受領エントリは受領データを記憶
    することのできる、上記のバッファに次のフリーロケー
    ションのアドレスを記憶し、伝送エントリは上記のバッ
    ファから伝送されるデータの次のバイトのアドレスを記
    憶することを特徴とする請求項10記載のシステム。
  12. (12)データ伝送装置、レピータ及びデータ受領装置
    を有するシステムに於いて、データ伝送装置及びデータ
    受領装置の間で通信を行う方法は、(a)上記のレピー
    タのデータバッファに上記の伝送装置からの入力データ
    を蓄積するステップ、 (b)複数のエントリを有する受領キューに、上記の伝
    送装置から受け取られた、上記のデータバッファの、上
    記のパケットのスタートアドレスを入力するステップ、 (c)上記の受領装置に伝送するようにパケットのスタ
    ートアドレスを記憶するため、上記のアドレスを、上記
    の受領キューから伝送キューに転送するステップ、及び (d)上記のパケットを、上記の受領装置に再伝送する
    ステップによって構成されることを特徴とする方法。
  13. (13)上記のバッハ及び、上記のキューの各々は円形
    であることを特徴とする請求項12記載の方法。
  14. (14)各キューエントリは、上部と下部のあるアドレ
    スを有し、上記のキューのエントリの数は、桁上げを発
    生するためにインクリメントが、上記のキューの最後の
    エントリに加えられた場合、最大値からゼロまで変化し
    、上記のキューに於けるアドレスに点を打つポインター
    が設けられ、更に上記の上部アドレスを第1のレジスタ
    に記憶し、上記の下部アドレスを第2のレジスタに記憶
    することによって、上記の点を発生するステップを含み
    、上記の第2レジスタからの桁上げは、上記の第1レジ
    スタに接続されず、これによって上記の最大値を超過し
    た場合は、アドレスは、循環的な方法でその開始時点の
    値に戻ることを特徴とする請求項13記載の方法。
  15. (15)複数の伝送装置が設けられ、更にバッファ及び
    受領キューを、上記の伝送装置の各々と関連づけるステ
    ップ、データが受け取られた場合、アドレスを上記の受
    領キューの各々から、上記の伝送キューに転送するステ
    ップ、ベース受領キューアドレスを作るステップ及び各
    伝送装置に対して受領キューの上部アドレスを定義する
    ために、上記のベース受領キューアドレスにその伝送装
    置と関連する番号を加えるステップを有することを特徴
    とする請求項14記載の方法。
  16. (16)上記の伝送手段のいずれかからのデータの受領
    を検出するステップ及び上記のデータが伝送されてきた
    伝送装置の番号を記憶するステップを、更に有すること
    を特徴とする請求項15記載の方法。
  17. (17)上記のデータ受領装置は、上記のレピータを介
    して、上記の伝送装置にデータを伝送する手段を有し、
    上記の伝送装置はデータを受け取る手段を有し、更に受
    領キューを上記の受領装置と関連させ、伝送キューを上
    記の伝送装置の各々と関連させるステップを有すること
    を特徴とする請求項16記載の方法。
  18. (18)上記の受領装置は、ホストによって構成され、
    上記の伝送装置は、上記のホストにデータ入力を与える
    周辺装置によって構成されることを特徴とする請求項1
    7記載の方法。
  19. (19)上記のレピータはプロセッサを有し、更にデー
    タの受領を検出した場合、上記のプロセッサに対して割
    込みを発生するステップを有することを特徴とする請求
    項18記載の方法。
  20. (20)上記のキューアドレスは、第1のエントリを示
    すフロントポインターアドレス及びエントリに対する次
    のフリースペースを示すリヤーポインターアドレスを有
    し、さらに新しいエントリの行われる毎に、上記のリヤ
    ーポインターをインクリメントするステップと、バッフ
    ァアドレスが1つのキューから他のキューに転送される
    毎に、上記のフロントポインターをインクリメントする
    ステップを有することを特徴とする請求項17記載の方
    法。
  21. (21)上記のバッファの各々に対する受領エントリ、
    及び上記のバッファの各々に対する伝送エントリをテー
    ブルに記憶するステップを更に有し、受領エントリは受
    領データを記憶することのできる、上記のバッファに次
    のフリーロケーションのアドレスを記憶し、伝送エント
    リは、上記のバッファから伝送されるデータの次のバイ
    トのアドレスを記憶することを特徴とする請求項20記
    載の方法。
  22. (22)有限の合計量の物理的記憶空間を有する記憶装
    置を少なくとも1つの動作装置、及び中央処理装置と関
    連させて動作させる方法において、上記の方法は、 (a)上記の少なくとも1つの動作装置に対して、始点
    及び終点と共に、上記の有限の合計量の物理的記憶空間
    の予め選択された量を割り当てるステップ、 (b)上記の少なくとも1つの動作装置から、上記の中
    央処理装置にデータを選択的に伝送するステップ、 (c)上記の中央処理装置が、上記の予め選択された量
    の物理的記憶空間の終点に到達する迄、上記の伝送され
    たデータを、上記の少なくとも1つの動作装置から、上
    記の少なくとも1つの動作装置に割り当てられた、上記
    の予め選択された量の物理的記憶空間内に転送するため
    に、上記の中央処理装置を動作させるステップ、及び (d)上記の予め選択された量の物理的記憶空間の終点
    に到達した場合、上記の伝送されたデータの転送を中断
    することなく、上記の伝送されたデータを、上記の予め
    選択された量の物理的記憶空間の始点に伝送することに
    よって、上記の伝送されたデータを転送し続けるために
    、上記の中央処理装置を更に動作させるステップによっ
    て構成され、これによって上記の予め選択された量の物
    理的記憶空間の終点を始点と接続し、これによって上記
    の予め選択された量の物理的記憶空間を円形にすること
    を特徴とする方法。
  23. (23)(a)少なくとも1つの出力装置を設けるステ
    ップ、 (b)上記の中央処理装置が、上記の予め選択された量
    の物理的記憶空間の終点に到達す る迄、上記の伝送されたデータを、上記の 予め選択された量の物理的記憶空間内から、上記の少な
    くとも1つの出力装置に転送す るために、上記の中央処理装置を動作させ るステップ、及び (c)上記の予め選択された量の物理的記憶空間の終点
    に到達した場合、上記の伝送され たデータの転送を中断することなく、上記 の伝送されたデータを、上記の予め選択さ れた量の物理的記憶空間の始点から転送す ることによって、上記の伝送されたデータ を転送し続けるために、上記の中央処理装 置を更に動作させるステップによって更に 構成されることを特徴とする請求項22記 載の方法。
  24. (24)上記の少なくとも1つの動作装置は、少なくと
    も1つの周辺装置によって構成されていることを特徴と
    する請求項22または23のいずれかに記載の方法。
  25. (25)上記の少なくとも1つの出力装置は、第2の中
    央処理装置によって構成されることを特徴とする請求項
    23記載の方法。
  26. (26)(a)汎用非同期受伝送器を設けるステップ、
    (b)伝送されたデータを、上記の少なくとも1つの動
    作装置から受け取るために、上記 の汎用非同期受伝送器を動作させるステッ プ、 (c)上記の伝送されたデータを受け取った場合、上記
    の中央処理装置を中断するために、上記の汎用非同期受
    伝送器を動作させるス テップ、及び (d)上記の中央処理装置を中断した場合に、請求項1
    のステップ(c)に従って、上記の中央処理装置を動作
    させるステップによって 更に構成されることを特徴とする請求項 23記載の方法。
  27. (27)(a)上記の伝送されたデータを、上記の予め
    選択された量の物理的メモリ内から、上記 の汎用非同期受伝送器に転送するために、 上記の中央処理装置を動作させるステップ、及び (b)上記の伝送されたデータを、上記の少なくとも1
    つの出力装置に転送するために、 上記の汎用非同期受伝送器を動作させるス テップによって更に構成されることを特徴 とする請求項26記載の方法。
  28. (28)上記の第2の中央処理装置は、コンピュータグ
    ラフィックスシステムと動作可能に連動されていること
    を特徴とする請求項25記載の方法。
JP20178988A 1987-08-13 1988-08-12 レピータボックス装置及びその通信方法 Expired - Lifetime JPH0638610B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US85097 1987-08-13
US07/085,097 US4905232A (en) 1987-08-13 1987-08-13 Peripheral repeater box

Publications (2)

Publication Number Publication Date
JPH01144751A true JPH01144751A (ja) 1989-06-07
JPH0638610B2 JPH0638610B2 (ja) 1994-05-18

Family

ID=22189448

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20178988A Expired - Lifetime JPH0638610B2 (ja) 1987-08-13 1988-08-12 レピータボックス装置及びその通信方法

Country Status (8)

Country Link
US (1) US4905232A (ja)
EP (1) EP0303288B1 (ja)
JP (1) JPH0638610B2 (ja)
KR (1) KR930001791B1 (ja)
AU (1) AU599260B2 (ja)
CA (1) CA1311313C (ja)
DE (1) DE3856051T2 (ja)
IL (1) IL87399A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4862355A (en) 1987-08-13 1989-08-29 Digital Equipment Corporation System permitting peripheral interchangeability during system operation
EP0489504B1 (en) * 1990-11-30 1997-03-05 International Business Machines Corporation Bidirectional FIFO buffer for interfacing between two buses
US5321695A (en) * 1991-05-01 1994-06-14 Hewlett-Packard Company Port arrival identification for computer network packets
US5582712A (en) * 1994-04-29 1996-12-10 Uop Downflow FCC reaction arrangement with upflow regeneration
US5586121A (en) * 1995-04-21 1996-12-17 Hybrid Networks, Inc. Asymmetric hybrid access system and method
US8786457B2 (en) * 2011-04-06 2014-07-22 International Business Machines Corporation Identification display method and system

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5621446A (en) * 1979-07-31 1981-02-27 Fujitsu Ltd Packet transmission system
JPS5730448A (en) * 1980-07-30 1982-02-18 Nippon Telegr & Teleph Corp <Ntt> Packet transmission system
JPS58129899A (ja) * 1981-10-20 1983-08-03 シ・エッセ・エ・エレ・チ セントロ・ステュディ・エ・ラボラトリ・テレコミニカチオ−ニ・エッセ・ピ−・ア− 通話およびデ−タに対する局部回路網の伝送ラインに対する多重ランダムアクセスのための分配制御システム
JPS60247347A (ja) * 1984-05-23 1985-12-07 Hitachi Ltd 計測情報伝送方式
JPS6220041A (ja) * 1985-07-19 1987-01-28 Nec Corp デ−タ処理装置の非同期デ−タ転送回路
JPS6240562A (ja) * 1985-08-17 1987-02-21 Casio Comput Co Ltd フアイル転送装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4135156A (en) * 1974-06-20 1979-01-16 Sanders Associates, Inc. Satellite communications system incorporating ground relay station through which messages between terminal stations are routed
US4272809A (en) * 1977-11-16 1981-06-09 Hitachi, Ltd. Channel device
FR2496314A1 (fr) * 1980-12-12 1982-06-18 Texas Instruments France Procede et dispositif pour permettre l'echange d'information entre des systemes de traitement d'information a vitesses de traitement differentes
US4449182A (en) * 1981-10-05 1984-05-15 Digital Equipment Corporation Interface between a pair of processors, such as host and peripheral-controlling processors in data processing systems
US4499576A (en) * 1982-08-13 1985-02-12 At&T Bell Laboratories Multiplexed first-in, first-out queues
US4543654A (en) * 1983-02-03 1985-09-24 Wang Laboratories, Inc. Interfacing a communication network
GB8328396D0 (en) * 1983-10-24 1983-11-23 British Telecomm Multiprocessor system

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5621446A (en) * 1979-07-31 1981-02-27 Fujitsu Ltd Packet transmission system
JPS5730448A (en) * 1980-07-30 1982-02-18 Nippon Telegr & Teleph Corp <Ntt> Packet transmission system
JPS58129899A (ja) * 1981-10-20 1983-08-03 シ・エッセ・エ・エレ・チ セントロ・ステュディ・エ・ラボラトリ・テレコミニカチオ−ニ・エッセ・ピ−・ア− 通話およびデ−タに対する局部回路網の伝送ラインに対する多重ランダムアクセスのための分配制御システム
JPS60247347A (ja) * 1984-05-23 1985-12-07 Hitachi Ltd 計測情報伝送方式
JPS6220041A (ja) * 1985-07-19 1987-01-28 Nec Corp デ−タ処理装置の非同期デ−タ転送回路
JPS6240562A (ja) * 1985-08-17 1987-02-21 Casio Comput Co Ltd フアイル転送装置

Also Published As

Publication number Publication date
US4905232A (en) 1990-02-27
KR890004226A (ko) 1989-04-20
AU599260B2 (en) 1990-07-12
EP0303288B1 (en) 1997-10-22
IL87399A (en) 1992-11-15
EP0303288A3 (en) 1991-10-30
DE3856051T2 (de) 1998-05-07
JPH0638610B2 (ja) 1994-05-18
IL87399A0 (en) 1989-01-31
CA1311313C (en) 1992-12-08
AU2090388A (en) 1989-02-16
EP0303288A2 (en) 1989-02-15
DE3856051D1 (de) 1997-11-27
KR930001791B1 (ko) 1993-03-13

Similar Documents

Publication Publication Date Title
EP0310788B1 (en) System permitting peripheral interchangeability
US4837565A (en) Tri-state function indicator
US5123091A (en) Data processing system and method for packetizing data from peripherals
US6266721B1 (en) System architecture for remote access and control of environmental management
US4860292A (en) Communication protocol
US8924603B2 (en) Protocol adapter for passing diagnostic messages between a host computer and vehicle networks operating in J1939 or J1708 protocol
US6202160B1 (en) System for independent powering of a computer system
US5230071A (en) Method for controlling the variable baud rate of peripheral devices
JPH01144751A (ja) レピータボックス装置及びその通信方法
CN116566761B (zh) Spi双主机共享仲裁系统及方法
JP3115940B2 (ja) 通信回線状態表示回路
JP3057539B2 (ja) 通信エミュレータ装置
CN116126757A (zh) 一种基于SoC系统的串口透传装置及其使用方法
KR890003489B1 (ko) 프로그램 가능한 감시 제어시스템
JPS63181054A (ja) システム拡張装置の状態監視装置
Brittain et al. Unique applications of custom MIL-STD-1553 ASIC
Budlong et al. The 3B20D processor & DMERT operating system: 3B20D input/output system
JPS62539B2 (ja)
JPH05292100A (ja) データ伝送システム
JPS5970053A (ja) 伝送制御装置
JPH11341019A (ja) 多重通信システム
JPH02193429A (ja) 装置間通信方法
JPS583251B2 (ja) 通信制御方式
JPS59177625A (ja) 制御装置