JPH01143534A - 多重伝送方式 - Google Patents

多重伝送方式

Info

Publication number
JPH01143534A
JPH01143534A JP62302423A JP30242387A JPH01143534A JP H01143534 A JPH01143534 A JP H01143534A JP 62302423 A JP62302423 A JP 62302423A JP 30242387 A JP30242387 A JP 30242387A JP H01143534 A JPH01143534 A JP H01143534A
Authority
JP
Japan
Prior art keywords
multiplex transmission
cpu
data
multiplex
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62302423A
Other languages
English (en)
Inventor
Makoto Muto
誠 武藤
Kyosuke Hashimoto
恭介 橋本
Yuusaku Himono
檜物 雄作
Yuichi Ito
裕一 伊藤
Osamu Michihira
修 道平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Mazda Motor Corp
Original Assignee
Furukawa Electric Co Ltd
Mazda Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd, Mazda Motor Corp filed Critical Furukawa Electric Co Ltd
Priority to JP62302423A priority Critical patent/JPH01143534A/ja
Publication of JPH01143534A publication Critical patent/JPH01143534A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/12Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L2001/0092Error control systems characterised by the topology of the transmission link
    • H04L2001/0094Bus

Landscapes

  • Small-Scale Networks (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、いわゆるC3MA/Cll (Carrie
r  SenseMultiple  Access/
Co11ision  Detection)伝送方式
を用いた多重伝送方式に関し、詳細には多重伝送方式に
おける多重伝送路の送信不能検出方法に関する。
(従来の技術) 従来より、各多重ノードが共通の多重伝送路にネットワ
ーク形状に接続された複数の多重ノードを備え、何れか
の多重ノードから宛先アドレスを持つフレームごとにデ
ータを伝送し、この宛先アドレスで指定された多重ノー
ドが正常に受信した時、このフレームに続いてこの指定
された多重ノードから受信確認信号を返送するC3MA
/CD伝送方式を用いた分散制御形の多重伝送方式が提
案されている。このCS MA/CD伝送方式を用いた
自動車用多重伝送方式の概略構成は、例えば第2図に示
すように、ツイストペア線等からなる多重伝送路(バス
)MBを介して複数の多重ノード、例えば、多重ノード
1、多重ノード2、多重ノード3・・・・・・が接続さ
れる。各多重ノードはCPU5、多重伝送制御回路6及
びインタフェース回路7を備えている。
このような自動車用多重伝送方式では、第3図に示すよ
うな構成のフレームF毎に自動車運転情報を伝送するこ
とが行われている。このフレームFは、S D (St
art Delimiter)コード、プライオリティ
コード、フレームIDコード、データ、チエツクコード
、受信確認領域を有するフレーム構成になっている。
先ず、SDコードはフレームFの開始を表す特定のコー
ドであり、受信多重ノードはこのSDコードを受信する
とフレームFの開始を認知する。
プライオリティコードは優先度制御に使用するコードで
あり、同時に複数の多重ノードがデータを送信し、多重
伝送路MB上で信号が衝突した場合にどの信号を優先的
に処理するかを指示する優先順位を示すものである。複
数のデータの衝突が生じた場合には優先度の高いデータ
が先行して処理される。フレームIDコードはデータ領
域の各ビットにどのようなデータが割り付けられたフレ
ームであるかを識別する符号であり、いわばどのような
データが組み合わされてデータ領域が構成されているか
を示すものである。受信多重ノードはフレームIDコー
ドによって、送信されたフレームのデータ領域内のデー
タの内容を識別することができる。データ領域にはビッ
ト毎にヘッドライト、ターンライト、ターンレフト、ホ
ーン、スモールランプ、ヘッドランプ、ヘッドランプロ
ービーム等のオン・オフデータが書き込まれる。データ
に続いてチエツクコード(誤り検出符号)が送信され、
受信多重ノードはチエツクコードを確認することにより
、フレームの終わりであることを知ることができる。デ
ータの伝送を確実にすることを目的として受信多重ノー
ドでは、チエツクコードにより受信したフレームの内容
に誤りがないかをチエツクし、誤りがなければ所定時間
内のある時間後に、受信確認信号(ACK信号)として
自局アドレスを多重伝送路MBに送出する。フレームF
を受信した多重ノードでは、受信確認領域の割り当てら
れたビットにこのACK信号を受は取り、受信側で正常
にデータが受は取られたことを認識する。受信側で正し
くデータが受は取れなかった時(チエツクコードにより
誤りが検出された時)あるいはフレーミングエラー時(
データ長で指定された長さよりも実際に送られたデータ
が短かったり、長かったりした場合)には受信側からA
CK信号を返送しない、この場合、送信側ではフレーム
送信終了後所定時間以内にACK信号が返送されないと
、フレームFの送信が失敗したと判断し同一のフレーム
Fの再送信を開始する。
第3図では、受信確認領域の各ビットは各多重ノードに
対応して割り当てられている。
従来の自動車用多重伝送方式では、各多重ノードは多重
伝送路MBにデータを伝送しようとする時に第2図に示
すように多重ノード内の多重伝送制御回路6が多重伝送
路MBの電圧がOVであることを確認する0通常、多重
伝送路MBババス電圧が+5vでオン、Ovでオフにな
り夫々「1」、「0」の信号波形となる。多重伝送路M
Bが空いていない場合には多重伝送制御回路6はCPU
5からデータを受は取っても多重伝送路MB上にデータ
を送出できない。ここで、多重伝送路MBが他の多重ノ
ード内の電源回路(図示せず)とシジートしたりあるい
は多重伝送路MB自体が断線した場合又は多重ノードが
故障した場合等にも多重ノード1の多重伝送制御回路6
はデータを多重伝送路MB上へ送出できず、待機状態を
とる。このように、従来の自動車用多重伝送方式では、
多重伝送制御回路6がCPU5から受は取ったデータを
回線異常のために多重伝送路MB上に送出できない場合
でも多重伝送制御回路6は受信確認信号及び回線状態デ
ータをCPU5へ返送せず、CPU5が更に次のデータ
を多重伝送制御回路6へ送ることになる。
従来、多重ノード内のCPUが正常にデータの送信が行
なわれ回線異常がないことを確認するには、CPUが多
重伝送制御回路へ回線状態データ要求コマンド又はコン
[・ロール信号を出力して回線状態を確かめている。多
重伝送制御回路はこのコマンド又はコントロール信号に
応答して多重伝送路が正常である又は異常であるという
メツセージをCPUに送り返している。
(発明が解決しようとする問題点) しかしながら、従来の多重伝送方式では、多重伝送路の
回線異常を検出するためには、通常のデータの送受信以
外のメツセージの送受信をCPUと多重伝送制御回路と
の間で行わねばならず、そのためCPU側と多重伝送制
御回路側とに別個に制御論理を持たねばならず、制御が
複雑になり、更に制御負荷が非常に大きくなってしまう
という問題点がある。
本発明は、上記事情に鑑みてなされたものであり、多重
伝送路の送信不能状態を、CPUとのインタフェース負
荷を増大させずに多重伝送制御回路からCPUへ確実に
通知できる多重伝送方式を提供することを目的とする。
(問題点を解決するための手段) 上記目的を達成するために、本発明によれば、複数の多
重ノードが共通の多重伝送路に接続され、各多重ノード
が、送信すべきデータを作成し多重伝送制御回路へ送る
C P Uと、前記データを前記多重伝送路へ送出し受
信多重ノードからの受信確認信号を受信して前記CPU
へ送る多重伝送制御回路とを有し前記多重伝送路を介し
て相互にデータを送受信する多重伝送方式において、前
記多重伝送制御回路が、前記多重伝送路を介してのデー
タの送信不能の際に、その送信不能を示す開存のデータ
構成の受信確認信号を前記CPUに返送する多重伝送方
式が提供される。
(作用) 多重ノード内の多重伝送制御回路が、CPUから受は取
ったデータを多重伝送線を介して他の多重ノードへ送信
し、当該他の多重ノードから受信確認信号を受は取って
CPUへ返す際に、多重伝送回路が回線異常等によりデ
ータを送信不能であることを通常の回線で知らせること
ができる固をのデータ構成の受信確認信号をCPUに返
送する。
(実施例) 以下、本発明の実施例を添付図面に基づいて詳細に説明
する。
第り図は本発明の多重伝送方式に用いるフレームの受信
確認領域の信号の実施例を示す図である。
今、第2図の自動車用多重伝送方式を参照して説明する
と、各多重ノード1.2.3は多重伝送路MBに接続さ
れ、夫々CPU5、多重伝送制御回路6及びインタフェ
ース回路7から構成されている。多重ノードlにおいて
、CPU5と多重伝送制御回路6は、8木のデータバス
D、〜D6、多重伝送制御回路6からCPU5への出力
要求信号線INT、及びCPU5から多重伝送制御回路
6への3本の制御信号線、つまりチップセレクト信号線
CS、書込み信号線WR及び読み出し信号線RDにより
接続されている。多重伝送制御回路6に接続されている
送信信号線TXD及び受信信号線RXDは夫々インタフ
ェース回路7の送信回路及び受信回路を介して多重伝送
路MBに接続されている。多重ノード2及び多重ノード
3・・・も多重ノード1と同様に構成されている。ここ
で、多重ノード1の自己アドレスはroooooool
Jであり、多重ノード2の自己アドレスはroo。
00010Jであり、多重ノード3の自己アドレスはr
ooooolooJであるものとする。
今、多重ノード1のCPU5が多重ノード2、多重ノー
ド3ヘデータを送信する場合には、cPU5はチップセ
レクト信号&IC3に「1」パルスを出力し多重伝送制
御回路6との通信を有効にした後に書込み信号線WRに
「1」パルスを出力してデータバスD、〜D、を介して
、プライオリティコード、フレーム!Dコード、データ
から成る送信データを8ビツト毎に順次パラレルに多重
伝送制御回路6へ書込む、多重伝送制御回路6はこの送
信データにSDショートチエツクコード及び受信確認信
号領域を付加した送信フレームFのフォーマットに構成
して送信信号線TXD及びインタフェース回路7の送信
回路を介して多重伝送路MB上へ送出する。同時に、多
重伝送制御回路6は他の多重ノードからの受信確認(A
 CK)信号をインタフェース回路7の受信回路及び受
信信号線RXDを介して受信する。また、多重伝送制御
回路6は出力要求信号線INTへ「1」パルスを出力す
ることによりCPU5へ出力要求を送り、その後チップ
セレクト信号vAC8が「1」状態になると読み出し信
号線RDの「1」パルスに応答して、受信した受信確認
信号のデータをデータバスD7〜D0へ出力する。これ
°によって、多重ノード1のCPLI5が他の多重ノー
ドの受信状態を知ることができる。
各多重ノードが正常に送信データを受信した場合には、
第1図Ta+上段に示すように、多重伝送制御回路6は
、多重ノード1の自己アドレス「00000001J、
多重ノード2の自己アドレスro0000010J及び
多重ノード3の自己アドレスr00000100Jから
成る合成受信確認信号rooooo111Jを受信確認
領域に受は取り、この受信確認信号をCPU5へ送る。
この際、多重伝送線MBのショートあるいは断線による
又は他の多重ノードの故障等による多重伝送線MBの回
線異常のために多重伝送制御回路6がデータを送信でき
なかった場合には、本発明の多重伝送方式では従来と異
なり送信不能を示す固有のデータ構成の受信確認信号を
CPU5へ送り返す、この固有なつまり通常あり得ない
ような特殊なデータ構造(特殊ビット)の受信確認信号
をCPU5が受は取った時には、CPU5は回線異常で
あると判断する。このように、回線状態データを得るた
めに特殊なコマンドを使用せずに、CPU5と多重伝送
制御回路6との間の通常のデータの送受信方法によって
多重伝送制御回路6が多重伝送線MBの回線異常をCP
U5に通知することができる。
固有のデータ構成の受信確認信号は、まず、第1図+a
lに示されるように、ro 0000000Jつまりオ
ール0として構成できる。このようなオール0の状態は
通常あり得ないデータである。第1図(blには、前述
のro o o o o o OO」という受信確認信
号を多重伝送制御回路6がCPU5へ返送する際に、D
、のピントが回線異常を示す回線状態データr1000
0000Jを付加して受信値!!!信号を構成する実施
例が示されている。更に、第1図fclには、正常時の
受信確認信号[00000111Jには回線が正常であ
ることを示す回線状態データr00000000Jを付
加し、送信不能時の固有の受信確認信号r 00000
000 Jには前述の送信不能時の回線状態データr1
0000000Jを付加する実施例が示されている。第
1図Fdlには、送信不能時にCPU5へ受信確認信号
は返さずに前述の送信不能時の回線状態データrl O
OOOOOQJだけを返す実施例が示されている。そし
て、第1図te>には、送信不能時にはCPU5への受
信確認信号は返さず、前述の回線状態データrlooo
0000Jだけを渡すが、更にCPU5がチップセレク
ト信号線C8へ「1」パルスを出力して多重伝送制御回
路6との通信を有効にし書込み信号線WRへ「1」パル
スを出力して回線状態データ要求コマンドをデータバス
D7−〇〇を介して多重伝送制御回路6へ書込んだ時に
、多重伝送制御回路6がその時点の回線状態データ例え
ばro 0000000JをCPU5へ送るという実施
例が示されている。
(発明の効果) 以上説明したように、本発明によれば、複数の多重ノー
ドが共通の多重伝送路に接続され、各多重ノードが、送
信すべきデータを作成し多重伝送制御回路へ送るCPU
と、前記データを前記多重伝送路へ送出し受信多重ノー
ドからの受信確認信号を受信して前記CPUへ送る多重
伝送制御回路とを有し前記多重伝送路を介して相互にデ
ータを送受信する多重伝送方式において、前記多重伝送
制御回路が、前記多重伝送路を介してのデータの送信不
能の際に、その送信不能を示す固有のデータ構成の受信
確認信号を前記CPUに返送することにより、特別の制
御論理を使用せずに正常状態と同じ制御論理で多重伝送
路の送信不能をCPUに知らせることができ、そのため
にCPUと多重伝送制御回路との間のインタフェースが
統一でき、その結果CPU及び多重伝送制御回路の制御
負荷を増大させないという効果が得られる。
【図面の簡単な説明】
第1図は本発明の多重伝送方式に用いるフレームの受信
確認領域の信号の実施例を示す図、第2図はC5MA/
 CD伝送方式を用いた自動車用多重伝送方式を示す概
略構成図、第3図は従来の自動車用多重伝送方式におけ
るフレームを説明する模式図である。 1.2.3・・・多重ノード、5・・・CPU、6・・
・多重伝送制御回路、7・・・インタフェース回路、M
B・・・多重伝送路、F・・・フレーム。

Claims (5)

    【特許請求の範囲】
  1. (1)複数の多重ノードが共通の多重伝送路に接続され
    、各多重ノードが、送信すべきデータを作成し多重伝送
    制御回路へ送るCPUと、前記データを前記多重伝送路
    へ送出し受信多重ノードからの受信確認信号を受信して
    前記CPUへ送る多重伝送制御回路とを有し前記多重伝
    送路を介して相互にデータを送受信する多重伝送方式に
    おいて、前記多重伝送制御回路が、前記多重伝送路を介
    してのデータの送信不能の際に、その送信不能を示す固
    有のデータ構成の受信確認信号を前記CPUに返送する
    ことを特徴とする多重伝送方式。
  2. (2)前記多重伝送制御回路が、前記固有のデータ構成
    の受信確認信号に、前記多重伝送線の回線状態を示す回
    線状態データを付加して前記CPUに返送する特許請求
    の範囲第1項記載の多重伝送方式。
  3. (3)前記多重伝送制御回路が、前記多重伝送路の送信
    可能時には正常な受信確認信号に正常な回線状態データ
    を付加して前記CPUに返送し、送信不能時には前記固
    有データ構成の受信確認信号に送信不能を示す回線状態
    データを付加して前記CPUに返送する特許請求の範囲
    第1項記載の多重伝送方式。
  4. (4)前記多重伝送回路が、送信不能時には前記多重伝
    送路の送信不能を示す回線状態データを前記CPUに返
    送する特許請求の範囲第3項記載の多重伝送方式。
  5. (5)前記多重伝送回路が、送信不能時及び前記CPU
    からの回線状態データ要求時のどちらの場合にも回線状
    態データを前記CPUに返送する特許請求の範囲第3項
    記載の多重伝送方式。
JP62302423A 1987-11-30 1987-11-30 多重伝送方式 Pending JPH01143534A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62302423A JPH01143534A (ja) 1987-11-30 1987-11-30 多重伝送方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62302423A JPH01143534A (ja) 1987-11-30 1987-11-30 多重伝送方式

Publications (1)

Publication Number Publication Date
JPH01143534A true JPH01143534A (ja) 1989-06-06

Family

ID=17908740

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62302423A Pending JPH01143534A (ja) 1987-11-30 1987-11-30 多重伝送方式

Country Status (1)

Country Link
JP (1) JPH01143534A (ja)

Similar Documents

Publication Publication Date Title
JP2771556B2 (ja) 車両用多重伝送装置
JP2904283B2 (ja) 車両用多重伝送装置
EP0094179B1 (en) Computer interconnection part
JPH0771088B2 (ja) 多重伝送方式
US20020087763A1 (en) Communication sytem with a communication bus
US6697966B1 (en) Data bus for a plurality of nodes
JPH06259343A (ja) 多重バス制御方式及びそれを用いたシステム
JPH01143534A (ja) 多重伝送方式
JPH01143537A (ja) 多重伝送方式
JP3088200B2 (ja) 多重通信装置
JP3182246B2 (ja) 多重伝送システム
JPH01143533A (ja) 多重伝送方法
JP2959860B2 (ja) 多重伝送方式
JP3088201B2 (ja) 多重通信装置
JPH021649A (ja) 多重伝送方式
US20090210610A1 (en) Computer system, data relay device and control method for computer system
JP3088197B2 (ja) 多重通信装置
JP2862136B2 (ja) 多重伝送方式
JP3050637B2 (ja) 多重伝送方式
JPH04304736A (ja) 多重伝送におけるidフィルタリング方式
JPH0233241A (ja) 車載用データ伝送システム
JPH0233242A (ja) 車載用データ伝送システム
JPH10187598A (ja) 車両データ伝送システム
JP2687800B2 (ja) 通信異常検出装置
JPS61251341A (ja) 通信制御システム