JPH01143412A - アクティブフィルタ - Google Patents
アクティブフィルタInfo
- Publication number
- JPH01143412A JPH01143412A JP29974187A JP29974187A JPH01143412A JP H01143412 A JPH01143412 A JP H01143412A JP 29974187 A JP29974187 A JP 29974187A JP 29974187 A JP29974187 A JP 29974187A JP H01143412 A JPH01143412 A JP H01143412A
- Authority
- JP
- Japan
- Prior art keywords
- source
- field effect
- drain
- fet
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 claims abstract description 20
- 239000003990 capacitor Substances 0.000 abstract description 7
- 230000000694 effects Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はアナログ信号及びディジタル信号の帯域制限に
使用するアクティブフィルタに関し、特に電界効果トラ
ンジスタ(FET)を用いたアクティブフィルタに関す
る。
使用するアクティブフィルタに関し、特に電界効果トラ
ンジスタ(FET)を用いたアクティブフィルタに関す
る。
従来、この種のアクティブフィルタは、第2図に示すよ
うに演算増幅器へ〇に抵抗R0及びコンデンサC0を接
続し、かつ1を入力端、3を出力端とした構成とされて
いる。
うに演算増幅器へ〇に抵抗R0及びコンデンサC0を接
続し、かつ1を入力端、3を出力端とした構成とされて
いる。
このアクティブフィルタでは、遮断周波数f0を可変す
る場合には、抵抗R8又はコンデンサc。
る場合には、抵抗R8又はコンデンサc。
を可変することにより実現できるが、−Cに抵抗R0を
可変することが多く行われている。抵抗R6を可変する
場合には、複数の固定抵抗器をスイッチで切換えるもの
、連続的に抵抗値が変化される可変抵抗器を用いるもの
、或いはFETのソース・ドレイン間抵抗を利用したも
の等が使用されている。
可変することが多く行われている。抵抗R6を可変する
場合には、複数の固定抵抗器をスイッチで切換えるもの
、連続的に抵抗値が変化される可変抵抗器を用いるもの
、或いはFETのソース・ドレイン間抵抗を利用したも
の等が使用されている。
〔発明が解決しようとする問題点]
上述した従来のアクティブフィルタにおいて、遮断周波
数を変化させるための抵抗変化として、固定抵抗器をス
イッチで切換える場合は、遮断周波数r0値を正確に設
定することができるが、抵抗値は段階的に変化されるた
め設定数の配置を効率的に行えないという問題がある。
数を変化させるための抵抗変化として、固定抵抗器をス
イッチで切換える場合は、遮断周波数r0値を正確に設
定することができるが、抵抗値は段階的に変化されるた
め設定数の配置を効率的に行えないという問題がある。
可変抵抗器では、抵抗値が連続変化できるため、設定数
の配置を効率的に行えるが、遮断周波数I0値を正確に
設定することにやや難がある。
の配置を効率的に行えるが、遮断周波数I0値を正確に
設定することにやや難がある。
FETを用いたものは、第3図に示すようにゲート・ソ
ース間の電圧VGSを可変することにより変化されるソ
ース・ドレイン間抵抗RDSを利用しているため、可変
抵抗器と同様に設定数の配置を効率的に行えるが、素子
のばらつきや温度変化により抵抗値が変化され、遮断周
波数10を正確かつ安定に設定できないという問題点が
ある。
ース間の電圧VGSを可変することにより変化されるソ
ース・ドレイン間抵抗RDSを利用しているため、可変
抵抗器と同様に設定数の配置を効率的に行えるが、素子
のばらつきや温度変化により抵抗値が変化され、遮断周
波数10を正確かつ安定に設定できないという問題点が
ある。
本発明は、設定数の配置効率を高めるとともに、遮断周
波数を正確かつ安定に設定することができるアクティブ
フィルタを提供することを目的としている。
波数を正確かつ安定に設定することができるアクティブ
フィルタを提供することを目的としている。
本発明のアクティブフィルタは、演算増幅器に接続され
る可変抵抗素子として電界効果トランジスタを用い、そ
のゲート・ソース間電圧の変化に伴ってソース・ドレイ
ン間抵抗を変化させるように構成し、かつ電界効果トラ
ンジスタのゲート・ソース間電圧を供給する回路にソー
ス・ドレイン間抵抗を一定に保持する制御回路を接続し
た構成としている。
る可変抵抗素子として電界効果トランジスタを用い、そ
のゲート・ソース間電圧の変化に伴ってソース・ドレイ
ン間抵抗を変化させるように構成し、かつ電界効果トラ
ンジスタのゲート・ソース間電圧を供給する回路にソー
ス・ドレイン間抵抗を一定に保持する制御回路を接続し
た構成としている。
次に、本発明を図面を参照して説明する。
第1図はFETを使用したアクティブフィルタの一実施
例の回路図であり、ここでは1次の低域フィルタを構成
した例を示している。
例の回路図であり、ここでは1次の低域フィルタを構成
した例を示している。
同図において、A+ 、At 、A3は演算増幅器、B
は定電流源、C,、C,はコンデンサ、RI。
は定電流源、C,、C,はコンデンサ、RI。
R,、R,は抵抗を示している。そして、前記演算増幅
器A2でフィルタ部10を構成し、演算増幅器AIで入
力バッフ7部20を構成し、演算増幅器A3で制御回路
30を構成している。
器A2でフィルタ部10を構成し、演算増幅器AIで入
力バッフ7部20を構成し、演算増幅器A3で制御回路
30を構成している。
詳細に説明すると、前記フィルタ部10は、演算増幅器
A2にコンデンサC2及び抵抗としての電界効果トラン
ジスタFETを接続しており、出力端3から出力するよ
うになっている。この電界効果トランジスタFETはド
レイン・ソース間の抵抗RflSを利用しており、その
ゲート・ソース間の電圧VCSを制御回路30で制御す
るように構成している。
A2にコンデンサC2及び抵抗としての電界効果トラン
ジスタFETを接続しており、出力端3から出力するよ
うになっている。この電界効果トランジスタFETはド
レイン・ソース間の抵抗RflSを利用しており、その
ゲート・ソース間の電圧VCSを制御回路30で制御す
るように構成している。
また、前記入力バッファ部20は演算増幅器A1に結合
コンデンサC3とバイアス抵抗R0を接続し、これを入
力端lに接続するとともに基準用直流電圧−Eが印加さ
れる。また、その出力端2を前記電界効果トランジスタ
FETのドレインに接続している。
コンデンサC3とバイアス抵抗R0を接続し、これを入
力端lに接続するとともに基準用直流電圧−Eが印加さ
れる。また、その出力端2を前記電界効果トランジスタ
FETのドレインに接続している。
前記制御回路30は、演算増幅器に定電流源B及び抵抗
を接続した構成とし、その出力端5から前記電界効果ト
ランジスタFETのゲート・ソース電圧VCSを出力さ
せている。なお、この制御回路30において、4は演算
増幅器A、の+側入力端、6は接地端、I2は定電流源
Bの電流を夫々示している。
を接続した構成とし、その出力端5から前記電界効果ト
ランジスタFETのゲート・ソース電圧VCSを出力さ
せている。なお、この制御回路30において、4は演算
増幅器A、の+側入力端、6は接地端、I2は定電流源
Bの電流を夫々示している。
ここで、電界効果トランジスタFETにNチャンネルデ
プレッション形MO3FETを用いた場合のゲート・ソ
ース間の電圧VCSとドレイン・ソース間の抵抗RDS
値の特性例は第3図に示す通りである。
プレッション形MO3FETを用いた場合のゲート・ソ
ース間の電圧VCSとドレイン・ソース間の抵抗RDS
値の特性例は第3図に示す通りである。
第1図の構成において、演算増幅器A、の出力端2の電
圧■2は V、 =−E ・・・(1) となる。演算増幅器Ax 、A3の入力バイアス電流が
Itより十分に小さいとした時、 1+=Iz ・・・(2) CI+ はFETのドレイン・ソース間電流)となる。
圧■2は V、 =−E ・・・(1) となる。演算増幅器Ax 、A3の入力バイアス電流が
Itより十分に小さいとした時、 1+=Iz ・・・(2) CI+ はFETのドレイン・ソース間電流)となる。
(1) 、 (2)式より演算増幅器A、の+側入力端
4の電圧■4は、 Va = It Ros E ・・・(3)となる
。
4の電圧■4は、 Va = It Ros E ・・・(3)となる
。
(3)式より演算増幅器A3の出力端5の電圧■5は、
Vs =V4 (1+Rz /R3)・・・(4)と
なる。
なる。
基準用直流電圧−Eと定電流源Bの電流I2が一定の時
、電界効果トランジスタFETのドレイン・ソース間抵
抗RDSが外的影客(温度変化等)により変化した時、
制御回路30は次のような動作をする。
、電界効果トランジスタFETのドレイン・ソース間抵
抗RDSが外的影客(温度変化等)により変化した時、
制御回路30は次のような動作をする。
RD3減少→(3)式よりv4m少→(4)式より■。
減少→第2図よりR0増加
RDS増加→(3)式よりv4増加→(4)式ヨリ■。
増加→第2図よりRDS減少
ここで、接地端6の電圧は零(0■)なので、制御回路
30が安定するのは、 V4′EO・・・(5) となる時である。但し、R,/R,>1であることが要
求される。
30が安定するのは、 V4′EO・・・(5) となる時である。但し、R,/R,>1であることが要
求される。
(3)式より、
R0ζE/1.・・・(6)
となり、電界効果トランジスタFETのドレイン・ソー
ス間抵抗RDSは基準用直流電圧−Eを一定とすれば、
定電流源Bの電流■2により決定されることになる。
ス間抵抗RDSは基準用直流電圧−Eを一定とすれば、
定電流源Bの電流■2により決定されることになる。
定電流源Bの電流I2が外的影響(温度変化等)を受は
難いとすれば、定電流源Bの電流りにより電界効果トラ
ンジスタFETのドレイン・ソース間抵抗R□を制御で
き、かつ電界効果トランジスタFETの素子のばらつき
及び温度変化によるドレイン・ソース間の抵抗RDsの
変化を補償できる。
難いとすれば、定電流源Bの電流りにより電界効果トラ
ンジスタFETのドレイン・ソース間抵抗R□を制御で
き、かつ電界効果トランジスタFETの素子のばらつき
及び温度変化によるドレイン・ソース間の抵抗RDsの
変化を補償できる。
ここで、フィルタ部10における遮断周波数f。
は、
fo−1/2πCz Rns・・・(7)となり、C2
を固定すれば、上記により遮断周波数f0は定電流源B
の電流I2により制御できる。
を固定すれば、上記により遮断周波数f0は定電流源B
の電流I2により制御できる。
但し、(7)式は電界効果トランジスタFETのドレイ
ン・ソース間抵抗R0の値が、演算増幅器A、、A、の
入力インピーダンス、及び定電流源Bのインピーダンス
より十分に小さい時に成り立つ。
ン・ソース間抵抗R0の値が、演算増幅器A、、A、の
入力インピーダンス、及び定電流源Bのインピーダンス
より十分に小さい時に成り立つ。
以上説明したように本発明は、演算増幅器に接続される
可変抵抗素子としての電界効果トランジスタのゲート・
ソース間電圧を供給する回路にソース・ドレイン間抵抗
を一定に保持する制御回路を接続しているので、その設
定の配置を効率的に行ない得るのはもとよりのこと、温
度変化や素子のばらつきに対してもソース・ドレイン間
抵抗を一定に保持でき、フィルタの遮断周波数を正確か
つ安定に設定できる効果がある。
可変抵抗素子としての電界効果トランジスタのゲート・
ソース間電圧を供給する回路にソース・ドレイン間抵抗
を一定に保持する制御回路を接続しているので、その設
定の配置を効率的に行ない得るのはもとよりのこと、温
度変化や素子のばらつきに対してもソース・ドレイン間
抵抗を一定に保持でき、フィルタの遮断周波数を正確か
つ安定に設定できる効果がある。
第1図は本発明の一実施例の回路図、第2図は従来のア
クティブフィルタの回路図、第3図はNチャンネルデプ
レッション形MO3FETのドレイン・ソース間の抵抗
値の特性を示す図である。 l・・・入力端、2・・・出力端、3・・・出力端、4
・・・入力端、5・・・出力端、6・・・接地端、10
・・・アクティブフィルタ、20・・・バッファ、30
・・・制御回路、At 、At 、A3・・・演算増幅
器、B・・・定電流源、C,、C,・・・コンデンサ、
R+ 、Rz 、R3・・・抵抗。 第1図 FETの一シ′二F・ソーヌ同ノ1シ;ンタ已CVGS
) 手続主甫正書(自発) 昭和63年11月 9日
クティブフィルタの回路図、第3図はNチャンネルデプ
レッション形MO3FETのドレイン・ソース間の抵抗
値の特性を示す図である。 l・・・入力端、2・・・出力端、3・・・出力端、4
・・・入力端、5・・・出力端、6・・・接地端、10
・・・アクティブフィルタ、20・・・バッファ、30
・・・制御回路、At 、At 、A3・・・演算増幅
器、B・・・定電流源、C,、C,・・・コンデンサ、
R+ 、Rz 、R3・・・抵抗。 第1図 FETの一シ′二F・ソーヌ同ノ1シ;ンタ已CVGS
) 手続主甫正書(自発) 昭和63年11月 9日
Claims (1)
- (1)演算増幅器に接続される可変抵抗素子として電界
効果トランジスタを用い、そのゲート・ソース間電圧の
変化に伴ってソース・ドレイン間抵抗を変化させるよう
に構成したアクティブフィルタにおいて、前記電界効果
トランジスタのゲート・ソース間電圧を供給する回路に
ソース・ドレイン間抵抗を一定に保持する制御回路を接
続したことを特徴とするアクティブフィルタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29974187A JPH01143412A (ja) | 1987-11-30 | 1987-11-30 | アクティブフィルタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29974187A JPH01143412A (ja) | 1987-11-30 | 1987-11-30 | アクティブフィルタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01143412A true JPH01143412A (ja) | 1989-06-06 |
JPH0570330B2 JPH0570330B2 (ja) | 1993-10-04 |
Family
ID=17876407
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29974187A Granted JPH01143412A (ja) | 1987-11-30 | 1987-11-30 | アクティブフィルタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01143412A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000050556A (ko) * | 1999-01-12 | 2000-08-05 | 구자홍 | 인버터 세탁기의 과전류 보호회로 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4827661A (ja) * | 1971-07-26 | 1973-04-12 |
-
1987
- 1987-11-30 JP JP29974187A patent/JPH01143412A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4827661A (ja) * | 1971-07-26 | 1973-04-12 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000050556A (ko) * | 1999-01-12 | 2000-08-05 | 구자홍 | 인버터 세탁기의 과전류 보호회로 |
Also Published As
Publication number | Publication date |
---|---|
JPH0570330B2 (ja) | 1993-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4004164A (en) | Compensating current source | |
EP1405406A2 (en) | Bias method and circuit for distortion reduction | |
EP0534007A1 (en) | Differential amplifier arrangement | |
JPH07106875A (ja) | 半導体集積回路 | |
US4396890A (en) | Variable gain amplifier | |
KR790001773B1 (ko) | 증 폭 기 | |
JPH0951238A (ja) | マイクロ波増幅器回路 | |
KR100187200B1 (ko) | 트랜스 컨덕턴스를 이용한 차단 주파수 안정화 장치 | |
JPH01143412A (ja) | アクティブフィルタ | |
KR100219037B1 (ko) | 선형화된 저항성을 이용한 모스펫 아날로그 곱셈기 | |
US6876255B2 (en) | Linear amplifier using non-linear CMOS capacitors | |
CN101651452A (zh) | 一种rc积分电路 | |
JPH0413305A (ja) | 遅延回路 | |
JP3217557B2 (ja) | 電圧利得制御回路 | |
JPS58103219A (ja) | 可変線形抵抗 | |
WO1999007067A1 (en) | Offset adjustment of cmos matched pairs with body voltage | |
JPS6313203B2 (ja) | ||
JPS63253707A (ja) | オフセツト調整付バツフアアンプ | |
JPH01136414A (ja) | 接合容量キャンセル式fetスイッチ回路 | |
KR900003752B1 (ko) | 제곱 연산 장치 | |
JP2808855B2 (ja) | 定電圧回路 | |
JPH0374534B2 (ja) | ||
JPS6065607A (ja) | 演算増幅器 | |
JPH0328578Y2 (ja) | ||
SU1201820A1 (ru) | Стабилизатор двухпол рного напр жени |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |