JPH0570330B2 - - Google Patents
Info
- Publication number
- JPH0570330B2 JPH0570330B2 JP62299741A JP29974187A JPH0570330B2 JP H0570330 B2 JPH0570330 B2 JP H0570330B2 JP 62299741 A JP62299741 A JP 62299741A JP 29974187 A JP29974187 A JP 29974187A JP H0570330 B2 JPH0570330 B2 JP H0570330B2
- Authority
- JP
- Japan
- Prior art keywords
- source
- field effect
- effect transistor
- resistance
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005669 field effect Effects 0.000 claims description 23
- 239000008186 active pharmaceutical agent Substances 0.000 description 12
- 239000003990 capacitor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はアナログ信号及びデイジタル信号の帯
域制限に使用するアクテイブフイルタに関し、特
に電界効果トランジスタ（FET）を用いたアク
テイブフイルタに関する。
域制限に使用するアクテイブフイルタに関し、特
に電界効果トランジスタ（FET）を用いたアク
テイブフイルタに関する。
従来、この種のアクテイブフイルタは、第２図
に示すように演算増幅器A0に抵抗R0及びコンデ
ンサC0を接続し、かつ１を入力端、３を出力端
とした構成とされている。
に示すように演算増幅器A0に抵抗R0及びコンデ
ンサC0を接続し、かつ１を入力端、３を出力端
とした構成とされている。
このアクテイブフイルタでは、遮断周波数0を
可変する場合には、抵抗R0又はコンデンサC0を
可変することにより実現できるが、一般に抵抗
R0を可変することが多く行われている。抵抗R0
を可変する場合には、複数の固定抵抗器をスイツ
チでで切換えるもの、連続的に抵抗値が変化され
る可変抵抗器を用いるもの、或いはFETのソー
ス・ドレイン間抵抗を利用したもの等が使用され
ている。
可変する場合には、抵抗R0又はコンデンサC0を
可変することにより実現できるが、一般に抵抗
R0を可変することが多く行われている。抵抗R0
を可変する場合には、複数の固定抵抗器をスイツ
チでで切換えるもの、連続的に抵抗値が変化され
る可変抵抗器を用いるもの、或いはFETのソー
ス・ドレイン間抵抗を利用したもの等が使用され
ている。
上述した従来のアクテイブフイルタにおいて、
遮断周波数を変化させるための抵抗変化として、
固定抵抗器をスイツチで切換える場合は、遮断周
波数0値を正確に設定することができるが、抵抗
値は段階的に変化されるため設定数の配置を効率
的に行えないという問題がある。可変抵抗器で
は、抵抗値が連続変化できるため、設定数の配置
を効率的に行えるが、遮断周波数0値を正確に設
定することにやや難がある。
遮断周波数を変化させるための抵抗変化として、
固定抵抗器をスイツチで切換える場合は、遮断周
波数0値を正確に設定することができるが、抵抗
値は段階的に変化されるため設定数の配置を効率
的に行えないという問題がある。可変抵抗器で
は、抵抗値が連続変化できるため、設定数の配置
を効率的に行えるが、遮断周波数0値を正確に設
定することにやや難がある。
FETを用いたものは、第３図に示すようにゲ
ート・ソース間の電圧VGSを可変することにより
変化されるソース・ドレイン間抵抗RDSを利用し
ているため、可変抵抗器と同様に設定数の配置を
効率的に行えるが、素子のばらつきや温度変化に
より抵抗値が変化し、遮断周波数0を正確かつ安
定に設定できないという問題点がある。
ート・ソース間の電圧VGSを可変することにより
変化されるソース・ドレイン間抵抗RDSを利用し
ているため、可変抵抗器と同様に設定数の配置を
効率的に行えるが、素子のばらつきや温度変化に
より抵抗値が変化し、遮断周波数0を正確かつ安
定に設定できないという問題点がある。
本発明は、設定数の配置効率を高めるととも
に、遮断周波数を正確かつ安定に設定することが
できるアクテイブフイルタを提供することを目的
としている。
に、遮断周波数を正確かつ安定に設定することが
できるアクテイブフイルタを提供することを目的
としている。
本発明のアクテイブフイルタは、演算増幅器に
接続される可変抵抗素子として電界効果トランジ
スタを用い、そのゲート・ソース間電圧の変化に
伴つてソース・ドレイン間抵抗を変化させるよう
に構成し、かつ電界効果トランジスタのゲート・
ソース間電圧を供給する回路にソース・ドレイン
間抵抗を一定に保持する制御回路を接続し、更に
この制御回路は、一方の入力端が定電流源と前記
電界効果トランジスタのソースに接続され、他方
の入力端が抵抗を介して出力端に接続され、かつ
出力端が前記電界効果トランジスタのゲートに接
続される演算増幅器で構成している。
接続される可変抵抗素子として電界効果トランジ
スタを用い、そのゲート・ソース間電圧の変化に
伴つてソース・ドレイン間抵抗を変化させるよう
に構成し、かつ電界効果トランジスタのゲート・
ソース間電圧を供給する回路にソース・ドレイン
間抵抗を一定に保持する制御回路を接続し、更に
この制御回路は、一方の入力端が定電流源と前記
電界効果トランジスタのソースに接続され、他方
の入力端が抵抗を介して出力端に接続され、かつ
出力端が前記電界効果トランジスタのゲートに接
続される演算増幅器で構成している。
次に、本発明を図面を参照して説明する。
第１図はFETを使用したアクテイブフイルタ
の一実施例の回路図であり、ここでは１次の低域
フイルタを構成した例を示している。
の一実施例の回路図であり、ここでは１次の低域
フイルタを構成した例を示している。
同図において、A1，A2，A3は演算増幅器、Ｂ
は定電流源、C1，C2はコンデンサ、R1，R2，R3
は抵抗を示している。そして、前記演算増幅器
A2でフイルタ部１０を構成し、演算増幅器A1で
入力バツフア部２０を構成し、演算増幅器A3で
制御回路３０を構成している。
は定電流源、C1，C2はコンデンサ、R1，R2，R3
は抵抗を示している。そして、前記演算増幅器
A2でフイルタ部１０を構成し、演算増幅器A1で
入力バツフア部２０を構成し、演算増幅器A3で
制御回路３０を構成している。
詳細に説明すると、前記フイルタ部１０は、演
算増幅器A2にコンデンサC2及び抵抗としての電
界効果トランジスタFETを接続しており、出力
端３から出力するようになつている。この電界効
果トランジスタFETはドレイン・ソース間の抵
抗RDSを利用しており、そのゲート・ソース間の
電圧VGSを制御回路３０で制御するように構成し
ている。
算増幅器A2にコンデンサC2及び抵抗としての電
界効果トランジスタFETを接続しており、出力
端３から出力するようになつている。この電界効
果トランジスタFETはドレイン・ソース間の抵
抗RDSを利用しており、そのゲート・ソース間の
電圧VGSを制御回路３０で制御するように構成し
ている。
また、前記入力バツフア部２０は演算増幅器
A1に結合コンデンサC1とバイアス抵抗R1を接続
し、これを入力端１に接続すとともに基準用直流
電圧−Ｅが印加される。また、その出力端２を前
記電界効果トランジスタFETのソースに接続し
ている。
A1に結合コンデンサC1とバイアス抵抗R1を接続
し、これを入力端１に接続すとともに基準用直流
電圧−Ｅが印加される。また、その出力端２を前
記電界効果トランジスタFETのソースに接続し
ている。
前記制御回路３０は、演算増幅器A3に定電流
源Ｂ及び抵抗R2，R3を接続した構成とし、その
出力端５から前記電界効果トランジスタFETの
ゲート・ソース電圧VGSを出力させている。な
お、この制御回路３０において、４は演算増幅器
A3の＋側入力端、６は接地端、I2は定電流源Ｂの
電流を夫々示している。
源Ｂ及び抵抗R2，R3を接続した構成とし、その
出力端５から前記電界効果トランジスタFETの
ゲート・ソース電圧VGSを出力させている。な
お、この制御回路３０において、４は演算増幅器
A3の＋側入力端、６は接地端、I2は定電流源Ｂの
電流を夫々示している。
ここで、電界効果トランジスタFETにＮチヤ
ンネルデプレツシヨン形MOSFETを用いた場合
のゲート・スース間の電圧VGSとドレイン・ソー
ス間の抵抗RDS値の特性例は第３図に示す通りで
ある。
ンネルデプレツシヨン形MOSFETを用いた場合
のゲート・スース間の電圧VGSとドレイン・ソー
ス間の抵抗RDS値の特性例は第３図に示す通りで
ある。
第１図の構成において、演算増幅器A1の出力
端２の電圧V2は V2＝−Ｅ …(1) となる。演算増幅器A2，A3の入力バイアス電流
がI1より十分に小さいとした時、 I1＝I2 …(2) （I1はFETのドレイン・ソース間電流） となる。
端２の電圧V2は V2＝−Ｅ …(1) となる。演算増幅器A2，A3の入力バイアス電流
がI1より十分に小さいとした時、 I1＝I2 …(2) （I1はFETのドレイン・ソース間電流） となる。
(1)，(2)式より演算増幅器A3の＋側入力端４の
電圧V4は、 V4＝I2RDS−Ｅ …(3) となる。
電圧V4は、 V4＝I2RDS−Ｅ …(3) となる。
(3)式より演算増幅器A3の出力端５の電圧V5は、
V5＝V4（１＋R2／R3） …(4)
となる。
基準用直流電圧−Ｅと定電流源Ｂの電流I2が一
定の時、電界効果トランジスタFETのドレイ
ン・ソース間抵抗RDSが外的影響（温度変化等）
により変化した時、制御回路３０は次のような動
作をする。
定の時、電界効果トランジスタFETのドレイ
ン・ソース間抵抗RDSが外的影響（温度変化等）
により変化した時、制御回路３０は次のような動
作をする。
RDS減少→(3)式よりV4減少→(4)式よりV5減少→
第３図よりRDS増加 RDS増加→(3)式よりV4増加→(4)式よりV5増加→
第３図よりRDS減少 ここで、接地端６の電圧は零（0V）なので、
制御回路３０が安定するのは、 V4≒０ …(5) となる時である。但し、R2／R3≫１であること
が要求される。
第３図よりRDS増加 RDS増加→(3)式よりV4増加→(4)式よりV5増加→
第３図よりRDS減少 ここで、接地端６の電圧は零（0V）なので、
制御回路３０が安定するのは、 V4≒０ …(5) となる時である。但し、R2／R3≫１であること
が要求される。
(3)式より、
RDS≒Ｅ／I2 …(6)
となり、電界効果トランジスタFETのドレイ
ン・ソース間抵抗RDSは基準用直流電圧−Ｅを一
定とすれば、定電流源Ｂの電流I2により決定され
ることになる。
ン・ソース間抵抗RDSは基準用直流電圧−Ｅを一
定とすれば、定電流源Ｂの電流I2により決定され
ることになる。
定電流源Ｂの電流I2が外的影響（温度変化等）
を受け難いとすれば、定電流源Ｂの電流I2により
電界効果トランジスタFETのドレイン・ソース
間抵抗RDSを制御でき、かつ電界効果トランジス
タFETの素子のばらつき及び温度変化によるド
レイン・ソース間の抵抗RDSの変化を補償できる。
を受け難いとすれば、定電流源Ｂの電流I2により
電界効果トランジスタFETのドレイン・ソース
間抵抗RDSを制御でき、かつ電界効果トランジス
タFETの素子のばらつき及び温度変化によるド
レイン・ソース間の抵抗RDSの変化を補償できる。
ここで、フイルタ部１０における遮断周波数0
は、 0＝１／2πC2RDS …(7) となり、C2を固定すれば、上記により遮断周波
数0は定電流源Ｂの電流I2により制御できる。
は、 0＝１／2πC2RDS …(7) となり、C2を固定すれば、上記により遮断周波
数0は定電流源Ｂの電流I2により制御できる。
但し、(7)式は電界効果トランジスタFETのド
レイン・ソース間抵抗RDSの値が、演算増幅器
A2，A3の入力インピーダンス、及び定電流源Ｂ
のインピーダンスより十分に小さい時に成り立
つ。
レイン・ソース間抵抗RDSの値が、演算増幅器
A2，A3の入力インピーダンス、及び定電流源Ｂ
のインピーダンスより十分に小さい時に成り立
つ。
〔発明の効果〕〕
以上説明したように本発明は、演算増幅器に接
続される可変抵抗素子としての電界効果トランジ
スタのゲート・ソース間電圧を供給する回路にソ
ース・ドレイン間抵抗を一定に保持する制御回路
を接続し、この制御回路は演算増幅器の入力端に
入力される電界効果トランジスタのソース電位に
基づいてその出力端の電位を変化させ、これに基
づいて電界効果トランジスタのゲート電位を変化
させるように構成しているのでその設定の配置を
効率的に行ない得るのはもとよりのこと、温度変
化や素子のばらつきに対してもソース・ドレイン
間抵抗を一定に保持でき、フイルタの遮断周波数
を正確かつ安定に設定できる効果がある。
続される可変抵抗素子としての電界効果トランジ
スタのゲート・ソース間電圧を供給する回路にソ
ース・ドレイン間抵抗を一定に保持する制御回路
を接続し、この制御回路は演算増幅器の入力端に
入力される電界効果トランジスタのソース電位に
基づいてその出力端の電位を変化させ、これに基
づいて電界効果トランジスタのゲート電位を変化
させるように構成しているのでその設定の配置を
効率的に行ない得るのはもとよりのこと、温度変
化や素子のばらつきに対してもソース・ドレイン
間抵抗を一定に保持でき、フイルタの遮断周波数
を正確かつ安定に設定できる効果がある。
第１図は本発明の一実施例の回路図、第２図は
従来のアクテイブフイルタの回路図、第３図はＮ
チヤンネルデプレツシヨン形MOSFETのドレイ
ン・ソース間の抵抗値の特性を示す図である。 １……入力端、２……出力端、３……出力端、
４……入力端、５……出力端、６……接地端、１
０……アクテイブフイルタ、２０……バツフア、
３０……制御回路、A1，A2，A3……演算増幅
器、Ｂ……定電流源、C1，C2……コンデンサ、
R1，R2，R3……抵抗。
従来のアクテイブフイルタの回路図、第３図はＮ
チヤンネルデプレツシヨン形MOSFETのドレイ
ン・ソース間の抵抗値の特性を示す図である。 １……入力端、２……出力端、３……出力端、
４……入力端、５……出力端、６……接地端、１
０……アクテイブフイルタ、２０……バツフア、
３０……制御回路、A1，A2，A3……演算増幅
器、Ｂ……定電流源、C1，C2……コンデンサ、
R1，R2，R3……抵抗。
Claims (1)
- １ 演算増幅器に接続される可変抵抗素子として
電界効果トランジスタを用い、そのゲート・ソー
ス間電圧の変化に伴つてソース・ドレイン間抵抗
を変化させるように構成したアクテイブフイルタ
において、前記電界効果トランジスタのゲート・
ソース間電圧を供給する回路にソース・ドレイン
間抵抗を一定に保持する制御回路を接続してお
り、この制御回路は、一方の入力端が定電流源と
前記電界効果トランジスタのソースに接続され、
他方の入力端が抵抗を介して出力端に接続され、
かつ出力端が前記電界効果トランジスタのゲート
に接続される演算増幅器で構成したことを特徴と
するアクテイブフイルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29974187A JPH01143412A (ja) | 1987-11-30 | 1987-11-30 | アクティブフィルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29974187A JPH01143412A (ja) | 1987-11-30 | 1987-11-30 | アクティブフィルタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01143412A JPH01143412A (ja) | 1989-06-06 |
| JPH0570330B2 true JPH0570330B2 (ja) | 1993-10-04 |
Family
ID=17876407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29974187A Granted JPH01143412A (ja) | 1987-11-30 | 1987-11-30 | アクティブフィルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01143412A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000050556A (ko) * | 1999-01-12 | 2000-08-05 | 구자홍 | 인버터 세탁기의 과전류 보호회로 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4827661A (ja) * | 1971-07-26 | 1973-04-12 |
-
1987
- 1987-11-30 JP JP29974187A patent/JPH01143412A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4827661A (ja) * | 1971-07-26 | 1973-04-12 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01143412A (ja) | 1989-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4004164A (en) | Compensating current source | |
| US4038607A (en) | Complementary field effect transistor amplifier | |
| KR790001773B1 (ko) | 증 폭 기 | |
| JPH0951238A (ja) | マイクロ波増幅器回路 | |
| US5155449A (en) | FET buffer amplifier | |
| KR100187200B1 (ko) | 트랜스 컨덕턴스를 이용한 차단 주파수 안정화 장치 | |
| JPS6119134B2 (ja) | ||
| US7576594B2 (en) | Method and device for reducing influence of early effect | |
| JP2560542B2 (ja) | 電圧電流変換回路 | |
| JPH0570330B2 (ja) | ||
| JP2000036564A (ja) | 可変抵抗器及び可変利得回路 | |
| US10063223B1 (en) | Audio switch circuit for reducing on-resistance variation | |
| GB2394610A (en) | A low-distortion RF FET switch | |
| JP4118204B2 (ja) | 電子スイッチ | |
| JPS58103219A (ja) | 可変線形抵抗 | |
| JPH07122950A (ja) | 可変利得増幅器 | |
| JPH0374534B2 (ja) | ||
| JP2695891B2 (ja) | コンパレータ回路 | |
| JPS59229909A (ja) | 差動アンプ | |
| SU1676065A1 (ru) | Операционный усилитель на КМОП транзисторах | |
| KR900003752B1 (ko) | 제곱 연산 장치 | |
| EP0499645A4 (en) | Differential amplifying circuit of operational amplifier | |
| JPS6041812A (ja) | 移相器 | |
| JP2761555B2 (ja) | 周波数変換器 | |
| JP3441046B2 (ja) | パルス発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |