KR900003752B1 - 제곱 연산 장치 - Google Patents

Abstract

내용 없음.

Description

제곱 연산 장치

제 1 도는 본 발명 장치의 회로도.

제 2 도는 종래의 제곱 연산 장치의 회로도.

본 발명은 자동 이득 제어 회로에서와 같이 전압의 절대값이 필요한 경우 이하 소자들의 도움없이 그 기능을 수행할 수 있는 제곱 연산 장치에 관한 것으로서 특히 MOS FET(산화 금속 반도체 전계효과 트랜지스터 : Metal Oxide Semiconductor Field Effect Transistor)의 공정만으로 제조될 수 있는 제곱 연산 장치에 관한 것이다.

종래의 제곱 연산 장치는 제 2 도에서 도시된 바와같이 콘덴서(C_l)의 적분기를 이용한 구성이어서 대단위 집적회로(VLSI)에 적용시키기가 어렵게 되는 단점이 있을 뿐 아니라 콘덴서의 용량이 주위 온도에 따라 가변되므로 균일한 특성 유지가 어려운 단점이 있으며 특히 단일극성신호(Unipolar signal)에만 적용가능한 것이어서 적용할 수 있는 장치에는 충분한 공간과 균일온도 유지 및 단일극성신호만이 인가되어야만 하는 제한 요소가 있는 단점이 있다.

본 발명은 이러한 종래의 단점을 해결하기 위하여 2개의 디폴리션 모드(depletion mode) FET를 연산증폭기의 입력(-)에 공통 연결하여 용량성 소자를 사용하지 않는 제곱 연산 장치를 제공하여 고밀도 집적화에 적합하여 특히 MOS FET공정으로 제작할 수 있으며 또한 양극성(bipolar) 신호의 인가시에도 제곱 연산 기능을 수행할 수 있는 제곱 연산 장치를 제공하는 것을 목적으로 하며 이하 첨부된 도면을 참조하면서 본 발명을 상세히 설명하면 다음과 같다.

제 1 도를 참조하면 본 발명 장치는 동일한 특성을 갖는 한쌍의 FET(Q_l, Q₂)의 드레인을 연산증폭기(A)의 입력(-)에 공통 접속하고, FET(Q_l, Q₂)의 소오스와 게이트를 입력(Vin⁺, Vin^-)에 각각 연결하며, 연산증폭기(A)의 입력(+)은 접지시키되 출력은 궤환소자(R)를 통한여 입력(-)에 연결하여 된 구성으로서 이러한 본 발명 장치의 작용 효과는 입력(Vin⁺, Vin^-)에는 상호 반대 위상의 신호가 입력되므로 FET(Q_l, Q₂)를 흐르는 전류를 각각 I_l, I₂라 하면 전류(I₁, I₂)는 다음식으로 구해진다.

여기에서 V_IN: 입력전압, V_T: 임계전압,

로 결정되는 상수이며, W : 게이트 폭, L : 게이트 길이,μ^*: 채널 캐리어의 유효 이동 속도, Cox : 게이트 산화막의 용량값이다.

또한 궤환소자(R)를 통하는 전류를 (I_R)이라 하면

따라서 출력(Vout)는 Vout=-I_R·Z로 구해진다.

여기에서 Z : 궤환소자(R)의 임피던스 값이다. 그러므로 출력(Vout)에서는 임피던스 값(Z)을

로 선택하면 입력

의 제곱 연산 값인

을 얻게 된다.

따라서 본 발명에 의하면 기본적으로 전압 제곱 연산 기능을 갖게 되고 필요에 따라서 궤환소자(R)의 임피던스 값(Z)을 적당히 선택함에 따라 선형계수 또는 주파수에 비례하는 계수를 갖는 입출력 특성을 얻을 수 있게 된다.

이러한 관계를 수식적으로 나타내면, Vout=

이 되므로(여기에서 K는

의 상수임) 궤환소자(R)의 임피던스 값(Z)을 선택하기에 따라 여러가지 특성을 갖는 제곱 연산 장치를 구현할 수 있다.

이상에서 설명된 바와같이 본 발명에 의하면 MOS FET가 비선형 저항 특성을 갖게 되는 트라이오드 영역의 동작을 최대한 활용한 것으로서 별도의 용량 소자를 필요로 하지않고도 디플리션 모드의 FET와 연산증폭기로만 구성할 수 있어 반도체 제조 공정상 구성 면적을 최소한으로 할수 있으므로 고집적화에 적합하며 용량소자가 없으므로 주위 온도에 민감하지 않는 제곱 연산 특성을 얻을 수 있을 뿐 아니라 양극성 신호에 대해서도 정확한 제곱 연산 기능을 얻을 수 있는 것이다.

Claims (1)

1. 동일한 특성을 갖는 한쌍의 FET(Q₁, Q₂)의 드레인을 연산증폭기(A)의 입력(-)에 공동 접속하고, FET(Q₁, Q₂)의 소오스와 게이트를 입력(Nin⁺,Vin⁺)에 각각 연결하며, 연산증폭기(A)의 입력(+)은 접지시키되 출력은 궤환소자(R)를 통하여 입력(-)에 연결하여된 제곱 연산 장치.

Images