JPH01140693A - セラミック基板 - Google Patents

セラミック基板

Info

Publication number
JPH01140693A
JPH01140693A JP29832387A JP29832387A JPH01140693A JP H01140693 A JPH01140693 A JP H01140693A JP 29832387 A JP29832387 A JP 29832387A JP 29832387 A JP29832387 A JP 29832387A JP H01140693 A JPH01140693 A JP H01140693A
Authority
JP
Japan
Prior art keywords
substrate
chip
ceramic substrate
aluminum nitride
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29832387A
Other languages
English (en)
Inventor
Hiroyuki Sasaki
佐々木 浩幸
Satoru Murakami
悟 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP29832387A priority Critical patent/JPH01140693A/ja
Publication of JPH01140693A publication Critical patent/JPH01140693A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15Ceramic or glass substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Products (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔(既  要〕 半導体ICチップ等を搭載するセラミック基板に関し、 特性と生産性の向上を目的とし、 ICチップを搭載して半導体デバイスを構成するセラミ
ック基板において、粉体状の窒化アルミニウムを焼結し
て形成した窒化アルミニウム焼結板の表面全面もしくは
表面の一部に、酸化アルミニウム被膜を形成して構成す
る。
〔産業上の利用分野〕
本発明は半可体ICチ・ツブ等を搭載する耐熱性絶縁基
板に係り、特に特性と生産性の向上を図ったセラミック
基板に関する。
一般に、ICチップ等をリードを備えた耐熱性絶縁基板
上に裁置した移譲リードとワイヤボンディング接続して
ICパッケージを形成する場合、上記耐熱性絶縁基板に
は、価格的に安くまた安定したパターン形成が可能なこ
とから、通常酸化アルミニウム(A1203)の粉末を
焼結して形成した二酸化アルミニウムセラミック基板(
以下略してアルミナ基板とする)を用いている。
しかしICチ・7プサイズの拡大や集積度のアンプにl
’l’う電流パワーの増大や温度上昇が、従来のアルミ
ナ基板の持つ熱伝導特性や熱膨張特性では対処しきれず
、必要以上の温度上昇やICチ・ノブの剥離等IC特性
の劣化を招くことからその解決が望まれている。
〔従来の技術〕
第4図は、従来のICチップ搭載用のセラミックqlF
xの例を示す図であり、第5図はICチップパッケージ
部分の構成例を示す断面図である。
第4図で、粉末状の酸化アルミニウム(A / 203
)を焼結して形成したアルミナ基板1には、電楕パター
ンを被着形成するパターン面1aと搭載ICのチップ搭
載面1bとを形成して完成させている。
第5図は従来のセラミック基板を使用した場合のICチ
ップパッケージとしての構成を示したものである。
図でアルミナ基板1のパターン面la上には搭載するI
Cチップの電極対応位置に通常のバクーン印刷技術を用
いて電極パターン2aをそれぞれ被着形成しており、該
電極パターン2aの端部にはり一ド2を電気的導通を保
って接合している。
一方シリコン(Si)基板表面に電極が形成されている
ICチップ3は、上記セラミック基板1のチ・7プ措載
面1b上に金・錫(Au−Sn)共晶体等によって接着
固定している。
ここでICチップ3上の各電極とセラミック基板上の各
電極パター・ン2aをワイヤ4によってボンディング接
続してリード2とICチップ3の電気的4通を確保し、
ICチップパッケージを構成している。
尚ICデバイスとして完成させるには、上記ICチップ
パッケージのパターン面la上に更に封止材を備えたキ
ャンプを載置し、加熱封着する工程が必要である。
かくの如く構成したICチップパッケージにリード2か
ら電気的パワーを印加すると、必然的に該ICチップ3
が発熱し、またその熱によってICチップ3およびアル
ミナ基板lがそれぞれの有する熱膨張係数に従って膨張
する。
この際、ICデバイスとしては上述の如く封止t4を備
えたキャンプによって密閉状態にあるためICチップを
接着固定するセラミック基板は熱転λ7性をよくして熱
を放散させる必要があると共に、熱膨張係数の差による
ICチ・ノブ3のチ・ノブ搭載す 面1伜からの剥離を防止するためにセラミック基板の熱
膨張係数をシリコン基板に近づけることが望ましく、従
来は価格的に安いことと種々のXターンが表面に形成し
易いことに加えて熱転4性がよく熱膨張係数もシリコン
に近い上記アルミナ基板1を使用している。
しかし、ICチップサイズの拡大とノ々ターン集債度の
向上がICチップの発熱量の増大を促し結果的にICチ
ップ3の熱膨張量の増大を肩すことから、従来のアルミ
ナ基板では発生熱の放散が不充分であると共にシリコン
基板との熱膨張係数の差によるチップ搭載面1bでの剥
離が起こり易(なってきている。
〔発明が解決しようとする問題点〕
アルミナ基板に従来よりチ・ツブサイズが大きく且つ集
積度の高いICチ・ノブを搭載した場合には、39 I
 Cチップからの発熱が充分に放散されないことから更
に温度上昇を招いてICとしての特性のシ、化を宋ずと
云う問題があると共に、ICチ・ノブのシリコン基板と
アルミナ基板との熱膨張係数の差によって両者の安定し
た接着固定が阻害されると云う問題があった。
〔問題点を解決するための手段〕
上記問題点は、ICチップを搭載して半導体デバイスを
構成するセラミック基板において、↓5)棒状の窒化ア
ルミニウムを焼結して形成した窒化アルミニウム焼結板
の表面全面もしくは表面の−・部に、酸化アルミニウム
被膜を形成してなるセラミック基キ反によって解決され
る。
〔作 用〕
従来よりチップサイズが大きく且つ集、積度の高いIC
チ・ノブでも安定して15載できるセラミック基板の条
件としては、 熱転扉室が従来のアルミナ基板より大きく且つ熱膨張係
数をシリコン基板にできるだけ近づけることが必要であ
ると共に、電極パターンが容易に形成できることである
本発明になるセラミック基板では、窒化アルミニウム(
A/N)の粉末を焼結して形成した窒化アルミセラミッ
ク基板の表面全面もしくはその一部に酸化アルミニウム
(A/203)の被膜を被着形成している。
すなわち、窒化アルミニウム(A / N)の粉末を焼
結して形成したセラミンク基板では、熱伝導率は約26
0Watt/f’l H”Cであり、アルミナ基板の2
0Wattハ・℃に比較して約13倍である。また熱膨
張係数はアルミナ基板の’7I’PM/”cに対して4
PPM/’cであり、シリコンの3PPM/’cに近い
従って放熱効果が大きいと共に熱膨張率の差が小さいた
めに剥離が起こり難く、結果的にチップサイズの拡大と
集積度の向上に伴うICチップの発熱量の増大にも充分
対処することができる。
しかし上記の窒化アーレミセラミック基板には、アルミ
ナ基板に比べて例えば耐水性、耐湿性に劣りまた水酸化
ナトリウムの如き水酸化物に特に弱いと云う耐薬品性上
の弱点があるため、基板上の電極パターン形成に難点が
ある。
従って本発明では、該窒化アルミセラミック基板の表面
全面もしくは電極パターン形成部分に酸化アルミニウム
(A1203)の被膜を被着形成することによって該窒
化アルミセラミック基板上の少なくとも所要領域の耐水
性、耐湿性および耐薬品性を従来のアルミナ基板と同等
にしている。
〔実施例〕
第1図は本発明になるセラミック基板の実施例を示す図
であり、第2図はICチップパッケージの構成例を示す
図である。また第3図は他の実施例を示す図である。
第1図で、(八)は窒化アルミニウム(A / N)の
粉末を焼結した状態での窒化アルミニウム焼結板lO°
を示し、第5図同様にICチップを収容するに足る大き
さを備えている。
こごで、3亥焼キ占(反10’をH2+H2+H20の
雰囲気に設定されている恒温槽中で約1100℃2時間
f7度酸化させて、表面全面に17ざ50μm程度の酸
化アルミニウム(A/203)被膜10″を形成し、電
極パターンを被着形成するパターン面10aとICチッ
プを搭載するチップ搭載面10bを備えた図(B)に示
す如ぎ窒化アルミセラミック基板10を完成している。
この場合、上記酸化アルミニウム(A / 203 )
の被膜10゛′の厚さが薄いと不完全な被覆となって電
極パターン形成が困難になり、また厚すぎると熱膨張率
の違いから窒化アルミニウム焼結板10′との間でミス
マソヂが発生する恐れが生ずるが、実験的に50μm程
度が最良であることを確認している。
第2図は、上記窒化アルミセラミンク基Fi、10を使
用したICチップパッケージの構成例を示したものであ
る。
図で窒化アルミセラミンク基板10のパターン面10a
上には搭載するICチップの電極対応位置それぞれに通
常のパターン印刷技術を用いて電極パターン2aを被着
形成し更に該電極パターン2aの端部にリード2を接合
する。尚電極パターンの形成に関しては該セラミンク基
板10の表面に酸化アルミニラ1、(A12(13)膜
が存在するため従来と全く同様に容易である。
次いでシリコン(Si)基板表面に電極が形成されてい
るICチップ3を、上記セラミック基板10のチップ搭
載面10b上に金・3B(Au−3n)共晶体等にJ、
って接着固定する。
ここで、ICチップ3上の各電極と電極パターン2.と
をワイヤ4によってボンディング接続して’ノード2と
ICデツプ3の電気的導通を礒保し、ICチ/プバソゲ
ージを構成している。
百ICデバイスとして完成させるには、上記ICヂ・ノ
ブパッケージのパターン面 10a上に更に封止材を備
えたキャンプを載置し、加熱封;する工程が必要なこと
は第5図記載の通りで、ある。
かかる構成になるIC5−=ノブパッケージに電気的パ
ワーを印加すると前述の如<ICチップ3が発熱しまた
その熱によってシリコン基板および上記しラミ・7り基
板がそれぞれ膨張するが、IC,チップ3を接着固定し
ている窒化アルミセラミック基板10が従来のアルミナ
基板1に比較して熱伝導性がよくまた熱膨張係数がシリ
コン基板の熱膨張係数に近いため、ICチップ3の熱放
散が速やかに行われると共に該セラミック基板10から
ICチップ3が♀り離することがない。
第3図は本発明になる窒化アルミセラミック基板の表面
の一部に酸化アルミニウム(A t2203 )膜を形
成する場合を例示したものである。
すなわち図で、(八)は第1図同様の窒化アルミニラ1
.焼結(反20°である。
ここで、該焼結板20“の表面の所要位置に酸化アルミ
ニウム(八/203)ペーストを20〜30μmの厚さ
に通常の手段で印刷成形し、第1図の場合と同様の雰囲
気に設定された恒温槽中で約1500℃2時間程度焼成
して、図(B)に示す如く所要の領域に酸化アルミニウ
ム被膜20″よりなるパターン面20aとチップ搭載面
20bを備えた窒化アルミセラミック基板20を完成し
ている。
その後該パターン面20a部分に電極パターンを通常の
パターン印刷技術を用いて被着形成し更に一部の’j:
Iij部にリードを接合すると共にチップ搭載面20h
にI Cf−ツブを搭載し金錫共晶体等で接着固定する
ことは第1図で記載した通りである。
〔発明の効果〕
上述の如く本発明の実施により、従来に比べてチップリ
ーイズが拡大しまた集積度が向上したICチップが、容
易に且つ確実に搭載できると共に剥高1]等の特性劣化
要因を解消したセラミック基板を1是1」1.すること
ができる。
【図面の簡単な説明】
第1図は本発明になるセラミック基板の実施例を示す図
、 第2図はtCチップパッケージの+Ii成例を示す図、 第3図は他の実施例を示す図、 第4図は、従来のICチップ搭載用のセラミック基板の
例を示す図、 第5図はICチップパッケージ部分の構成例を示す断面
図、 である。図において、 2はリード、     2aは電極パターン、3ばIC
チップ、   4はワイヤ、 10は窒化アルミセラミック基板、 1o“は窒化アルミニウム焼結板、 10″は酸化アルミニウム被膜、 10aはパターン面、 10bはチップ搭載面、20は
窒化アルミセラミックHffE、20°は窒化アルミニ
ウム焼結板、 20″は酸化アルミニウム被膜、 20aはパターン面、 20bはチップ搭載面、をそれ
ぞれ表わす。 (A) (B) rC’j;−77°/i・zi−>’a+jIJイ#’
JAf、i°m第2 図 CA) イセでの;隨壬施スクリ巨、jモ、i′し≧1察 3 
圀 HJ、gIC−4,,7↓否4覧耳干θセラミツク4(
ネ反鷹rli°Iε子、T阿慕4 z ICチッ7′ハ:、ケーン゛仔稿カー/l!jA、へ〕
グ↓ε欣す力卸竹図第5 圀

Claims (1)

  1. 【特許請求の範囲】 ICチップを搭載して半導体デバイスを構成するセラミ
    ック基板において、 粉体状の窒化アルミニウムを焼結して形成した窒化アル
    ミニウム焼結板の表面全面もしくは表面の一部に、酸化
    アルミニウム被膜を形成してなることを特徴とするセラ
    ミック基板。
JP29832387A 1987-11-26 1987-11-26 セラミック基板 Pending JPH01140693A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29832387A JPH01140693A (ja) 1987-11-26 1987-11-26 セラミック基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29832387A JPH01140693A (ja) 1987-11-26 1987-11-26 セラミック基板

Publications (1)

Publication Number Publication Date
JPH01140693A true JPH01140693A (ja) 1989-06-01

Family

ID=17858166

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29832387A Pending JPH01140693A (ja) 1987-11-26 1987-11-26 セラミック基板

Country Status (1)

Country Link
JP (1) JPH01140693A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0455229A2 (en) * 1990-05-02 1991-11-06 Mitsubishi Materials Corporation Ceramic substrate used for fabricating electric or electronic circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0455229A2 (en) * 1990-05-02 1991-11-06 Mitsubishi Materials Corporation Ceramic substrate used for fabricating electric or electronic circuit

Similar Documents

Publication Publication Date Title
KR20040027110A (ko) 절연성 세라믹 히트 싱크를 갖는 디스크리트 패키지
JPS6128219B2 (ja)
JPS6022347A (ja) 半導体素子搭載用基板
JPH01140693A (ja) セラミック基板
JPH0590444A (ja) セラミツクス回路基板
JPS617647A (ja) 回路基板
JPH0582686A (ja) 半導体放熱構造
JP2736161B2 (ja) 半導体装置
JP2000183253A (ja) 半導体素子収納用パッケージ
JPS62291158A (ja) Icパツケ−ジ
WO2021060475A1 (ja) 電子部品搭載用基体および電子装置
JPH0547953A (ja) 半導体装置用パツケージ
JPS63229843A (ja) 複合セラミツクス基板
JP2514911Y2 (ja) 半導体素子収納用パッケージ
JP2004281470A (ja) 配線基板
JPH05114665A (ja) 放熱性基板
JPH10154770A (ja) セラミックスパッケージの製造方法
JPH10247698A (ja) 絶縁性放熱板
JPS63122253A (ja) 半導体パツケ−ジ
JPH07297322A (ja) 複合セラミック基板及びその製造方法
JP2551228B2 (ja) 半導体装置
JPS61245555A (ja) 半導体用端子接続構体
JPH0710495Y2 (ja) 半導体装置
JPH0462958A (ja) 半導体装置
JPS63301549A (ja) 半導体素子収納用パッケ−ジ