JPH0113796B2 - - Google Patents

Info

Publication number
JPH0113796B2
JPH0113796B2 JP57082785A JP8278582A JPH0113796B2 JP H0113796 B2 JPH0113796 B2 JP H0113796B2 JP 57082785 A JP57082785 A JP 57082785A JP 8278582 A JP8278582 A JP 8278582A JP H0113796 B2 JPH0113796 B2 JP H0113796B2
Authority
JP
Japan
Prior art keywords
signal
main device
circuit
transformer
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57082785A
Other languages
English (en)
Other versions
JPS58198987A (ja
Inventor
Junzo Kikuchi
Ryuzo Sugiura
Mutsuhiro Yamamoto
Toshiro Yoshida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tamura Electric Works Ltd
Original Assignee
Tamura Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tamura Electric Works Ltd filed Critical Tamura Electric Works Ltd
Priority to JP8278582A priority Critical patent/JPS58198987A/ja
Publication of JPS58198987A publication Critical patent/JPS58198987A/ja
Publication of JPH0113796B2 publication Critical patent/JPH0113796B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04MTELEPHONIC COMMUNICATION
    • H04M9/00Arrangements for interconnection not involving centralised switching
    • H04M9/002Arrangements for interconnection not involving centralised switching with subscriber controlled access to a line, i.e. key telephone systems
    • H04M9/003Transmission of control signals from or to the key telephone set; signalling equipment at key telephone set, e.g. keyboard or display equipment

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Sub-Exchange Stations And Push- Button Telephones (AREA)

Description

【発明の詳細な説明】 本発明は、局線に接続された主装置と、この主
装置に1対の信号線で接続された複数のボタン電
話機との間で各種の制御信号(制御データ)の送
受を行うボタン電話装置の信号伝送方式に関する
ものである。
ボタン電話装置は、複数のボタン電話機と、こ
のボタン電話機からの局線選択信号、内線選択信
号、保留信号などの制御信号を受け、内線のボタ
ン電話機相互間の接続制御および局線とボタン電
話機との間の接続制御を行うと共に、各ボタン電
話機に設けられた表示器に対する局線状態の表示
制御等を行う主装置とから構成され、各ボタン電
話機と主装置間は通話線および上述の制御信号を
伝送するための信号線で結合されている。そし
て、上記制御信号はデイジタル化されて主装置と
各ボタン電話機との間で送受するように構成され
ている。この場合、各ボタン電話機に対する電力
は、専用の電力供給線または制御信号線の兼用に
より主装置から供給されている。
さて、このようなボタン電話装置において、前
記制御信号線と通話信号線は隣接して布線される
が、前記信号線にはデイジタル化された制御信号
が印加されるため、この制御信号によつてパルス
状の雑音が通話線に誘導される。このため、従来
においては信号線をツイストペア線で構成し、パ
ルス状の誘導雑音を除去するか、あるいは制御信
号振幅を低振幅に抑圧して伝送する方法がとられ
ていた。
しかし、信号線をツイストペア線で構成した場
合には布線に伴うコストが高くなり、経済的に好
ましくないという問題が生じていた。一方、制御
信号振幅を単純に低く抑えた場合には、制御信号
の送受端でのレベル判別が難しくなり、設計に困
難を来すという問題が生じていた。
本発明はこのような問題点を解決するためにな
されたもので、その目的は制御信号の送受端での
回路設計を容易にし、また布線を経済的に行うこ
とができるようにしたボタン電話装置の信号伝送
方式を提供することにある。
このために本発明は、送信制御信号はトランス
で低振幅の信号に変換して送信し、受信制御信号
はトランスで高振幅の信号に変換して受信するよ
うにしたものである。
以下、図示する実施例に基づき本発明を詳細に
説明する。
第1図は本発明を適用したボタン電話装置の一
実施例を示す全体ブロツク図であつて、特に局線
3回線、内線6回線とを収容するシステムに適用
した場合を示している。
第1図において、このボタン電話装置は3回線
の局線L1〜L3に接続された主装置1と、この主
装置1に2本を1対とするデータライン(制御信
号線)DL1〜DL6および通話ラインBL1〜BL6
介して並列に接続されたボタン電話機2a〜2f
とによつて構成されている。
主装置1は、通話ラインBL1〜BL6を局線L1
L3または他の通話ラインBL1〜BL6に選択接続す
る通話路形成回路10と、各ボタン電話機2a〜
2fからデータラインDL1〜DL6を介して並列に
送られてくる制御データMYとしての時系列信号
を波形整形する波形整形回路11と、各ボタン電
話機2a〜2fから送られてきた制御データMY
を解読して必要な制御信号を通話路形成回路10
に与えると共に、必要な制御データMXを波形整
形回路11を介して各ボタン電話機2a〜2fに
送出する主制御回路12とから構成されている。
この場合、主制御回路12はストアードプログ
ラム方式の演算処理装置(CPU)によつて構成
されており、各ボタン電話機2a〜2fに対応し
て個別に割当てられた入力ポートIP1〜IP6、出力
ポートOP1〜OP6によつて制御データの送受を行
う。なお、各ボタン電話機2a〜2fに対する電
力はデータラインDL1〜DL6を兼用して供給され
るようになつている。
一方、ボタン電話機2a〜2fは、電話機2a
を代表して詳細に示すように、データラインDL1
を介して主装置1との間で送受される制御データ
としての時系列信号を波形整形する波形整形回路
20と、波形整形回路20を介して主装置1から
供給される電源を安定化して各部に供給する電源
回路21と、波形整形回路20を介して主装置1
から供給される制御データを解読して表示回路2
2の表示内容を制御すると共に、ボタン回路23
およびフツクスイツチ24の出力信号を取込んで
主装置1に対して制御データMYとして送出する
副制御回路25とを有している。さらに、通話ラ
インBL1を介して主装置1の通話路形成回路10
に接続された通話回路網26を有しており、局線
L1〜L3または他のボタン電話機2b〜2fから
供給される音声信号をハッドセツト27の受話器
に供給するとともに、送話器の音声出力信号を増
幅して通話ラインBL1に送出する。
なお、副制御回路25はストアードプログラム
方式の演算処理装置(CPU)によつて構成され
ており、主装置1に対する制御データは出力ポー
トOP1を介して送出され、また主装置1からの制
御データは入力ポートIP1,IP2を介して取込まれ
る。
ところで、主装置1と各ボタン電話機2a〜2
fとの間で送受される制御データMX,MYは、
第2図に示すように論理“0”と“1”をパルス
幅変調した複数ビツトの時系列信号で構成されて
いる。この場合、論理“0”は例えば600μsの1
ビツトタイムTを3等分した200μsの各時間t1
t3のうち時間t1のみを“L”レベルとした信号で
表わされ、論理“1”は時間t1およびt2の両方を
“L”レベルとした信号で表わされるようになつ
ている。従つて、このような時系列信号を論理
“0”または“1”の信号として利用する場合、
時間t2の中間のタイミングt20における信号レベル
を取り込めば良いことになる。
第3図は主装置1の波形整形回路11およびボ
タン電話機2a〜2fの波形整形回路20の詳細
構成を示す回路図であつて、ボタン電話機2aの
信号送受系のみについて代表して示している。
同図において、11aはボタン電話機2aとの
信号送受を行う主装置側の波形整形回路であり、
また20はボタン電話機2aにおいて主装置側と
信号送受を行う波形整形回路である。
まず、主装置1から制御データとしての時系列
信号をボタン電話機2aに送る場合、主制御回路
12の出力ポートOP1〜OP6のうち出力ポート
OP1から波形整形回路11aのトランジスタQ2
ベースに抵抗R2を介して第4図bに示すような
時系列信号Aが印加される。すると、時系列信号
Aが“H”レベルの場合にはトランジスタQ2
導通し、逆に“L”レベルの場合には非導通とな
る。トランジスタQ2のコレクタはコレクタ抵抗
R1を介して+24Vの電源電圧に接続され、また抵
抗R3を介してトランジスタQ1のベースへ接続さ
れている。そして、トランジスタQ1のエミツタ
は+24Vの電源電圧へ直接接続され、そのコレク
タは抵抗R4を介してトランスT1の巻線T11に接続
されている。
従つて、トランジスタQ2が時系列信号Aのレ
ベル変化に伴つてオン・オフすると、トランジス
タQ1は+24Vの電源電圧をオン・オフしてトラン
スT1の巻線T11に印加する。
この場合、抵抗R4は巻線T11に対する印加電圧
の振幅がボタン電話機側の電源電圧と同じ12Vに
なるように抵抗値が設定されている。すると、ト
ランスT1の送信T11には+12VとOVとの間でレ
ベル変化する時系列信号が印加される。この結
果、トランスT1の巻線T12とT13の両端には第4
図aに示すような波形形状の時系列信号Eが得ら
れる。この場合、トランスT1の信号送出側には
2つの巻線T12とT13とが設けられ、両巻線はコ
ンデンサC2によつて直流的に切断され、記号Vx
で示すような経路で主装置側からボタン電話機2
aに対し動作用の電源電圧+24Vを供給するよう
に構成されている。
また、トランスT1の巻線比は大きく設定され、
+24VとOVとの間で変化する送信時系列信号を
約2Vの極めて低振幅の信号に変換してデータラ
インDL1に送出し、逆にこのような低振幅の時系
列信号をボタン電話機2aから受けた時には12V
の高振幅の信号に変換して後段の回路部分に供給
できるように構成されている。
このようにしてトランスT1の信号送出側から
出力される低レベルの時系列信号Eは、データラ
インDL1を介してボタン電話機2aの波形整形回
路20におけるトランスT2の巻線T22とT23の両
端に印加される。すると、トランスT2の巻線21
は時系列信号Eと同様の波形形状の時系列信号が
得られる。
この場合、トランスT2の巻線比も前述のトラ
ンスT1と同様に、時系列信号を送信する場合に
は12Vの振幅レベルを約2Vの振幅レベルに変換
して送信し、逆に時系列信号を受信する場合には
12Vの振幅に変換して後段の回路部分に供給でき
るように設定されている。
従つて、主装置1から時系列信号を送信した場
合、トランスT1の巻線T11の両端、信号線DL1
トランスT2の巻線T21の両端においては第5図a
〜cにそれぞれ示すような振幅の信号が現われ
る。
このような大振幅の信号が現われるトランス
T2の巻線T21は一端が接地され、他端は抵抗R18
とダイオードD4の直列体に接続され、抵抗R18
ダイオードD4のカソードとの接続点電位が所定
電位Vth1より高くなると、トランジスタQ8を導
通させるように構成されている。また、巻線T21
の他端は抵抗R16,R17およびコンデンサC3なら
びにダイオードD3とから成る立下り微分回路を
介してトランジスタQ6のベースに入力され、巻
21から得られた時系列信号が正電位から負電位
へ変化する時の立下りタイミングにおいて所定パ
ルス幅の微分信号を得てトランジスタQ6を導通
させるように構成されている。
このトランジスタQ6のエミツタは+12Vの電源
電圧に接続され、そのコレクタは抵抗R14を介し
てトランジスタQ7のベースに入力されている。
従つて、トランジスタQ7もトランジスタQ6に連
動してオン・オフ動作を行う。
ところで、トランジスタQ8のコレクタは、コ
レクタ抵抗R23を介して+5Vの電源電圧へ接続さ
れると共に、論理和ゲートIC4とIC5とから成
るフリツプフロツプのセツト入力Sに接続されて
いる。また、トランジスタQ7のコレクタは、コ
レクタ抵抗R24を介して上記フリツプフロツプの
リセツト入力Rに接続されている。そして、この
フリツプフロツプセツト出力Qはインバータとし
ての論理積ゲートIC6に入力され、ここにおい
て信号の極性が反転されて副制御回路25の入力
ポートIP1に供給され、また反転セツト出力は
インバータとして論理積ゲートIC7に入力され、
ここにおいて信号の極性が反転されて副制御回路
25の入力ポートIP2に供給されている。
従つて、主装置1から第4図aに示すようなn
ビツト構成の時系列信号が送られてくると、トラ
ンジスタQ8のコレクタには第4図cに示すよう
に、時系列信号Eの立上りに同期し、かつ信号E
のレベルが所定レベルVth0(前述の電位Vth1に対
応)を越えている間“L”レベルとなる信号Gが
得られる。また、トランジスタQ7のコレクタに
は第4図dに示すように、時系列信号Eが“H”
レベルから“L”レベルへ立下つた時に“L”レ
ベルを示す所定パルス幅の信号Fが得られる。す
ると、論理和ゲートIC4およびIC5とからなる
フリツプフロツプは、上記信号Gによつてセツト
され、また上記信号Fによつてリセツトされるよ
うになる。この結果、インバータとしての論理積
ゲートIC6の出力には第4図eに示すようなパ
ルス信号Hが得られ、またインバータとしての論
理和ゲートIC7の出力には第4図fに示すよう
なパルス信号Iが得られる。
すなわち、論理積ゲートIC6の出力には主装
置1から送られた制御データとしての時系列信号
Aを反転した信号が得られ、論理和ゲートIC7
の出力には主装置1からの時系列信号と同一波形
形状の信号が得られる。
従つて、このようにして波形整形された時系列
信号HおよびIを副制御回路25で取込み、各ビ
ツトの信号が論理“0”のデータに相当するか、
または論理“1”のデータに相当するかを判断し
た後、nビツトの信号で表わされる制御データを
解読すれば、副制御回路25に接続されている表
示回路等の制御を行うことができる。
なお、データラインDL1を利用して主装置1か
ら送られた+24Vの動作用電源電圧は、電源回路
21において+12Vおよび+5Vの安定化電源電
圧に変換されて波形整形回路20や他の回路部分
に供給される。
次に、ボタン電話機2aから主装置1へ制御デ
ータとしての時系列信号を送る場合も同様にして
行われる。すなわち、副制御回路25の出力ポー
トOP1から送出された時系列信号Jは抵抗R22
介してトランジスタQ10に印加されて+12VとOV
との間で変化する信号に変換された後、抵抗R20
を介してトランジスタQ9に印加される。そして、
このトランジスタQ9のオン・オフ動作によつて
トランスT2へ印加されて主装置側のトランスT1
へ伝送される。すると、主装置側の波形整形回路
11aにおいては、トランスT1の巻線T11から送
出される時系列信号が抵抗R5およびダイオード
D1から成る直列体に印加され、この直列体の接
続点電位が所定電位を越える間トランジスタQ3
が導通とされ、前述のトランジスタQ8のコレク
タから出力される信号Gと同様に受信時系列信号
の立上りに同期した信号Bが取り出される。ま
た、巻線T11から送出される時系列信号は、抵抗
R6,R7およびコンデンサC1ならびにダイオード
D2から成る立下り微分回路にも印加されて時系
列信号Eの立下りタイミングに同期した微分信号
が形成される。そして、この微分信号はトランジ
スタQ5および抵抗R10を介してトランジスタQ4
印加され、このトランジスタQ4のコレクタから
前述のトランジスタQ7のコレクタ出力信号Fと
同様の信号Cが取り出される。
これらの信号BおよびCのうち、信号Bは論理
和ゲートIC2とIC3とから成るフリツプフロツ
プのセツト入力Sに入力され、また信号Cはリセ
ツト入力Rに入力される。
この結果、上記フリツプフロツプはボタン電話
機側の前述のフリツプフロツプと同様に、各ビツ
トの時系列信号の立上りタイミングでセツトさ
れ、また立下りタイミングでリセツトされるよう
になり、そのセツト出力Qをインバータとしての
論理積ゲートIC1で反転すると、このゲートIC
1の出力からは前述の信号Hと同様の信号Dを取
り出すことができる。
このようにして波形整形された制御データとし
てのnビツト構成の時系列信号Dは、主制御回路
12の入力ポートIP1〜IP6のうち、ボタン電話機
2aに対応した入力ポートIP1に入力される。
なお、第4図のタイムチヤートにおいて左半分
の期間T1は主装置1からボタン電話機側へ制御
データを送る場合の各信号の波形を示し、休止期
間T2を経た右半分の期間T3はボタン電話機側か
ら主装置側へ制御データを送る場合の各信号の波
形を示している。
このように制御データの送受は各ボタン電話機
2a〜2fとの間で同時に並列的に一斉に行われ
る。この場合、各ボタン電話機2a〜2fからの
主装置1への制御データの送信は、主装置からの
制御データの最後のビツトを受信した後、所定の
休止時間T2を経過したタイミングで一斉に開始
されるようになつている。
このように本実施例においては、送信信号は低
振幅に信号に変換して送信し、受信信号は高振幅
の信号に変換して受信するようにしているため、
データラインDL1と通話信号ラインBL1とを隣接
して布線しても、通話信号ラインBL1に誘導され
る雑音はほぼ完全になくなり、データラインDL1
を一般の線材で構成できるようになると共に、受
信信号を波形整形する上での回路設計が容易にな
るという利点がある。
なお、実施例ではパルス幅変調された信号を送
受する場合について説明したが、これに限らずデ
イジタル信号で送受する場合の全てに適用できる
ことは言うまでもない。
以上の説明から明らかなように本発明によれ
ば、制御信号の送受端での回路設計が容易とな
り、また一般の線材を用いて信号送受を行うこと
ができ、通話品質の向上および経済的にシステム
を構成できるなど優れた効果がある。
【図面の簡単な説明】
第1図は本発明を適用したボタン電話装置の一
実施例を示す全体ブロツク図、第2図は制御デー
タの伝送信号波形を示す図、第3図は第1図にお
ける波形整形回路の詳細を示す回路図、第4図お
よび第5図は第3図に示した回路の動作を説明す
るためのタイムチヤートである。 1……主装置、2a〜2f……ボタン電話機、
11,20……波形整形回路、12……主制御回
路、25……副制御回路、OP1〜OP6……出力ポ
ート、IP1〜IP6……入力ポート。

Claims (1)

  1. 【特許請求の範囲】 1 局線に接続された主装置と、この主装置に1
    対の信号線で接続された複数のボタン電話機との
    間で各種の制御信号の送受を行うボタン電話装置
    の信号伝送方式において、 前記信号線の主装置側およびボタン電話機側の
    両端に巻線比が大きいトランスをそれぞれ備え、
    送信する制御信号の振幅を送信側トランスによつ
    て小さな振幅に抑圧して前記信号線に送出すると
    共に、信号線を介して到来した制御信号の振幅を
    受信側トランスによつて大きな振幅に復元して受
    信動作を行うことを特徴とするボタン電話装置の
    信号伝送方式。
JP8278582A 1982-05-17 1982-05-17 ボタン電話装置の信号伝送方式 Granted JPS58198987A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8278582A JPS58198987A (ja) 1982-05-17 1982-05-17 ボタン電話装置の信号伝送方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8278582A JPS58198987A (ja) 1982-05-17 1982-05-17 ボタン電話装置の信号伝送方式

Publications (2)

Publication Number Publication Date
JPS58198987A JPS58198987A (ja) 1983-11-19
JPH0113796B2 true JPH0113796B2 (ja) 1989-03-08

Family

ID=13784065

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8278582A Granted JPS58198987A (ja) 1982-05-17 1982-05-17 ボタン電話装置の信号伝送方式

Country Status (1)

Country Link
JP (1) JPS58198987A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61150438A (ja) * 1984-12-24 1986-07-09 Matsushita Electric Works Ltd 遠隔制御監視装置の伝送信号絶縁回路
WO2016117373A1 (ja) * 2015-01-23 2016-07-28 オリンパス株式会社 医療機器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56117456A (en) * 1980-02-22 1981-09-14 Fuji Electric Co Ltd Transmitting circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56117456A (en) * 1980-02-22 1981-09-14 Fuji Electric Co Ltd Transmitting circuit

Also Published As

Publication number Publication date
JPS58198987A (ja) 1983-11-19

Similar Documents

Publication Publication Date Title
JPS61158230A (ja) 2線式双方向デイジタル伝送システム
EP0208784A1 (en) Apparatus for interpolating video data
JPH0113796B2 (ja)
FR2435161A1 (fr) Unite terminale a courant porteur
JPS5888943A (ja) クロツク信号抽出方法および装置
JPS6098984U (ja) ダイヤルパルスの送出制御装置
US6160792A (en) Pulse amplitude modulated tone generator
JPS6228901B2 (ja)
SU1691944A1 (ru) Устройство дл формировани @ -уровневой бипол рной последовательности импульсов
JPS623141U (ja)
JPS58198985A (ja) ボタン電話装置
JPH0119485Y2 (ja)
SU780036A1 (ru) Буферное запоминающее устройство
SU1286087A1 (ru) Устройство дл приема импульсов декадного набора
JP2532405Y2 (ja) データ伝送回路
SU1737744A1 (ru) Устройство дл межприборной св зи
SU777655A1 (ru) Устройство дл сопр жени
JPH01200727A (ja) データ伝送装置
JPS5831693A (ja) ボタン電話装置
JPS61158294A (ja) デイジタル交換システム
SU1597890A1 (ru) Способ приема управл ющих сигналов
JPS6246913B2 (ja)
JPH06113364A (ja) リモコン装置
JPS6232749A (ja) 通信線のシリアル信号処理方法
JPH01197666A (ja) アナログディジタル変換器