JPH01136372A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01136372A JPH01136372A JP62295745A JP29574587A JPH01136372A JP H01136372 A JPH01136372 A JP H01136372A JP 62295745 A JP62295745 A JP 62295745A JP 29574587 A JP29574587 A JP 29574587A JP H01136372 A JPH01136372 A JP H01136372A
- Authority
- JP
- Japan
- Prior art keywords
- drain
- conductivity type
- region
- concentration
- type semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 230000005669 field effect Effects 0.000 claims description 6
- 101710116850 Molybdenum cofactor sulfurase 2 Proteins 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 230000015556 catabolic process Effects 0.000 abstract 2
- 230000003028 elevating effect Effects 0.000 abstract 1
- 230000005611 electricity Effects 0.000 description 12
- 230000003068 static effect Effects 0.000 description 12
- 230000000694 effects Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000006378 damage Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置のオープン・ドレイン出力の構造に
関する。
関する。
本発明はオープン・ドレイン出力の半導体装置において
、出力ドレインを高濃度半導体領域と、それを囲む低濃
度半導体領域により構成し、ドレイン・ジャンクシラン
面積を大きくする事によりジャンクションの逆方向の静
電気に対し、静電気耐量を上げたものである。
、出力ドレインを高濃度半導体領域と、それを囲む低濃
度半導体領域により構成し、ドレイン・ジャンクシラン
面積を大きくする事によりジャンクションの逆方向の静
電気に対し、静電気耐量を上げたものである。
従来の半導体装置のオープン・ドレイン出力はドレイン
−ＰＡＤ間に静電保護の為に電流制限用の抵抗を入れて
いたリジャンクション面積を大きくする為必要以上に大
きなドレイン面積を用いていた。
−ＰＡＤ間に静電保護の為に電流制限用の抵抗を入れて
いたリジャンクション面積を大きくする為必要以上に大
きなドレイン面積を用いていた。
しかし前述の従来技術では、出力に直列抵抗を入れる為
、出力インピーダンスを下げたい用途（例えばサーマル
プリンタ駆動用ＩＣ，ＦＡ用フォト・インタラプタ用Ｉ
Ｃの出力段。）のときには少なくとも電流制限という意
味での抵抗付加は無理である。
、出力インピーダンスを下げたい用途（例えばサーマル
プリンタ駆動用ＩＣ，ＦＡ用フォト・インタラプタ用Ｉ
Ｃの出力段。）のときには少なくとも電流制限という意
味での抵抗付加は無理である。
一方、静電気をドレインのジャンクションで吸収させる
為にはジャンクションの面積を大きくする必要があり、
必要な能力以上にトランジスタのチャンネル幅をかせぎ
ドレイン面積をかせぐと、出カバターンが大きぐなって
しまう。前述のサーマルプリンタ駆動用ＩＣにおいては
、オープン・ドレイン出力が１チツプ内に数十コ有り、
ロジック部がチップの半分はどしか占めない為ドライバ
面積を倍にするとチップサイズが１．５倍になり、チッ
プコストが約１．５倍となってしまう。
為にはジャンクションの面積を大きくする必要があり、
必要な能力以上にトランジスタのチャンネル幅をかせぎ
ドレイン面積をかせぐと、出カバターンが大きぐなって
しまう。前述のサーマルプリンタ駆動用ＩＣにおいては
、オープン・ドレイン出力が１チツプ内に数十コ有り、
ロジック部がチップの半分はどしか占めない為ドライバ
面積を倍にするとチップサイズが１．５倍になり、チッ
プコストが約１．５倍となってしまう。
そこで本発明はこのような問題点を解決するもので、そ
の目的とするところは、出力ドライバの面積を増加する
事なく、出力インピーダンスを上げる事のない、静電気
に強いオープン・ドレイン出力を提供するところにある
。
の目的とするところは、出力ドライバの面積を増加する
事なく、出力インピーダンスを上げる事のない、静電気
に強いオープン・ドレイン出力を提供するところにある
。
本発明の半導体装置は
■一導電型の半導体基板表面に逆導電型のＭＯＳ電界効
果型トランジスタを形成し、逆導電型のＭＯＳ電界効果
トランジスタのドレインがオープンドレイン出力となっ
ている集積回路において、前記オープン・ドレインを高
濃度の逆導電型半導体領域と、それを囲む低濃度の逆導
電型半導体領域とで構成する事を特徴とする。
果型トランジスタを形成し、逆導電型のＭＯＳ電界効果
トランジスタのドレインがオープンドレイン出力となっ
ている集積回路において、前記オープン・ドレインを高
濃度の逆導電型半導体領域と、それを囲む低濃度の逆導
電型半導体領域とで構成する事を特徴とする。
■前記構成において、低濃度の逆導電型半導体領域を、
一導電型ＭＯＳ電界効果トランジスタを形成する領域と
なる逆導電型半導体領域と同時に形成する事を特徴とす
る。
一導電型ＭＯＳ電界効果トランジスタを形成する領域と
なる逆導電型半導体領域と同時に形成する事を特徴とす
る。
本発明の上記の構成によれば、オープン・ドレインを高
濃度の逆導電型半導体領域とそれを囲む低濃度の逆導電
型半導体領域とで構成されている為、ジャンクションが
低濃度領域と基板との間で形成され、ジャンクションダ
イオードに直列抵抗がはいり電流制限を行う事、および
、高濃度逆導電型半導体領域を低濃度の逆導電型半導体
で囲み、ジャンクションの面積が大きくなる事の２点よ
り静電気耐量が高くなる。
濃度の逆導電型半導体領域とそれを囲む低濃度の逆導電
型半導体領域とで構成されている為、ジャンクションが
低濃度領域と基板との間で形成され、ジャンクションダ
イオードに直列抵抗がはいり電流制限を行う事、および
、高濃度逆導電型半導体領域を低濃度の逆導電型半導体
で囲み、ジャンクションの面積が大きくなる事の２点よ
り静電気耐量が高くなる。
第１図は本発明の第１の実施例における断面図であって
、Ｐ型の半導体基板１と基板１表面からイオン注入して
形成されたＮ型のウェル領域２及び、出力Ｎ型オープン
・ドレインの低濃度領域３と基板１表面に形成された高
濃度のＮ゛型のソースおよび、ドレイン領域４．５とゲ
ート電極６で構成されるＮ型ＭＯＳ）ランジスタのドレ
イン５が外部出力となっている。半導体基板およびウェ
ル内には電位をとる為のＰ０型７、Ｎ” ８のストッパ
がはいる。
、Ｐ型の半導体基板１と基板１表面からイオン注入して
形成されたＮ型のウェル領域２及び、出力Ｎ型オープン
・ドレインの低濃度領域３と基板１表面に形成された高
濃度のＮ゛型のソースおよび、ドレイン領域４．５とゲ
ート電極６で構成されるＮ型ＭＯＳ）ランジスタのドレ
イン５が外部出力となっている。半導体基板およびウェ
ル内には電位をとる為のＰ０型７、Ｎ” ８のストッパ
がはいる。
前記オープン・ドレイン出力において静電気をＰ” ７
をプラス、ドレンン５をマイナスに印加したとき静電気
はドレインＮ”−Ｎ−と基板Ｐ−とのジャンクションダ
イオードの順方向をとおってドレイン５に吸収される。
をプラス、ドレンン５をマイナスに印加したとき静電気
はドレインＮ”−Ｎ−と基板Ｐ−とのジャンクションダ
イオードの順方向をとおってドレイン５に吸収される。
このときダイオードの順方向を介して吸収される為、ジ
ャンクションでの消費電力は小さくジャンクションの破
壊にはいたらない。
ャンクションでの消費電力は小さくジャンクションの破
壊にはいたらない。
“ 一方Ｐ” ７をマイナス、ドレイン５をプラスに静
電気を印加したとき静電気は、ドレインＮ” −Ｎ−と
基板Ｐ−とのジャンクションダイオードをブレークダウ
ンさせてＰ” ７に吸収される。−船釣に、ダイオード
をブレークダウンさせて静電気を吸収するのは、ジャン
クションの破壊をもたらす。第２図は本実施例の等価回
路図である。低濃度のＮ−ドレインとＰ−基板とのジャ
ンクションは、第２図に示すようにダイオード直列抵抗
９とＰ−Ｎダイオードのように表わせる。ジャンクショ
ンの逆方向に静電気が印加されたとき直列抵抗９が電流
制限と働く事および、ジャンクション面積がＮ−ドレイ
ンにより大きくなっている為、ジャンクションの逆方向
に静電気をかけられても、ジャンクションの破壊は発生
しにくくなる。
電気を印加したとき静電気は、ドレインＮ” −Ｎ−と
基板Ｐ−とのジャンクションダイオードをブレークダウ
ンさせてＰ” ７に吸収される。−船釣に、ダイオード
をブレークダウンさせて静電気を吸収するのは、ジャン
クションの破壊をもたらす。第２図は本実施例の等価回
路図である。低濃度のＮ−ドレインとＰ−基板とのジャ
ンクションは、第２図に示すようにダイオード直列抵抗
９とＰ−Ｎダイオードのように表わせる。ジャンクショ
ンの逆方向に静電気が印加されたとき直列抵抗９が電流
制限と働く事および、ジャンクション面積がＮ−ドレイ
ンにより大きくなっている為、ジャンクションの逆方向
に静電気をかけられても、ジャンクションの破壊は発生
しにくくなる。
第３図は本発明の第２の実施例における断面図である０
本実施例はＬＯＧＯＳプロセスにおけるオフセット構造
トランジスタ構造におけるものである。１１はオフセッ
ト構造トランジスタのオフセット部であり、ドレインと
チャンネル部及び、ソースとチャンネル部を接続してい
る。
本実施例はＬＯＧＯＳプロセスにおけるオフセット構造
トランジスタ構造におけるものである。１１はオフセッ
ト構造トランジスタのオフセット部であり、ドレインと
チャンネル部及び、ソースとチャンネル部を接続してい
る。
以上述べたように本発明によれば低濃度の逆型半導体を
ＷＥＬＬ工程と同一につくる事により、工数の増加がな
〈従来プロセスと同一プロセスで作成が可能で出力イン
ピーダンスを上げる事がなく、オープン・ドレイン出力
の静電気耐量を上げるという効果ををする。又、オフセ
ット構造トランジスタにおいては、トランジスタのパタ
ーン面積を大きくする事なく本構造を作る事ができる為
、仕様上適切な大きさのトランジスタで良くなり、パタ
ーン面積が従来より小さくなり、低コストのＩＣを得る
という効果も有する。
ＷＥＬＬ工程と同一につくる事により、工数の増加がな
〈従来プロセスと同一プロセスで作成が可能で出力イン
ピーダンスを上げる事がなく、オープン・ドレイン出力
の静電気耐量を上げるという効果ををする。又、オフセ
ット構造トランジスタにおいては、トランジスタのパタ
ーン面積を大きくする事なく本構造を作る事ができる為
、仕様上適切な大きさのトランジスタで良くなり、パタ
ーン面積が従来より小さくなり、低コストのＩＣを得る
という効果も有する。
第１図は本発明の実施例１における断面図。
第２図は本発明の等価回路図。
第３図は実施例２における断面図。
ｌ・・・Ｐ型半導体基板
２・・・Ｎ型半導体領域
３・・・低濃度Ｎ型ドレイン
４・・・高濃度Ｎ型ソース
５・・・高濃度Ｎ型ドレイン
以上
出願人 セイコーエプソン株式会社
Claims (2)
- （１）一導電型の半導体基板表面に逆導電型のＭＯＳ電
界効果型トランジスタを形成し、逆導電型のＭＯＳ電界
効果トランジスタのドレインがオープンドレイン出力と
なっている集積回路において、前記オープン・ドレイン
を高濃度の逆導電型半導体領域と、それを囲む低濃度の
逆導電型半導体領域とで構成する事を特徴とした半導体
装置。 - （２）低濃度の逆導電型半導体領域を、一導電型ＭＯＳ
電界効果トランジスタを形成する領域となる逆導電型ウ
ェル領域と同時に形成する事を特徴とする特許請求の範
囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62295745A JPH01136372A (ja) | 1987-11-24 | 1987-11-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62295745A JPH01136372A (ja) | 1987-11-24 | 1987-11-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01136372A true JPH01136372A (ja) | 1989-05-29 |
Family
ID=17824614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62295745A Pending JPH01136372A (ja) | 1987-11-24 | 1987-11-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01136372A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5324978A (en) * | 1992-07-20 | 1994-06-28 | U.S. Philips Corporation | Semiconductor device having an improved breakdown voltage-raising structure |
-
1987
- 1987-11-24 JP JP62295745A patent/JPH01136372A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5324978A (en) * | 1992-07-20 | 1994-06-28 | U.S. Philips Corporation | Semiconductor device having an improved breakdown voltage-raising structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4893157A (en) | Semiconductor device | |
| JPH06196634A (ja) | 空乏制御型分離ステージ | |
| JPH0715006A (ja) | 集積化構体保護装置 | |
| JP3076468B2 (ja) | 半導体装置 | |
| US5710452A (en) | Semiconductor device having electrostatic breakdown protection circuit | |
| US8283725B2 (en) | Semiconductor device | |
| JP4431761B2 (ja) | Ｍｏｓ型半導体装置 | |
| JP3186405B2 (ja) | 横型ｍｏｓｆｅｔ | |
| JPS61296770A (ja) | 絶縁ゲ−ト電界効果型半導体装置 | |
| JPH0770717B2 (ja) | 半導体装置 | |
| US6841837B2 (en) | Semiconductor device | |
| JPH01136372A (ja) | 半導体装置 | |
| JPH07335894A (ja) | 半導体装置 | |
| KR940018964A (ko) | 반도체 장치 | |
| JP3100755B2 (ja) | 縦型ｍｏｓ電界効果トランジスタ | |
| JPS61214576A (ja) | 半導体装置 | |
| JPS58182861A (ja) | 半導体装置 | |
| JP2002176347A (ja) | 過電流制限型半導体素子 | |
| JPH0810764B2 (ja) | 絶縁ゲート型半導体装置 | |
| JP2500802B2 (ja) | 半導体装置 | |
| JPS63172468A (ja) | 入力保護回路 | |
| JP4174836B2 (ja) | 半導体装置 | |
| JPS61174672A (ja) | 縦型ｍｏｓトランジスタ | |
| US6448619B1 (en) | Semiconductor device | |
| JPS6130297Y2 (ja) |