JPH01132247A - クロスコネクト装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 ディジタルデータを自動的にクロスコネクトするクロス
コネクト装置に関し、 マトリックスイッチ素子内ではスクランブルを掛けたＮ
ＲＺ信号のみをクロスコネクトしてより小規模なりロス
コネクト装置を提供することを目的とし、 Ｎ個のポートを介して入力する信号を自動的にクロスコ
ネクトする装置であって、信号をスクランブルをかけた
ＮＲＺ信号に受信処理するＮ個の受信手段と、スクラン
ブルをかけたＮＲＺ信号からタイミング信号を抽出して
デスクランブルした信号を送出するＮ個の送信手段と、
Ｎ個の受信手段から出力されるスクランブルをかけたＮ
ＲＺ信号をマトリックス状のスイッチ素子を介してクロ
スコネクトしてそれぞれＮ個の当該送信手段に接続する
スイッチ手段とを設は構成する。

〔産業上の利用分野〕

本発明は、ディジタルデータを自動的にクロスコネクト
するクロスコネクト装置に関する。

ディジタルデータ伝送系にあっては、ディジタル信号を
複数個集めて時分割多重化し、１つの高次群ディジタル
信号を得る多重化装置、伝送信号の再生、伝送信号のユ
ニポーラ／バイポーラ変換等の符号変換、伝送信号のス
クランブラ−デスクランブラ、及び監視及び制御信号の
挿入／分離等の機能を有する端局中継装置等を設置して
ディジタルデータ伝送系を構成している。

更に、ディジタルデータ伝送系の構成内容によっては、
多重化装置と端局中継装置との間に複数の高次群ディジ
タル信号（例えば、３次群信号）を目的の装置へ自動的
にクロスコネクトするクロスコネクト装置（以下ＤＣ８
と称する）を設け、一方の回線から目的の回線に接続す
ることが実施されている。

一方、ディジタルデータ伝送系を構成する機器もその設
置スペースの効率化を図るために小型化が推進されてお
り、かかるＤＯＳにあってもより小規模の回路構成にす
ることが要求される。

〔従来の技術〕

第６図は従来例を説明するブロック図、第７図はスイッ
チ回路の構成状況を説明する図、第８図はディジタルデ
ータ伝送系の構成概要を説明する図をそれぞれ示す。

第６図はＤＯＳｌｏｏの従来例を示す図であり、この従
来例は、Ｎ個の３次群信号（例えば、４４．７３６Ｍｂ
ｐｓの信号）の受信処理を行う受信部（以下ＲＸと称す
るＨ（ｉ）　と、 Ｎ個の３次群信号を送信する送信部（以下ＴＸと称する
）２（ｊ）　と、 ＮＸＮの予め設定されているマトリックスでＲＸｌ（ｉ
）の出力信号をＴＸ２　（ｊ）に接続するスイッチ回路
３とを具備して構成している。

尚、上述のＮ個のＲＸＩ　（ｉ）は同一構成であり、入
力する３次群信号のバイポーラ信号からユニポーラ信号
に変換するバイポーラ／ユニポーラ変換回路（Ｂ／Ｕ変
換回路）１１と、 ユニポーラ信号からタイミング信号を抽出するタイミン
グ信号抽出回路１２と、 ユニポーラ信号とタイミング信号抽出回路１２で抽出し
たクロックをスイッチ回路３に送出してスイッチ回路３
の当該ラインをアクセスするライントライバ回路１３と
を具備している。

又、ＴＸ２　（ｊ　）はスイッチ回路３からユニポーラ
信号とタイミング信号抽出回路１２で抽出したクロック
を受信処理するラインレシーバ回路２１と、ユニポーラ
信号をバイポーラ信号に変換するユニポーラ／バイポー
ラ変換回路（Ｕ／Ｂ変換回路）２２とを具備して構成し
ている。

尚、上述のＤＯＳｌｏｏは既述の通り、第８図で示すよ
うにディジタル信号を複数個集めて時分割多重化し１つ
の高次群ディジタル信号（３次群信号）を得るＮ個の多
重化装置！２００（１）　〜２００ｎ）と、伝送信号の
再生、伝送信号のユニポーラ／バイポーラ変換等の符号
変換、監視及び制御信号の挿入／分離等の機能を有する
端局中継装置３００との間にあって高次群ディジタル信
号（３次群信号）をクロスコネクトする。

尚、ＤＣ５１００内スイッチ回路３は第７図に示す通り
主信号５ＩＧＩ〜５ＩＧｎをクロスコネクトするスイッ
チ部分３ａと、主信号５ＩＧＩ〜５ＩＧｎとペアとなる
クロックＣＬＫＩ〜ＣＬＫｎををクロスコネクトするス
イッチ部分３ｂとで構成される。

又、スイッチ部分３ａ及び３ｂは同一の構成である。′
即ち、外部より入力する主信号５ＩＧＩ〜５ＩＧｎ　（
り０７りＣＬＫＩ　〜ＣＬＫｎ）をＮ個のセレクタ３ａ
（１１）〜３ａ（１ｎ）へ分配するＮ個の分配器３ａ（
１）　〜３ａ（ｎ）と、分配器３ａ（１）〜３ａ　（ｎ
）から分配されて来る主信号５ＩＧＩＮＳＩＧｎ　（ク
ロックＣＬＫ１〜ＣＬＫｎ）のうちの１つを選択するＮ
個のセレクタ３ａ（１１）〜３ａ　（Ｉｎ）とからなる
。

このＤＯ５１００は、ユニポーラ信号（ＳＩＧＩ　〜５
ＩＧｎ）とタイミング信号抽出回路１２で抽出したクロ
ック（ＣＬに１〜ＣＬＫｎ）　とをペアでクロスコネク
トして目的のＴＸ２（１）　〜２（ｎ）に取出す。

このクロスコネクトする相手は、第７図で示すようにス
イッチ回路３内セレクタ３ａ（１１）〜３ａ（Ｉｎ）に
対するセレクト信号（例えば、図示省略した制御部から
送出する）により予め決められた手順で選択される。

〔発明が解決しようとする問題点〕

上述のように、信号とクロックをペアにしてクロスコネ
クトするマトリックスインチを構成する場合、クロスコ
ネクトする信号が多くなればなる程そのマトリックスイ
ンチの容量が膨大になると共に、多段のスイッチを経る
ことによりクロスコネクトした先で信号とクロックの位
相関係が規定出来なくなる可能性がある。

更に、４４．７３６Ｍｂｐｓのような高速の３次群信号
では、幾段ものスイッチを経ることによりクロックのデ
ユーティファクタが崩れて伝達される恐れがある。

本発明は、マトリックスイッチ素子内ではスクランブル
を掛けたＮＲＺ信号のみをクロスコネクトしてより小規
模なりロスコネクト装置を提供することを目的とする。

〔問題点を解決するための手段〕

第１図は本発明の詳細な説明するブロック図を示す。

第１図に示す本発明の原理ブロック図中の１０（１）　
〜１０（ｎ）は信号ＤＳ３−ＲＸＩ−ＲＸ、をスクラン
ブルをかけたＮＲＺ信号に受信処理するＮ個の受信手段
であり、 ２０（１）〜２０（ｎ）はスクランブルをかけたＮＲＺ
信号からタイミング信号を抽出してデスクランブルした
３次群信号ＤＳ３−ＴＸ、−ＴＸ、を送出するＮ個の送
信手段であり、 ３０はＮ個の受信手段１０（１）〜１０（ｎ）から出力
されるスクランブルをかけたＮＲＺ信号をマトリックス
状のスイッチ素子を介してクロスコネクトしてそれぞれ
Ｎ個の当該送信手段２０（１）〜２０　（ｎ）に接続す
るスイッチ手段であり、かかる手段を具備することによ
り本問題点を解決するための手段とする。

〔作　用〕

対応する受信手段１０（ｉ）にて終端されたＮ個のバイ
ポーラ信号をスクランブルをかけたＮＲＺ信号に変換し
てそれぞれスイッチ手段３０に送出して、予め設定され
たマトリックスを介してクロスコネクトされ、送信手段
２０　（ｊ　）に接続される。

送信手段２０　（ｊ　）では接続されて来たＮＲＺ　（
８号からクロックを抽出して取り出すと共に、このスク
ランブルをかけたＮＲＺ信号をバイポーラ信号に変換し
て次のステップの装置（例えば、端局中継装置）へ送出
する。

このように処理することにより、スイッチ手段３０はス
クランブルをかけたＮＲＺ信号のみにてクロスコネクト
することになり、簡易なりロスコネクト装置を実現する
ことが可能となる。

〔実施例〕

以下本発明の要旨を第２図〜第５図に示す実施例により
具体的に説明する。

第２図は本発明の詳細な説明するブロック図、第３図は
本発明の実施例におけるタイミング抽出回路の構成を説
明する図、第４図は本発明の実施例におけるスクランブ
ラ回路の構成を説明する図、第５図は本発明の実施例に
おけるデスクランブラ回路の構成を説明する図をそれぞ
れ示す、尚、企図を通じて同一符号は同一対象物を示す
。

第２図に示す本発明の実施例は第１図で説明した受信手
段１０（１）〜１０（ｎ）として、バイポーラ信号をユ
ニポーラ信号に変換しＢ３ＺＳ符号をＮＲＺ信号に復号
するデコーダ回路１５と、復号されたＮＲＺ信号にスク
ランブルをかけるスクランブラ回路１６と、第６図で説
明したライントライバ回路１３とからなる受信部１０ａ
（ｉ）、 送信手段２０（１）〜２０（ｎ）として、第６図で説明
したラインレシーバ回路２１と、スクランブルをかけた
ＮＲＺ信号からタイミングを抽出するタイミング抽出回
路２５と、スクランブルをかけたＮＲＺ信号に対してデ
スクランブルをかけるデスクランプラ回路２６と、ＮＲ
Ｚ信号をＢ３ＺＳ符号に符号化してバイポーラ信号に変
換するコーダ回路２７とからなる送信部２０ａ　（ｊ　
）、 スイッチ手段３０としてはスクランブルをかけたＮＲＺ
信号のみをクロスコネクトするためのマトリックスを構
成したスイッチ回路３０ａ（即ち、第７図で示すスイッ
チ部分３ａのみで構成）とから構成した例である。

受信部１０ａ（ｉ）は第６図で説明したのと同様にＮ個
の３次群信号（バイポーラ信号）を終端するだけの個数
が設置されている。

尚、バイポーラ信号はこの符号列に零が３個連続した場
合、特殊パターンに置換されたＢ３ＺＳ符号で受信部１
０ａ（ｉ）に入力する。受信部１０ａ（ｉ）内デコーダ
回路１５はこれをユニポーラ信号に変換してＮＲＺ信号
に復号化して、このＮＲＺ信号にスクランブルをかける
。

スクランブルをかけることは、ある変換則に従ってＮＲ
Ｚ信号列を全く違った信号列に変換することであり、本
実施例のスクランブラ回路１６は第４図に示すように自
己同期形スクランブラ回路である。

第４図に示すスクランブラ回路１６は５段のシフトレジ
スタ５（１）〜５（５）と２つの排他的論理和回路（ｇ
）、　（ｇ）　’により構成される最大周期系列（Ｍ系
列）発生回路を使用したものである。

この回路を介してスクランブルされスイッチ回路３０ａ
へ送出される信号は、デコータ回路１５から入力した現
信号のマーク率に無関係にマーク率１／２のほぼランダ
ムなパルス列となる。

従って、ランダムなパルス列では多数の零が連続する確
率は非常に小さいことを利用して統計的に零連続抑圧が
出来ることになる。

更に、自己同期形スクランブラ回路の場合、信号の送受
間になんらの同期操作を行うことなしに原パルスが復元
される特長を有する。

尚、上記スクランブルされた信号を復元するデスクラン
ブラ回路２６は５段のシフトレジスタ５（１１）〜５（
１５）と２つの排他的論理和回路（ｈ）、　（ｈｌ　’
を第５図に示すように構成している。

上述のスクランブラ回路１５でスクランブル処理するタ
イミング用のクロックは、ユニポーラ信号に変換した後
に図示省略した同期検出回路にて検出したクロックを用
い、デスクランブラ回路２６でのクロックは第３図に示
すような構成を有するタイミング抽出回路２５から得た
クロックを用いて処理する。

第３図に示すタイミング抽出回路２５は、入力するＮＲ
Ｚ信号を１／２タイミング遅延させる遅延回路（ＤＬ）
（ａ）と、ＮＲＺ信号と遅延回路（ＤＬ）＋８）の出力
との排他的論理和を取る排他的論理和回路中）と、イッ
ピーダンスマッチングを取る増幅器（Ｃ１と、バンドパ
スフィルタ（ｄ）、リミッタ＋８）及びコンバータ（ｆ
）とから構成されている。

スイッチ回路３０ａを介してクロスコネクトされて来た
スクランブルされたＮＲＺ信号はラインレシーバ回路２
１で受信処理される。

そして、第３図に示すタイミング抽出回路２５を介し、
抽出したクロックのタイミングでデスクランブラ回路２
６にてデスクランブルされ、コーダ回路２７にてＢ３Ｚ
Ｓ符号に符号化され、第８図で示す端局中継装置３００
へ送出される。

〔発明の効果〕

以上のような本発明によれば、簡易な３次群信号のクロ
スコネクト装置を実現することが出来る。

【図面の簡単な説明】

第１図は本発明の詳細な説明するブロック図、第２図は
本発明の詳細な説明するブロック図、第３図は本発明の
実施例におけるタイミング抽出回路の構成を説明する図
、 第４図は本発明の実施例におけるスクランブラ回路の構
成を説明する図、 第５図は本発明の実施例におけるデスクランブラ回路の
構成を説明する図、 第８図はディジタルデータ伝送系の構成概要を説明する
図、 をそれぞれ示す。 図において、 １（ｉ）、１０ａ（ｉ）は受信部、２　（ｊ　）　、　
２０ａ　（ｊ　）は送信部、３．３０ａはスイッチ回路
、 １０（１）　〜１０（ｎ）は受信手段、１１はＢ／Ｕ変
換回路、 １２はクロック抽出回路、１３はライントライバ、１５
はデコーダ回路、　　１６はスクランブラ回路、２０（
１）〜２０（ｎ）は送信手段、 ２１はラインレシーバ回路、 ２２はＵ／Ｂ変換回路、　　２５はタイミング抽出回路
、２６はデスクランブラ回路、 ２７はコーダ回路、　　　１００はＤＣＳ、２００（１
）　〜２００（ｎ）は多重化装置、３００は端局中継装
置、 をそれぞれ示す。

Claims (1)

1. 【特許請求の範囲】 Ｎ個のポートを介して入力する信号（ＤＳ３−ＲＸ＿１
   〜ＲＸ＿ｎ）を自動的にクロスコネクトする装置であっ
   て、 前記信号（ＤＳ＿３−ＲＸ＿１〜ＲＸ＿ｎ）をスクラン
   ブルをかけたＮＲＺ信号に受信処理するＮ個の受信手段
   （１０（１）〜１０（ｎ））と、 前記スクランブルをかけたＮＲＺ信号からタイミング信
   号を抽出してデスクランブルした３次群信号（ＤＳ３−
   ＴＸ＿１〜ＴＸ＿ｎ）を送出するＮ個の送信手段（２０
   （１）〜２０（ｎ））と、 前記Ｎ個の受信手段（１０（１）〜１０（ｎ））から出
   力されるスクランブルをかけたＮＲＺ信号をマトリック
   ス状のスイッチ素子を介してクロスコネクトしてそれぞ
   れＮ個の当該送信手段（２０（１）〜２０（ｎ））に接
   続するスイッチ手段（３０）とを設けたことを特徴とす
   るクロスコネクト装置。