JPH01129293A - 表示クロック再生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、パーソナルコンピュータから出力すれる表示
信号の処理装置に係わり、特に、該表示信号が供給され
る表示装置やメモリなどのための表示クロック再生装置
に関する。

〔従来の技術〕

パーソナルコンピュータの表示装置としては、従来、Ｃ
ＲＴ　（陰極線管）表示装置を用いるのが一般的であり
、このために、従来では、パーソナルコンピュータには
ＣＲＴ表示装置のみが接続可能な表示信号の出力端子が
設けられ、これから出力される表示信号も、ビデオ信号
に水平、垂直同期信号が付加されてＣＲＴ表示装置に適
用可能な形式となっていた。

一方、近年では、薄形化、省電力化などの観点から液晶
表示装置が用いられてきている。しかしながら、かかる
表示装置では、ＣＲ’ｌ’表示装置とは異なり、画像表
示には表示クロックを必要とするために、ビデオ信号に
水平、垂直同期信号が付加された形式の表示信号を出力
するパーソナルコンピュータには、液晶表示装置を接続
することができなかった。

これに対し、上記形式の表示信号から表示クロックを形
成する表示クロック再生装置を設け、この表示信号によ
って画像表示を可能とした液晶表示装置が提案された（
特開昭６１−１７４５９５号公報）。この表示クロック
再生装置はＰＬＬ（フェーズ・ロックド・ループ）回路
を構成するものであり、以下、これを第２図によって説
明する。

同図において、入力端子１には、パーソナルコンピュー
タ（同系せず）から出力される表示信号の水平あるいは
垂直同期信号Ａ（以下、同期信号という）が入力される
。ｖｃｏｓは画像表示のための表示クロックと同一また
は非常に近い周波数のクロックＢを発生しており、この
クロックは分周器４でＮ分周されて入力端子１からの同
期信号と同一あるいは非常に近い周波数の信号Ｃが形成
される。同期信号Ａと分周期４の出力信号Ｃとは位相比
較器５で位相比較され、位相差あるいは周波数差を表わ
す信号が出力される。位相比較器５の出力信号ＤＩ’ｉ
Ｌ　Ｐ　Ｆ　６を介してｖｃｏｓに供給される。’／Ｃ
Ｏ５はＬＰＦ５の出力信号に従って発振周波数を変動し
、定常状Ｄ（フェーズロック状態）となる。この状態で
のＶＣＯ５の出力信号は入力同期信号Ａと同期し、同期
信号Ａを有する表示信号で画像表示を行なう液晶表示装
置での画像表示に必要な表示クロックと同一周波数であ
り、これが再生クロック信号として出力端子２から出力
されて表示クロックに用いられる。

以上のようにして、同期信号を入力するだけで、表示装
置の表示クロックを再生することが可能であり、現在の
一般的なパーソナルコンピュータでは表示装置接続端子
に表示クロックが出力されてないものが多いために、か
かる従来技術は、表示クロックを必要とする液晶表示装
置やメモリなどの表示データ取り込み装置には不可欠な
ものである。

〔発明が解決しようとする問題点〕

ところで、上記従来技術では、分周器４の分周比が入力
同期信号ＡとＶＣＯ３の出力クロックＢとの周波数比に
固定される。一方、パーソナルコンピュータには種々の
機種があり、これに応じて表示仕様も異なる。このため
に、この分周比に応じた同期信号の周波数の表示信号を
出力するパーソナルコンピュータしか液晶表示装置を用
いることができない、したがって、画像表示可能なパー
ソナルコンピュータか否かを判定する次めに、表示クロ
ックの周波数やこれと表示信号の同期信号周波数との比
などを予め知っておく必要がある。

また、この周波数比が異なるパーソナルコンピュータを
接続可能とするためには、分周器４の分周比を設定し直
すという手間が必要となる。

本発明の目的は、かかる問題点を解消し、異なる同期信
号周波数の表示信号に対して自動的に所定周波数の表示
クロックを発生可能とした表示クロック再生装置を提供
することにある。

〔問題点を解決するための手段〕

上記目的を達成するために、本発明は、表示信号の同期
信号を入力とするＰＬＬ回路に、該表示信号の画像信号
と該ＰＬＬ回路におけるＶＣＯからの再生クロック信号
との位相を比較する位相比較手段と、該位相比較手段の
出力信号により再生クロック信号を分周する該ＰＬＬ回
路の分周器の分周比を設定する自動設定手段とを設ける
。

〔作用〕

表示信号の画像信号は２値信号であり、位相比較手段は
該画像信号のレベルの変化点（エツジ）とｖＣＯの出力
信号とを位相比較し、再生クロックの立上がりエツジと
の位相を比較し、位相差が０か常に一定であった場合は
何も出力しないが、これら間の位相差が変動している場
合にのみ検出信号を出力する。分周比自動設定手段では
、この検出信号が入力されると分周比の設定値を適□宜
変更し、検出信号がなくなるまでこの設定値の変更を続
ける。

かかる動作により、画像信号の表示の最小単位の周波数
とＶＣＯの出力信号の周波数とが自動的に一致する。し
たがって、コンピュータにおけるドツトクロックと表示
信号の同期信号との周波数比が変わっても、分周器の分
周比は自動的にこの周波数比に一致することになる。

〔実施例〕

以下、本発明の実施例を図面を用いて説明する。

第１図は本発明による表示クロック再生装置の一実施例
を示すブロック図であって、１は水平同期信号の入力端
子、２は再生クロック信号の出力端子、３はＶＣｏ、４
は分周器、５は位相比較器、６はＬＰＦ、７は画像信号
の入力端子、８は位相比較器、９は分周比自動設定回路
である。

同図において、分周器４では、自動設定回路９からの設
定値Ｅに応じた分周比Ｎが設定されている。ｖｃｏｓが
出力するクロック信号Ｂは分周器４でＮ分周される。こ
の分周器４の出力信号Ｃは入力端子１からの表示信号の
同期信号Ａと位相比較器５で位相比較される。これらの
位相差あるいは周波数差を表わす位相比較器７の出力信
号りは、ＬＰＦ６を介してＶＣｏ３に供給され、これＫ
よってＶＣｏ３は出力位相あるいは出力周波数が制御さ
れる。

このように、ＶＣｏ３、分周器４、位相比較器５、ＬＰ
Ｆ　６がＰＬＬ回路を構成しておシ、そのループゲイン
はＬＰＦ６によって決定される。

一方、入力端子７から表示信号のうちの同期信号を含ま
ない２値の画像信号Ｆが供給され、ＶＣｏ３よシ発生し
たクロック信号Ｂと画像信号Ｆとが位相比較器８で位相
比較される。この位相比較はクロックＢと画像信号Ｆと
の位相の差が常に一定かどうかを検出するものであり、
分周器４の分周比と、接続されたパーソナルコンピュー
タ（図示せず）内のドツトクロックと同期信号Ａの周波
数比とが一致していないときには、位相比較器８から検
出信号Ｇが出力される。この検出信号Ｇは自動設定回路
１１に供給され、これに応じた設定数Ｅが出力されて分
周器４の分周比が変えられる、これにより、分周器４に
は−ドツトクロックと同期信号Ａの周波数比に等しい分
周比Ｎが設定され、ＶＣｏ３から出力されるクロック信
号は、再生クロック信号Ａとして出力端子２から出力さ
れ、液晶表示装置の表示クロックとして用いられる。こ
の表示クロックにより、液晶表示装置では、表示信号に
よる画像表示を可能となる。

第３図は第１図における位相比較器８と分周比自動設定
回路９の一具体例を示す構成図であって、１０〜１２は
入力端子、１５．１４はＥＸ−ＯＲ（排他的論理和回路
）、１５〜２１はＤ−ＦＦ（Ｄ型フリップフロップ回路
）、２２はＡＮＤゲート、２３はカウンタである。

同図において、入力端子７からは画像信号Ｆが入力され
、入力端子１０からのＶＣｏ３（７ｇ１図）が出力する
再生クロック信号Ｂが人力される。また、入力端子１１
からは表示信号の水平同期信号が負極性（Ｈ８ＹＮＣ）
で入力され、入力端子１２からは第１図に示したＰＬＬ
回路から出力される７工−ズクロツク信号が入力される
。Ｄ−ＦＦ１７〜２１はこれに供給されるＣＫ大入力立
上りエツジで動作し、これらのうちＤ−ＦＦ１７〜２１
はクリア端子ＣＬＲを有している。

次に、第４図を用いてこの具体例の動作を説明する。な
お、第４図は第３図の各部の信号波形を示すものであっ
て、第３図に対応する信号には同一符号をつけている。

入力端子７から入力される画像信号はＤ入力としてＤ−
ＦＦ１５．１５に供給される。入力端子１゜から入力さ
れる再生クロック信号Ｂはデユーティ比が５０％とし、
＋５Ｖの”Ｈ“（高レベル）信号とともにＥｘ−ＯＲ１
３に供給され、また、ＯＶの“Ｌ”（低レベル）信号と
Ｆｉｘ−ＯＲ１４に供給される。

したがって、ＥＸ−ＯＲ１３からは再生クロック信号Ｂ
と逆相のクロックＢ′が出力され、Ｅｘ−ＯＲ１４から
は再生クロック信号Ｂと同相のクロックＢｒｒが出力さ
れる。クロックＢ′はＤ−ＦＦ１５．１７のＧＫ大入力
なシ、クロックＢ″はＤ−ＦＦ１６のＧＫ大入力なる。

Ｄ−ＦＦ１５，１７はＧＫ大入力立上りエツジで動作す
るから、再生クロック信号Ｂの立下りエツジで動作する
ことになり、Ｄ−ＦＦ１６　、１８は同様にして、再生
クロック信号Ｂの立上りエツジを動作することになる。

そこで、Ｄ−ＦＦ１５は再生クロック信号Ｂの立下りエ
ツジで画像信号ｒ′ｆ、ラッチし、この結果、そのＱ出
力Ｑ１は、画像信号Ｆの立上りエツジ後の再生クロック
信号Ｂの最初の立下クエッジで立上り、画像信号Ｆの立
下りエツジ後の再生クロック信号Ｂの最初の立下りエツ
ジで立下がる。Ｄ−Ｆ’Ｆ１６は再生クロック信号Ｂの
立上夛エツジで画像信号をラッチし、この結果、そのＱ
出力Ｑ４は、画像信号Ｆの立上りエツジ後の再生クロッ
ク信号Ｂの最初の立上りエツジで立上り、画像信号Ｆの
立下りエツジ後の再生クロック信号Ｂの最初の立上りエ
ツジで立上がる。したがって、Ｄ−ＦＦ’１５のＱ出力
Ｑ１とＤ−ＦＦ１６のＱ出力Ｑ４とは、立上りエツジ、
立下りエツジが夫々再生クロック信号Ｂの１／２周期だ
け位相が異なる。

Ｄ−ＦＦ１５のＱ出力Ｑ１はＤ−ＦＦ１７のＤ入力とな
り、Ｄ−ＦＦ１６の゛Ｑ出力Ｑ４はＤ−ＦＦ’１８のＤ
入力となる。ここで、Ｄ−］’Ｆ’１５　、１６は、夫
々、ＣＩ、Ｒ入力が″Ｌ”のときＱ出力が＠Ｌ”となる
ようにクリアされる。Ｄ−Ｆ’Ｆ１７のＣＬＲ入力はＤ
−ＦＦ１８のＱ出力Ｑ５であり、Ｄ−ＦＦ１８のＣＬＲ
入力はＤ−Ｆ’Ｆ１７のＱ出力Ｑ５である。

ここで、第４図に示すように、画像信号Ｆの立上りエツ
ジが再生クロック信号Ｂの立上シエッジよりも遅れ、次
の立下りエツジよシも進んでいるとすると、Ｄ−ＦＦ１
５のＱ出力Ｑ１がＤ−ＦＦ　１６のＱ出力Ｑ４よりも再
生クロック信号Ｂの１／２周期だけ進むことになる。こ
のために、Ｄ−ＦＦ１７には、Ｄ−ＦＦ１８よりも早く
、Ｄ−ＦＦ１５のＱ出力Ｑ１の＠Ｈ′が供給される。そ
こで、まず、Ｄ−ＦＦ１７がＤ−Ｆ’Ｆ１５の＠Ｈ″の
Ｑ出力Ｑ１をラッチし、これとともに、そのＱ出力Ｑ２
は′″Ｈ＃、Ｑ出力Ｑ２￥′ｉ＠Ｌ”となシ、Ｄ−Ｆ’
Ｆ１８はクリア状帖となる。このために、Ｄ−ＦＦ１６
がＨ”のＱ出力Ｑ４が供給されても、そのＱ出力Ｑ５は
Ｌ＃、Ｑ出力Ｑ５はＨ＃に保持される。つまり、Ｄ−Ｆ
’Ｆ１７から、Ｄ−Ｆ’Ｆ１５のＱ出力Ｑ１が再生クロ
ック信号Ｂの１周期だけ遅れ、Ｑ出力Ｑ２として出力さ
れるが、Ｄ−ＦＦｊ６からＤ入力があっても、Ｄ−Ｆ’
Ｆ１ＢのＱ出力Ｑ５は１Ｌ”に保持される。

Ｄ−ＦＦ’１７のＱ出力Ｑ２、Ｄ−Ｆ’Ｆ１８のＱ出力
Ｑ５は、夫々、Ｄ−ＦＦ１９，２０のＣＫ大入力なる。

これらＤ−ＦＦ１９，２０は、夫々、＋５ＶＯ”Ｈ”（
７）Ｄ入力が与えられ、また、入力端子１１からの負極
性の水平同期信号Ｈ３ＹＮＣによって、Ｑ出力が″Ｌ＃
となるように、クリアされる。すなわち、Ｄ−ＦＦ１９
．２０は表示信号の各水平走査期間の開始毎にクリアさ
れる。

そこで、Ｄ−ＦＦ１９．２０がクリアされた後、上記の
ように、Ｄ−Ｆ’Ｆ１７から“Ｈ”のＱ出力Ｑ２が出力
され、Ｄ−ＦＦ１８のＱ出力Ｑ５がＬ“に保持されてい
るとすると、Ｄ−Ｆ’Ｆ’１９のＱ出力Ｑ３はＤ−ＦＦ
１７のＱ出力Ｑ２の立上りエツジで“Ｌ＃から“Ｈ＃に
反転し、Ｄ−ＦＦ２０のＱ出力Ｑ６はＬ”のままに保持
される。したがって、ＡＮＤゲート２２の出力Ｉは″Ｌ
”である。

また、第４図とは逆に、画像信号Ｆの立上りエツジが再
生クロック信号Ｂの立下りエツジよシも遅れ、次の立上
りエツジよりも進んでいるときには、上記の動作とは逆
になり、Ｄ−ＦＦ１９のＱ出力Ｑ３１７１”Ｉ、’に保
持され、Ｄ−ＦＦ２０のＱ出力Ｑ６は“Ｌ２から１Ｈ＃
に反転するが、ＡＮＤゲート２２の出カニはやはりＬ＃
となる。

画像信号Ｆの立上りエツジ、立下りエツジはバー７ナル
コンピユータ内のドツトクロックの立上υエツジ（また
は、立下シエッジ）と位相が一致している。そこで、画
像信号Ｆの立上シ、立下りエツジが再生クロック信号Ｂ
の立上夛、立下９エツジと常に一定の位相関係にあるな
らば、パーソナルコンピュータ内のドツトクロックと再
生クロ、り信号Ｂとは同一または非常に近い周波数で位
相が同期していることになり、このときには、Ｄ−ＦＦ
１７．１８の一方がマスクされてそのＱ出力は′Ｌ＃に
保持され、ＡＮＤゲート２２の出力Ｉは１Ｌ＃に保持さ
れる。

しかしながら、パーソナルコンピュータ内のドツトクロ
ックと再生クロック信号との周波数が異なり、画像信号
Ｆと再生クロック信号Ｂとのエツジの位相関係が一定で
ない場合には、ＡＮＤゲート２２の出力信号工は“Ｈ’
となるが、これを第５図によって説明する。

いま、表示信号の同一水平走査期間内において、時刻ｔ
、における画像信号Ｆの立上りエツジは再生クロック信
号Ｂの立上シエッジの後で次の立下りエツジの前にあり
、時刻ｔ２における画像信号Ｆの立上りエツジは再生ク
ロック信号Ｂの立下り工。

ジの後で次の立上シエッジの前とする。

このような画像信号Ｆが入力端子７から入力されると、
その時刻ｔ、での立上りにより、まず、Ｄ−１’Ｆ１５
のＱ出力Ｑ１が立上り、次いで、Ｄ−ＦＦ１６のＱ出力
Ｑ４が立上がる。これにより、Ｄ　−Ｆ’Ｆ１８はＤ−
１’Ｆ’１７のＱ出力口によってマスクされ、Ｄ−ＦＦ
１９のＱ出力Ｑ３が＠Ｌ＃から′″Ｈ＃に反転してＤ−
ＦＦ２０のＱ出力Ｑ６は１Ｌ＃のままに保持される。し
たがって、このときには、ＡＮＤゲート２２の出カニは
＠Ｌ”のままである。

Ｄ−ＦＦ１９のＱ出力Ｑ３は、入力端子１１からの負極
性の水平同期信号Ｈ８ＹＮＣが入力されるまで、すなわ
ち、水平走査期間が終るまで′″Ｈ”に保持される。

次に、同じ水平走査期間内の時刻ｔ２で画像信号Ｆが立
上がると、このときには、まず、Ｄ−Ｆ’Ｆ１６のＱ出
力Ｑ４が立上が９、次いでＤ−ＦＦ１５のＱ出力Ｑ１が
立上がる。これによｆｉ、Ｄ−ＦＦ１７はＤ−ＦＦ１８
のＱ出力ｑ５によってマスクされ、Ｄ−ＦＦ２０のＱ出
力Ｑ６は１Ｌ”から１Ｈ′に反転する。このとき、Ｄ−
ＦＦ２０のＱ出力Ｑ３も”Ｈ＃であるから、ＡＮＤゲー
ト２２の出カニは＠Ｌ１から１Ｈ１に反転する。

このようにして、パーソナルコンピュータ内のドツトク
ロックと再生クロック信号Ｂとの周波数が異なる場合に
は、ＡＮＤゲート２２の出力信号工は＠Ｌ”から１Ｈ”
に反転する。この出力信号工の立上りは水平走査期間毎
だ生ずる。したがって、ＡＮＤゲート２２の出力信号Ｉ
は、パーソナルコンピュータ内のドツトクロックと再生
クロック信号Ｂとが同一あるいは非常に近い周波数で位
相差が常に一定であるか否かを表わしている。

ＩＮＤゲートの出力信号ＩはＣＫ大入力してＤ−ＦＦ２
１に供給される。Ｄ−ＦＦ２１は＋５ｖのＨ＃のＤ入力
が与えられ、また、第１図に示したＰＬＬ回路がロック
したときに＠Ｈ′、ロックがはずれたときに＠Ｌ”とな
る７工−ズロツクド信号Ｊにより、ＰＬＬ回路がロック
がはずれたときクリアされ、ロックしたときクリアが解
除されて動作待ち状態となる。なお、ＰＬＬ回路のロッ
クには、表示信号の１水平走査期間以上を要するものと
する。

そこで、ＰＬＬ回路にロックがロックし、Ｄ−ＦＦ２１
がリセット解除された後、ＡＮＤゲート２２の出力信号
工が′″Ｌ”から“Ｈ”に反転すると、その立上りエツ
ジでＤ−ＦＦ２１のＱ出力Ｑ７は＠Ｌ＃から”Ｈ″に反
転する。カラ／り２３はこのＱ出力Ｑ７の立上りエツジ
で１だけカウントアツプし、分周比設定値Ｅを１だけ増
やす。これにより、分周器４の分周比Ｎが１だけ増加す
る。ＤＬＬ回路はこの更新された分周比Ｎで動作し、ロ
ックがはずれてフェーズロックド信号Ｊを＠Ｌ”にする
。これによりＤ−ＦＦ２１はクリアされる。しかる後、
ＰＬＬ回路がロックすると、フェーズロックド信号Ｊは
１Ｈ”となり、Ｄ−Ｆ’Ｆ２１はクリアが解除されて再
び上記の動作を繰９返す。

以上の動作は、パーソナルコンピュータ内のドツトクロ
ックと再生クロック信号Ｂとが同一あるいは非常に近い
周波数となり、画像信号Ａと再生クロック信号Ｂとの位
相差が常に一定になるような分周比Ｎが設定されるまで
、繰り返される。

この実施例によれば、非常に小規模なデジタル回路で実
現しているため、ゲートアレイ化やカスタムＩＣへの組
み込みが容易である。また分周比設定用カクンタのビッ
ト数を増減することによシ、接続するパーソナルコンピ
ュータの水平総ドツト数に適したハードウェアを作成で
きる。すなわち、水平総ドツト数の大きいパーソナルコ
ンピュータに対しては、ビット数を増やすことによシ、
いくらでも対応可能であシ、水平総ドツト数の小さいパ
ーソナルコンピュータに対しては、ビット数を少なくす
ることにより、設定時間が短くできるという効果がある
。

〔発明の効果〕

以上説明したように、本発明によれば、水平同期信号と
表示りａツクの周波数比が予じめ判っていなくても、水
平同期信号と画像信号という一般的な表示インターフェ
ースの入力で表示クロックを再生することが可能であり
、また、上記周波数比が異なるパーソナルコンピュータ
を接続しても、自動的に表示クロックの再生を行なえる
ように分周比の変更を行ない、使用者がパーソナルコン
ピュータの表示仕様を意識する必要がないという優れた
効果が得られる。

【図面の簡単な説明】

第１図は本発明による表示クロック再生装置の一実施例
を示すブロック図、第２図は従来の表示クロック再生装
置の一例を示すブロック図、第３図は第１図における位
相比較器と自動設定回路の−具体例を示す構成図、Ｗ、
４図および第５図は第３図に示した具体例の動作説明図
である。 １・・・同期信号の入力端子 ２・・・再生クロック信号の出力端子 ３・・・電圧制御型発振器 ４・・・分周器 ５・・・位相比較器 ６・・・ローパスフィルタ ７・・・画像信号の入力端子 ８・・・位相比較器 ９・・・目動設定回路。 い−１ （−一〆′ 莞１図 第２画 第　３　図 第４１￥１ Ｑ３ α６ エ ＬＬ　　（：ＤＯｊ茗　Ｊこ−

Claims (1)

【特許請求の範囲】
1. １、電圧制御型発振器と、該電圧制御型発振器の出力信
   号を分周する分周器と、該分周器の出力信号とコンピュ
   ータから出力される表示信号の同期信号とを位相比較す
   る位相比較器と、該位相比較器の出力信号を該電圧制御
   型発振器の制御電圧にするローパスフィルタとからなる
   フェーズ・ロックド・ループ回路でもって構成され、該
   電圧制御型発振器の出力信号を該表示信号による画像表
   示もしくは該表示信号のメモリ蓄積のための表示クロッ
   クとする表示クロック再生装置において、該電圧制御型
   発振器の出力信号と該表示信号の画像信号とを位相比較
   する第１の手段と、該第１の手段の出力信号に応じて前
   記分周器の分周比を変化させる第２の手段とを設け、前
   記分周器の分周比を前記コンピュータにおけるドットク
   ロックと前記表示信号の同期信号との周波数比に等しく
   設定可能に構成したことを特徴とする表示クロック再生
   装置。