JPH01124061A - 配線経路探索方法 - Google Patents

配線経路探索方法

Info

Publication number
JPH01124061A
JPH01124061A JP62282839A JP28283987A JPH01124061A JP H01124061 A JPH01124061 A JP H01124061A JP 62282839 A JP62282839 A JP 62282839A JP 28283987 A JP28283987 A JP 28283987A JP H01124061 A JPH01124061 A JP H01124061A
Authority
JP
Japan
Prior art keywords
wiring
length
target point
point
points
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62282839A
Other languages
English (en)
Other versions
JPH0577110B2 (ja
Inventor
Shigeyoshi Tawada
多和田 茂芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62282839A priority Critical patent/JPH01124061A/ja
Publication of JPH01124061A publication Critical patent/JPH01124061A/ja
Publication of JPH0577110B2 publication Critical patent/JPH0577110B2/ja
Granted legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はLSl、PWB等の配線設計に用いられる配線
経路探索方式に関する。
〔従来の技術〕
LSI等の配線設計において結線すべき2点間の配線経
路を決定する従来の配線経路探索方式としては、迷路法
や線分探索法などが知られており、何れの方式も木質的
に可能な限り短い配線長を得る特性を持っている(例え
ば、昭和56年3月20日に情報処理学会より発行され
た「論理装置のCAD」第43頁〜第50頁、3.3.
2 r配線」参照)。
〔発明が解決しようとする問題点〕
ところで、高速動作を必要とするLSI等の設計゛にお
いては、クロック系回路に見られるように異なるネット
間で配線長を同一にし、信号伝播遅延時間の一致性を確
保する必要が年々高まってきている。然るに、上述した
従来の配線経路探索方式は配線経路の探索を可能な限り
短い配線長が得られるように行なうため、複数の配線区
間の配線長を同一にすることが困難であり、上述のよう
な種類の配線設計には不向きであった。
本発明はこのような事情に鑑メて為されたものであり、
その目的は、配線区間の配線長が予め指定された配線長
になるような配線経路を決定することができる配線経路
探索方式を提供することにある。
〔問題点を解決するための手段〕
LSI等の配線設計での結線すべき2点間の配線経路を
決定する本発明の配線経路探索方式は、配線すべき2点
をスタート点、真ターゲット点とした場合、真ターゲッ
ト点から前記スタート点までの探索可能な最短距離nが
指定された配線長しより小さいとき、 ■真ターゲット点から探索可能で且つ距離nにある全て
の点を仮ターゲット点として探索すると共に前記真ター
ゲット点から前記仮ターゲット点への配線経絡を配線禁
止領域とし、 前記仮ターゲット点のうち、スタート点との間で長さL
−nで配線可能な仮ターゲット点を探索腰 該探索成功した仮ターゲット点とスタート点とをつなく
前記L−n長の配線経路および前記仮ターゲット点と真
ターゲット点とをつなぐ前記距離nの配線経路をつなぎ
合わせた経路を前記2点間の配線経路とし、 ■前記(1)において、長さし−nで配線可能な仮ター
ゲット点が見つからないときは、nを単位製分小さくし
て前記■の処理を繰返すように構成される。
〔作用〕
真ターゲット点からスタート点までの探索可能な最短距
離nが指定された配線長しより小さいとき、先ず真ター
ゲット点から距離nにある仮ターゲット点を全て見つけ
、それら仮ターゲット点のうちからスタート点との間で
不足分の配線長で配線できる仮ターゲット点を見つけ、
両配線経路を合併することで、目的とする配線長の配線
経路を得る。また、最初のnの値で目的とする配線長の
配線経路が探索できなかったときは、nの値をセル間の
長さである単位長だけ小さくして探索が再度試みられる
〔実施例〕
次に本発明の実施例について図面を参照して説明する。
第2図は本発明を実施する装置の一例を示すブロック図
であり、処理装置1と、メモリ2と、CRT等の表示装
置3と、この表示制御を行なう表示制御装置4と、磁気
ディスク装置などの補助記憶装置5と、これを制御する
補助記憶制御装置6と、キーボード7と、これを制御す
るキーボード制御装置8とを含んでいる。所定の機能を
果たすように設計された電気回路の設計情@(機能素子
などのブロックの配置情報、配線区間を特定する情報5
及びその配線区間に配線長を指定する場合にはその配線
長の情報などを含む)は、補助記憶装置5に記toされ
ており、配線処理を開始させる指示をキーボード7から
与えると、処理装置1は補助記憶装置5から設計情報を
読込んでメモリ2に格納すると共に、その設計情報で表
される電気回路のイメージを表示制御装置4によって表
示装置3に表示させる。その後、処理装置1は第1図に
示す処理を含む配線経路決定の為の処理を開始し、逐次
決定された配線経路はメモリ2に格納されると共に、表
示装置3にイメージとして表示される。
第1図は、処理袋M1が成る一つの配線区間に対し配線
長しの配線経路を探索する際の処理手順を示している。
各ステップでは次のような処理が行なわれる。
・ステップ101 変数nを0に初期化し、補助記憶装置5に格納された配
線長指定情報或いはキーボード7から別途指定された指
定配線長を、求める配線長しとする。
・ステップ102 結線すべき2点の一方をスタート点、他方を真ターゲッ
ト点とし、真ターゲット点からnの距離だけ離れた点を
仮ターゲット点とし、この仮ターゲット点の集まりであ
るターゲツト群をセットする。つまり、ターゲットをn
の距離だけ周囲に拡大する。
・ステップ103 ターゲツト群が存在するか否かを判定し、存在しなけれ
ば結線不成功となる。ターゲツト群が存在すれば次のス
テップ104へ進む。
・ステップ104 真ターゲット点からターゲツト群の各仮ターゲット点ま
での経路を例えば迷路法等を用いて抽出し、それらを配
線禁止領域とする。
・ステップ105 ターゲツト群の何れかの仮ターゲット点が結線すべき2
点の他方の点であるスタート点に到達したか否かを判定
し、到達していなければステップ114へ進み、到達し
ていればステップ106へ進む。
・ステップ106 変数nがLに等しいか否かを判定し、等しければ結線成
功となる。このとき成功した結線は、ステップ105で
スタート点に到達した仮ターゲット点と真ターゲット点
とを結ぶ経路であり、これはステップ104で既に抽出
されている。また、n#Lのときはステップ107へ進
む。
・ステップ107 ターゲツト群の中からスタート点までの最短距離がL−
n以下の仮ターゲット点を抽出する。
・ステップ108 ステップ107で抽出された各仮ターゲット点とスター
ト点との間のそれぞれの配線経路を例えば迷路法により
求める。
・ステップ109 ステップ108で求められた配線経路中に、長さがL−
nの配線経路が存在するか否かを判定し、存在すればス
テップ110へ進み、存在しなければステップ111へ
進む。
・ステップ110 ステップ109で長さがL−nであった配線経路(真タ
ーゲット点と仮ターゲット点との間の配線経路)と、そ
の仮ターゲット点からスタート点への配線経路(これは
、ステップ104で求められている)とをつなぎ合わせ
た経路を、目的とする長さしの配線経路とする。
・ステップ111 ターゲツト群を距離「1」だけ縮小つまり真ターゲット
点からの距離が「1」だけ短い仮ターゲットの集まりに
変更し、前ターゲツト群上の配線禁止領域を解除する。
・ステップ112 変数nを−1する。
・ステップ113 変数nが0か否かを判定し、0であれば結線不成功とす
る。また、0でなければステップ107に戻る。
・ステップ114 ゛  変数nを+1する。
・ステップ115 変数nがLを越えたか否かを判定し、越えていれば結線
不成功とする。また、越えていなければステップ102
に戻る。
次に、本実施例の動作を、第3図に示す2点A。
B間の配線経路探索を例にして説明する。なお、図中の
配線禁止領域201は配線経路として用いることのでき
ない障害物を表す。また、1マス目をセルと呼び、各点
は各1セルに対応するものとし、縦横に隣合うセル間(
点間)の距離を「1」とし、配線はセルのつながったも
のとして表現する。配線禁止領域についてもセルのつな
がったものとして表現する。
さて、第3図の2点A、 B間を長さ「18」で配線す
る場合を考える。このとき、ステップ101のLは「1
8」にされる。そして、例えば点Aを真ターゲット点1
点Bをスタート点として第1図の処理が順次実行されて
いくと、ステ、プ102におけるn−10のときに、第
4図に示す如き合計39個の仮ターゲット点から構成さ
れる装置ケント群204が得られ、ステップ104によ
って配線禁止領域203が発生される。そして、ステッ
プ107により、第4図のターゲツト群204の中から
スタート点Bよりの最短距離が「8」以下の仮ターゲッ
ト点として、第5図のC,D。
E、 F、 G、 H,1,、J、 K、 L、 M、
 Nの合計12個抽出され、ステップ108により、仮
ターゲット点りとスタート点Bとの間の経路として、第
6図に示す長さ「8」の配線経路206が得られる。そ
して、真ターゲット点八と仮ターゲット点りの経路20
6と、真ターゲット点Aと仮ターゲット点りとの経路と
してステップ104で抽出されていた第7図に示す配線
経路207 (その長さばrlOJ)とがステップ11
0によりつなぎ合わされることにより、第8図に示す長
さ118」の配線経路208が得られる。
これに対し、第3図の点A、B間を従来の迷路法により
配線経路の探索を行なうと、第9図の配線経路202が
得られる。この配線経路202の長さは「10」であり
、目的とする配線長「18」と太き(相違する。
〔発明の効果〕
以上説明したように本発明によれば、配線すべき2点間
を、目的とする長さでつなぐ配線経路を探索することが
でき、配線遅延時間を考慮した配線設計を効率良〈実施
することができる。従って、今後のクロック周期の短縮
等に必要な高速動作に対応した異なるネット間での信号
伝播遅延時間の一致性を図る上で効果がある。
【図面の簡単な説明】
第1図は目的とする長さの配線経路を得る本発明の一実
施例の処理手順を示す流れ図、第2図は本発明を適用し
た装置の一例を示すブロック図、 第3図乃至第8図は目的とする長さの配線経路を得る本
発明の実施例の動作説明図および、第9図は従来方式の
説明図である。 図において、 A・・・配線すべき2点の一方の点である真ターゲット
点 B・・・配線すべき2点の他方の点であるスタート点 C−N・・・真ターゲット点Aから10の距離にある仮
ターゲット点 201、.203・・・配線禁止領域 2′02・・・長さ10の配線経路 204・・・仮ターゲット点の集まりであるターゲツト
群 206・・・長さ8の配線経路 207・・・長さ10の配線経路 208・・・配線経路206と配線経路207とを合わ
せた長さ18の配線経路

Claims (1)

  1. 【特許請求の範囲】  LSI等の配線設計での結線すべき2点間の配線経路
    を決定する配線経路探索方式において、配線すべき2点
    をスタート点、真ターゲット点とした場合、真ターゲッ
    ト点から前記スタート点までの探索可能な最短距離nが
    指定された配線長Lより小さいとき、 (1)真ターゲット点から探索可能で且つ距離nにある
    全ての点を仮ターゲット点として探索すると共に前記真
    ターゲット点から前記仮ターゲット点への配線経路を配
    線禁止領域とし、 該仮ターゲット点のうち、スタート点との間で長さL−
    nで配線可能な仮ターゲット点を探索し、該探索成功し
    た仮ターゲット点とスタート点とをつなぐ前記L−n長
    の配線経路および前記仮ターゲット点と真ターゲット点
    とをつなぐ前記距離nの配線経路をつなぎ合わせた経路
    を前記2点間の配線経路とし、 (2)前記(1)において長さL−nで配線可能な仮タ
    ーゲット点が見つからないときは、nを単位長分小さく
    して前記1の処理を繰返すことを特徴とする配線経路探
    索方式。
JP62282839A 1987-11-09 1987-11-09 配線経路探索方法 Granted JPH01124061A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62282839A JPH01124061A (ja) 1987-11-09 1987-11-09 配線経路探索方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62282839A JPH01124061A (ja) 1987-11-09 1987-11-09 配線経路探索方法

Publications (2)

Publication Number Publication Date
JPH01124061A true JPH01124061A (ja) 1989-05-16
JPH0577110B2 JPH0577110B2 (ja) 1993-10-26

Family

ID=17657743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62282839A Granted JPH01124061A (ja) 1987-11-09 1987-11-09 配線経路探索方法

Country Status (1)

Country Link
JP (1) JPH01124061A (ja)

Also Published As

Publication number Publication date
JPH0577110B2 (ja) 1993-10-26

Similar Documents

Publication Publication Date Title
JP2564344B2 (ja) 半導体集積回路の設計方式
US20020068989A1 (en) Method and apparatus for designing integrated circuits and storage medium for storing the method
JPH01124061A (ja) 配線経路探索方法
JP3579613B2 (ja) 案内地図要約方法,案内地図要約装置,および案内地図要約用プログラム記録媒体
JP3165180B2 (ja) グラフ図形自動レイアウト装置
JPH0896001A (ja) フロー図編集装置
JP3111081B2 (ja) データ検索装置
JPS59189471A (ja) 配線経路探索システム
JPS63155740A (ja) 配線処理方式
JP3179894B2 (ja) 配線経路自動設計装置
JPH01158571A (ja) 論理回路変換装置
JPH0561924A (ja) 検索方式
JPH02205974A (ja) プリント基板上への部品自動配置装置
JP2003233631A (ja) モデル変形プログラムおよびモデル変形方法
JP3298671B2 (ja) データ入力方法
JPH0736192B2 (ja) 配置設計支援装置
JP3382381B2 (ja) 経路探索用出発地、目的地算出方法
JPH07200651A (ja) ネット結合出力装置
JPS6334668A (ja) 自動レイアウト設計支援装置
JPS62231346A (ja) デ−タ格納方式
JPH11145295A (ja) 自動配置配線方法
JPS63226774A (ja) 集積回路における自動配線方法
JPH01270127A (ja) データ検索処理方式
JP2000163461A (ja) タイミングシミュレータ及びタイミングシミュレーション方法
JPH06231205A (ja) 状態遷移図マクロ接続システム

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees