JPH01122164A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ 半導体装置の製造方法のうち、ＬＤＤ構造形のＭＩＳＦ
ＥＴの形成方法に関し、 極めて浅い低濃度ソース領域およびドレイン領域を簡単
な工程で形成することを目的とし、ソース領域およびド
レイン領域を形成するための熱処理工程において、被処
理用の半導体基板を平行平板電極の間に配置し、該半導
体基板に電界を加えた状態にして熱処理するようにした
工程が含まれることを特徴とする。

［産業上の利用分野］ 本発明は半導体装置の製造方法に係り、特にＬＤＤ構造
形の電界効果半導体装置（ＭＩＳＦＥＴ）の形成方法に
関する。

ＭＩＳＦＥＴではＭＯＳ　Ｉ−ランジスタがその代表的
なものであるが、ＭＯＳ　）ランジスタからなる半導体
集積回路（ＭＯ３ＩＧ）はバイポーラＩＣと比べて高度
に集積化できるため、メモリ回路や演算回路に広く利用
され、且つ、高集積化・微細化するほど演算速度が向上
するために、高集積化の方向に技術的検討が続けられて
いる。

しかし、ＭＯ３ＩＣを一層高集積化、微細化させるため
には、ＭＯＳトランジスタ素子自身を更に微細に形成す
ることが重要で、そのような製造プロセスの開発が要望
されている。

［従来の技術］ 第３図は従前の通常のＭＯＳ半導体素子（ＭＯＳトラン
ジスタ）の断面図を示しており、１はｐ型シリコン基板
、２はゲート絶縁膜、３はゲート電極。

４はフィールド絶縁膜、５はｎ型のソース領域またはド
レイン領域である。

このようなＭＯＳ半導体素子はソース領域およびドレイ
ン領域をセルファライン（自己整合）で形成する製法が
汎用されており、それはゲート絶縁膜およびゲート電極
を最初に形成し、これとフィールド絶縁膜をマスクとし
てソース領域およびドレイン領域をイオン注入によって
形成する方法である。

しかし、その後で、注入イオンを活性化するために熱処
理する工程が必要であり、そうすると、注入された不純
物イオンがゲート電極の下にまで拡散して深く潜り込み
、チャネル領域のチャネル長しが短くなる欠点がある。

チャネル長が短くなれば、ショートチャネル効果が現れ
て、スレーショルド電圧（Ｖ　ｔｈ）が低下したり、ま
た、ソース・ドレインの耐圧が急激に低下する、所謂、
バンチスルーが起こる。

この欠点を低減させるために、ソース、ドレインを深い
高濃度領域と浅い低濃度領域との両方で形成したＬ　Ｄ
　Ｄ　（Ｌｉｇｈｔｌｙ　Ｄｏｐｅｄ　Ｄｒａｉｎ　）
構造形のＭＯＳ半導体素子が開発されてきた。第４図は
そのＬＤＤ構造形素子の断面図を示し、１１はｐ型シリ
コン基板、１２はゲート絶縁膜、　１３はゲート電極。

１４はフィールド絶縁膜、　１５はｎ型のソース領域ま
たはドレイン領域、１６はそのソース、ドレイン領域に
接した浅い低濃度（ｎ−型）領域である。

第５図（ａ）〜（ｄ）はこの従来のＬＤＤ構造形素子の
形成方法の工程順断面図に示しており、形成概要を順を
追って説明する。

第５図（ａ）参照１フイールド絶縁膜１４を設けたｐ型
シリコン基板１１の上にゲート絶縁膜１２を介して導電
性多結晶シリコン膜からなるゲート電極１３を形成する
。ゲート絶縁膜はシリコン基板を熱酸化して生成した酸
化シリコン（ＳｉＯ２）膜からなる絶縁膜である。

第５図（ｂ）参照；次いで、ゲート電極およびフィール
ド絶縁膜をマスクにし、露出した絶縁膜を透過させてシ
リコン基板１１に砒素イオンを注入し、更に、熱処理に
より活性化して浅い接合をもった低濃度のｎ−型ソース
・ドレイン領域１６を画定する。

第５図１ｃ）参照；次いで、その上面に側壁材料となる
膜、例えば、化学気相成長（ＣＶＤ）法によつ”ｔ’５
ｉ０２膜１７　（ＣＶＤ−Ｓｔ　０．２）を被着し、次
に、リアクティブイオンエツチング（ＲＩ　Ｅ）法によ
って垂直に異方性エツチングして、ゲート電極１３の周
囲側面にのみ５ｉ０２膜からなるサイドウオール（側壁
）１７を残存する。即ち、垂直にエツチングすると、ゲ
ート電極周囲側面に被着した５ｉ０２膜は縦方向に幅が
厚いため、その部分のみがエツチングされないで残こり
、ゲート電極の今イドウオールとなる。

第５図（ｄ）参照；次いで、フィールド絶縁膜、ゲート
電極および上記のサイドウオールをマスクにして再びイ
オン注入し、更に、熱処理により活性化して深い接合を
もつ深い高濃度なｎ型ソース・レイン領域１５を画定す
る。そうすると、この深い高濃度なｎ型ソース・レイン
領域１５はサイドウオールの厚さだけゲート電極から遠
ざかるため、ゲート電極下への潜り込みが少なくなる。

なお、注入不純物の熱処理による活性化はこの深い接合
を形成した後、前記の浅いソース・ドレイン領域１６と
深いソース・ドレイン領域１５とを同時に画定する方法
が良く採られている。

以上がＬＤＤ構造の従来の形成方法の概要であり、この
ように形成すれば、熱処理によってゲート電極の下への
拡散潜り込みが少なくなり、ゲート電極とソース・ドレ
イン領域とのオーバラップ部分が減少して、ショートチ
ャネル効果が低減され、一応の目的は達せられる。

［発明が解決しようとする問題点］ しかし、他方、ＩＣの高集積化のためにＭＯＳ半導体素
子の寸法を微細にしても、そのＭＯＳ半導体素子に与え
る電源電圧は素子寸法に関わりなく−定していることが
要望される。そのため、素子寸法を小さくするとチャネ
ル長しが短くなって、パンチスルーが起こり易いことに
は変わりはない。

勿論、第３図に示す従前のＭＯ５半導体素子に比べれば
、第４図に示すＬＤＤ構造形素子はパンチスルーが起こ
り難いが、ＬＤＤ構造形にして微細化を進めると、その
問題点はパンチスルーが起こり易いことになると云うわ
けである。

従って、素子寸法を小さくし、且つ、パンチスルーが起
こり難い素子構造が望まれ、それには−層浅い低濃度領
域の形成が必要とされる。即ち、パンチスルーはゲート
電圧に制御されないチャネル部分の深い位置で起こり易
いため、チャネル部分に突き出たソース・ドレインの低
濃度領域を極めて浅くすれば、ソース・ドレインの低濃
度領域はゲート電圧の制御下に置かれて、パンチスルー
が起こり難くなるものである。

しかし、従来の形成方法では、低濃度ソース・ドレイン
領域１７の深さを１０００〜２０００Å以下にすること
には無理がある。

且、つ、上記したＬＤＤ構造形素子の形成方法は従前の
ＭＯ５半導体素子の形成方法に比べて、サイドウオール
の形成など非常に工数の増加する形成法となっている。

本発明は、これらの問題点に鑑み、極めて浅い低濃度ソ
ース・ドレイン領域を簡単な工程で形成することを目的
とした製造方法を提案するものである。

［問題点を解決するための手段］ その目的は、ソース領域およびドレイン領域を形成する
ための熱処理工程において、被処理用の半導体基板を平
行平板電極の間に配置し、該半導体基板に電界を加えた
状態にして熱処理するようにした工程が含まれる形成方
法によって達成される。

第１図は本発明にかかる形成方法の原理図を示しており
、熱処理工程において被処理用の半導体基板２１を平行
平板電極Ｅ１．Ｅ２の間に配置し、電圧ｅを印加して半
導体基板２１に電界を加える。

そうすると、基板表面の絶縁膜に電界がかかり、その下
に反転層３０が現れ、この反転層３０は他部分より拡散
定数が大きくなるため、ソース・ドレイン領域２５が形
成されると同時に、この反転層３０に不純物が拡散して
表面横方向に極めて浅い低濃度なソース・ドレイン領域
２６が形成される。

［作用］ 即ち、本発明は、熱処理によってソース・ドレイン領域
を形成する際、半導体基板に電界を加えて基板表面に反
転層を形成し、拡散定数の相違を利用して、ソース・ド
レイン領域と同時に極めて浅い低濃度ソース・ドレイン
領域を形成する。そうすれば、表面に極めて浅い低濃度
ソース・ドレイン領域が形成され、その結果、パンチス
ルーが起こり難いＬＤＤ構造形の半導体素子が形成され
る。

ここで、拡散定数の相違について説明すると、不純物の
流れの速さＪ（正確には不純物密度）は拡散定数りと不
純物濃度勾配（ｄＣ／ｄＸ）に比例する。

Ｊ　＝　Ｄ　Ｘ　（ｄＣ／ｄＸ） そのうち、例えば、ｎ型不純物としての砒素の拡散定数
Ｄｎは、 Ｄｎ　＝０．０１１４Ｘｅｘｐ中＋３１Ｘｅｘｐ＠　Ｘ
（９）ここに、ｎは電子濃度、ｎｉは真性キャリア濃度
である。

従って、電子濃度ｎが大きくなるほど、拡散定数Ｄｎが
太き（なり、反転層を形成させて電子濃度ｎを大きくす
ると、その部分は他の部分より拡散が速く進むことにな
り、本発明にこの点を利用した形成方法である。

［実施例］ 以下、実施例によって図面を参照して詳細に説明する。

第２図（ａ）〜（Ｃ）は本発明にかかる形成方法の工程
順断面図を示しており、順を追って説明する。

第２図（ａ）参照；従来法と同じく、フィールド絶縁膜
２４（膜厚数千人）を設けたｐ型シリコン基板２１の上
にゲート絶縁膜２２　（１００人前後）を介してゲート
電極２３（膜厚４゜０００人）を形成する。このゲート
電極２３は導電性多結晶シリコン膜からなり、ＣＶＤ法
によって導電性多結晶シリコン膜を被着した後、リソグ
ラフィ技術を用いてパターンニングしてゲート電極２３
に形成する。

第２図（ｂ）参照；次いで、上面より砒素（Ａｓ）イオ
ンをドーズ１ｉｌｏ　”／（ｄ、加速電圧８０ＫｅＶ程
度で注入する。そうすると、膜厚の厚いゲート電極２２
およびフィールド絶縁膜２４の部分は、それがマスクに
なってシリコン基板には砒素イオンが注入されず、薄い
絶縁膜２２（ゲート絶縁膜と同じ）の部分のみ透過して
、セルファライン的に砒素イオンがソース・ドレイン領
域に注入される。

第２図（Ｃ）参照；次いで、このイオン注入したｐ型シ
リコン基板２１を第１図に示すような平行平板電極ＥＩ
、Ｅ２に挟んで電圧を印加し、９５０℃程度の温度にお
いて熱処理する。その時、電極Ｅ。

を陽極、電極Ｅ２を陰極にして電圧ｅを印加して５ｉ０
２膜からなる絶縁膜２２内の電界を３Ｘ１０Ｖ／ａ１１
とすると、表面の電子濃度は４．５　ＸＩＯ／１ｆｆｌ
になる。砒素の拡散係数を計算すると、真性キャリア濃
度ｎｉの領域はＤ＝２．８　ＸＩＯｃｓＡ／ｓ、電子濃
度ｎ＝４．５　ＸＩＯ／ａｄの領域はＤｎ　＝１．９　
Ｘ−１り １０　　ｄ／ｓとなり、シリコン基板内はｎｉ領領域近
似し、絶縁膜２２の電界により直下に形成される反転層
の電子濃度はｎ＝４．５　ＸＩＯ／ｃｄであるから、反
転層では１桁近く拡散定数が大きくなる。

従って、深い高濃度なｎ型ソース・ドレイン領域２５が
形成されると同時に、表面横方向の反転層３０に砒素が
速く拡散して浅い低濃度なｎ−型ソース・ドレイン領域
２６が形成される。この低濃度なソース・ドレイン領域
２６の深さは数十人程度となる。

このような形成方法によれば、極めて浅い低濃度なソー
ス・ドレイン領域２６が形成できて、パンチスルーの抑
制に役立つ。且つ、この浅い低濃度ソース・ドレイン領
域２６は高濃度ソース・ドレイン領域２５と同時に形成
され、従来のようなサイドウオールの形成が不要になり
、形成方法が非常に簡単になる利点もある。

尚、上記例はｎチャネルＭＯ５半導体素子で説明したが
、ｐチャネルＭＯ５半導体素子にも適用できることは当
然である。

し発明の効果］ 以上の説明から明らかなように、本発明によればＬＤＤ
構造形素子からなるＭＯＳＩＣにおいて、その性能が向
上し、且つ、製造方法が簡単になる大きな効果が得られ
るもの、である。

【図面の簡単な説明】

第１図本発明にかかる原理を説明する図、第２図（ａ）
〜（Ｃ）は本発明にかかる形成方法の工程順断面図、 第３図は従前のＭＯ３半導体素子の断面図、第４図は従
来のＬＤＤ構造形素子の断面図、第５図（ａ）〜（ｄ）
は従来の形成方法の工程順断面図である。 図において、 ２１は半導体基板、又はｐ型シリコン基板、２２はゲー
ト絶縁膜、 ２３はゲート電極（多結晶シリコン膜）、２４はフィー
ルド絶縁膜、 ２５は深い高濃度ソース領域およびドレイン領域、２６
は浅い低濃度ソース領域およびドレイン領域、３０は反
転層、 Ｅ、、Ｅ２は平行平板電極、 ｅは印加電圧 不発叫（」々・ｊ原理ｔ！Ｉ明ｔｓｍ 第１図 ＋発姻耳にで・ひ３形へ′方踵＾工孝量ηタ鉢面閏従前
＝１准Ｓ亭ルｌ多の折面口 第３図 拭上＾ＬＤＤ、＄ｊｉ４ｆ子＾眞面図 第４図 第５図

Claims (1)

【特許請求の範囲】
1. 　ソース領域およびドレイン領域を形成するための熱処
   理工程において、被処理用の半導体基板を平行平板電極
   の間に配置し、該半導体基板に電界を加えた状態にして
   熱処理するようにした工程が含まれてなることを特徴と
   する半導体装置の製造方法。