JPH01106377A - 基準信号書込装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は基準信号書込装置、特に、磁気ディスク装置の
ヘッド位置決め用サーボ信号を書込むサーボ信号書込装
置において、サーボ信号全書込む際に書込みタイミング
の基準となる基準クロックを書込む基準信号書込装置に
関する。

〔共通的技術〕

一般に、磁気ディスク装置ＫＷ込まれるヘッド位置決め
用サーボ信号は、ディスク中心から半径方向にそって完
全に揃った信号であることが必要である念めサーボ信号
書込装置においては、−周上に継ぎ目のない基準タイミ
ング信号ｔ−書込み、この基準信号を基にサーボ信号を
書込む方法がとられる。

この基準タイミング信号を書込む基準信号書込装置は、
−周に一個の信号を書込む第１の書込・読出ヘッドと第
１の書込・読出ヘッド°の読出信号を基に基準信号を書
込む第２の書込・読出ヘッドとを含んで構成す°る１ 〔従来の技術〕 従来の基準信号書込装置は、−周に一個の信号を書込み
・読出す第１０杏込・読出ヘッドと、前記第１０書込・
読出ヘッドの出力信号を基にして一周に継ぎ目のない既
定数のパルス数が書込まれ友かどうかを判定する継ぎ目
判定回路と、前記継ぎ目判定回路の判定績果で発振周波
数を増減する発振回路と、前記発振回路の出力信号をｎ
段階に分局し九信号を舊込む第２０畜込・読出ヘッドと
を含んで構成される。

次に従来の基準信号書込装置について図面を参照して詳
細に説明する。

第４図は従来の基準信号書込装置の一例を示すブロック
図である。

第４図に示す基準信号書込装置は、書込・読出ヘッド５
１で書込む信号を生成する書込制御回路５３と、書込・
読出ヘッド５１から読出した信号をパルス波形に成形す
るパルス成形回路５４と、パルス成形回路５４０出力信
号を基に電圧制御発振回路５５の出カバ、ルス数ｔカウ
ントするカウンタ５６と、カウンタ５６の値とパルス数
設定値沼の値とｔ比較する比較器５７と、比較器５７の
出力信号によりカウント値が増減するアップダウンカウ
ンタ５９と、アップダウンカウンタ５９の値をアナログ
値に変換し電圧制御発振回路５５に制御電圧を印加する
Ｄ／Ａ変換器６０と、比較器５７の等値出力信号ｄ（！
、’！圧制御発振回路５５の出力パルス全反転した信号
との論理積全出力するゲート６１と、ゲート６１の出力
がＤ入力端子に入りパルス成形回路５４の出力がクロッ
ク入力端子に入るＤタイプクリップフロップ６２と、電
圧制御発振回路５５の出力パルスを分周する分局器６３
と、Ｄタイプクリップフロップ６２の出力信号・がアク
ティブ状態の時のみ分局器６３の出力信号を書込・読出
ヘッド６５に伝える書込制御回路６４とを含んでいる。

ここで、カウンタ５６と比較器５７とパルス数設定値５
８とゲート６１とＤタイプフリップフロップ６２とで継
ぎ目判定回路を構成している。

第５図のタイミングチャートに従いＪｉ１ｍ？追って動
作を説明する。書込制御回路５３にインデックス書込指
令を与えると、書込・読出のヘッド５１はディスク板上
に一周に一個のインデックス信号ｔ−督込み、パルス成
形回路５４の出力には第５図のようなインデックス信号
ａが出力される。続いて、基準信号書込指令？Ｄタイプ
７リツプフロツプ６２に与えるとその出力基準信号書込
制御信号ｆはアクティブ状態となり、分局器６３の出力
は書込制御回路６４ｔ−通って、書込・読出ヘッド田に
伝わる。

ここでインデックス信号ａの一周期Ｔの間、カウンタ５
６により電圧制御発振回路５５の出力）（ルス数を計数
し、次の回転周期中にその計数値設定値５８とを比較器
５７で比較しカウンタ値が）くルス数設定値より小の場
合は、比較器５７の出力信号によ）アップダウンカウン
タ５９．Ｄ／Ａ変換器６０ｔ−通して電圧制御発振回路
５５の発振周波数を増し、パルス数設定値５８はディス
ク−回転中に必要な書込パぐス数にＮｔ−乗じた値とす
る。

逆の場合は発振周波鶴を減する。Ｎは分周器６３もし、
カウンタ値とパルス数設定値が等しく比較器５７から等
値出力信号ｄが出力され、かつ、電圧制御発振回路５５
の出力反転パルスＣと前記等価出力信号ｄとの論理積ｆ
がアクティブ状態にある間にインデックス信号ａの立上
りが来るとＤタイプクリップ７０ツブ６２の出力である
基準信号書込制御信号ｆはイナクティブ状態となり書込
・読出ヘッド６５による基準信号の香込み動作は終了す
る。この時、電圧制御発振回路の出カッくルスのデエー
テイが５０チであるとインデックス直前での基準信号の
継ぎ目精度は電圧制御発振回路５５の発振周期の１／２
となるので、電圧制御発振回路の発振周波数を高くする
ことにより継ぎ目許容値を厳しくも継ぎ目精度を上げる
ことができる。

〔発明が解決しようとする問題点〕 上述した従来の基準信号書込装置は、基準信号の蒜ぎ目
精度を良くするには発振回路の発振周波数を上げること
で実現できるが、ディスク板の回転変動があるために発
振周波数を上げるとその分継ぎ目許容値内にインデック
ス信号の立上シが入る０１率が減ることになるので基準
信号の書込時間が長くなるという欠点があった。また、
継ぎ目許容値内にインデックス信号の立上りが入るかど
うかは確率の問題となるので書込み時間が大きくパラつ
くといり欠点があった。

〔問題点を解決するための手段〕

本発明の基準信号書込装置は、−周当り一個の信号ヲ省
込む第１の書込・読出ヘッドと、前記第１０啓込・読出
ヘッドの読出信号を基にして一周に既定数のパルス数が
書込まれたかどうかを判定する書込パルス数判定回路と
、前記書込パルス数判定回路の判定結果で発振周波数を
増減する発振回路と、前記発振回路の出力信号を書込む
第２０書込・読出ヘッドと、前記第２の書込・読出ヘッ
ドの読出信号列のうち前記第１０書込・読出ヘッドの読
出信号の直前の信号と直後の信号との時間間隔ｔを測定
する継ぎ目間隔測定回路と、前記継ぎ目間隔測定回路の
附定結果に基づき前記測定時間ｔ’ｌ−周上にわたり微
少時間Δｔ毎に分配する時間分配回路と金含んで構成さ
れる。

〔実施例〕

次に、本発明の実施例について、図面を参照して詳細に
説明する。

第１図は本発明の第１の実施例金示すブロック図である
。

第１図に示す基準信号書込装置は、選択回路１３および
書込・読出回路１２を通して書込・読出ヘッド１１にイ
ンデックス書込信号を送るインデックスパターン発生回
路１４と、書込・読出ヘッド１１から読出した信号をパ
ルス波形に成形するパルス成形回路１５と、第１のパル
ス成形回路１５の出力信号を基に電圧制御発振回路１６
の出力パルス数をカウンタ１７と、カウンタ１７の値と
パルス数設定値１９の値とを比較する比較器１８と、比
較器１８の出力信号によ）カウント値が増減するア・シ
ブダウンカウンタ２０と、アップダウｔカウンタ２０の
値をアナログ値に変換し電圧制御発根回路１６に制御電
圧を印加するＤ／Ａ変換器４と、比較器１８の等価出力
信号がＤ入力端子に入りパルス成形回路１５の出力がク
ロック入力端子に入るＤタイプクリップ７０ツブ２２と
、Ｄタイプクリップ７０ツブ２２の出力信号がアクティ
ブ状態の時のみ電圧制御発振回路１６の出力信号を書込
・読出ヘッド２４に伝える書込制御回路２３と、書込・
読出回路２５全通して書込・読出ヘッドから読出した信
号をパルス波形に成形する第２のパルス成形回路２６と
、パルス成形回路２６の出力パルス列のうちパルス成形
回路１５の出力インデックス信号の直前パルスと直後パ
ルスの時間間隔を測定する継ぎ目間隔測定回路２７と、
パルス成形回路２６の出力パルス列をカウントし継ぎ目
間隔測定回路２７での測定結果によ浸出力パルス列をい
くつかのブロックに区分けするブロックカウント回路２
８と、パルス成形回路２６のパルス列を入力としブロッ
クカウント回路２８の出力信号に従ってパルス列をブロ
ック毎に遅延し選択回路１３に出力する遅延回路２９と
を含んで構成される。なおりウンタ、入７と比較器１８
とパルス数設定値１９とＤタイプクリップ７０ツブ２２
とで書込パルス数判定回路を構成し、ブロックカウント
回路２８と遅延回路２９とで時間分配回路を構成してい
る。

第２図のタイミングチャートに従い順を追って動作を説
明する。選択回路１３の選択信号をインデックス書込状
態にした後インデックスパターン発生回路１４にインデ
ックス書込指令を与えるとヘッド１１はティスフ板上に
一周に一個のインデックス信号を書込み、パルス成形回
路１５の出力にはＡンデックス信号ａが出力される。

続いて擬似基準信号書込指令′ｌｔＤタイプクリップフ
ロップ２２に与えるとその出力擬似基準信号書込制御信
号ｄはアクティブ状態となり、電圧制御発振回路１６の
出力パルスは書込制御回路２３會通って書込・読出ヘッ
ド２４に伝わる。

ここで−周期Ｔの間カウンタ１７により電圧制御発振回
路１６の出力パルス敷金計数し１次の回転周期中にその
計算値とパルス数設定値１９とを＋抛＼ 比較器１８で比較しカウント値がパルス数設定値より小
の場合は、比較器１８の出力信号によりアヅプダウンカ
ウンタ２０　）　Ｄ／Ａ変換器２１全通して電圧制御発
温回路１６の発振周波数を増し、逆の場合は発振周波数
を減する。パルス数設定値１９は、ディスク−回転中に
必要な４込パルス数ｎに１を加えた値とする。もしカウ
ンタ値とパルス数設定値が等しく比較器１８から等個当
力信号Ｃがアクティブの時にインデックス信号ａの立上
りが来るとＤタイプクリップフロップ２２の出力擬似基
準信号書込制御信号ｄはイナクティブ状態となＪ！込・
読出ヘッド２４による擬似基準信号の書込み動作は終了
する。

次に書込・読出ヘッド２４で読出した擬似基準信号のパ
ルス列ｅの、うちインデックス信号ａの立上フの直前の
パルス即ちインデックスから数えて第（ｎ＋ｘ　）番め
のパルスの立上りからインデックス信号ａの立上シの直
後のパルス即ち第１番めのパルスの立上りまでの時間間
隔を継ぎ目間隔測定回路２７で測定する。との測足値ｔ
を微少時間Δｔで割ったｔ／Δｔの値を受けて、ブロッ
クカウント回路２８は擬似基準信号のパルス列をカラン
割する遅延時間切損信号ｆを遅延回路２９に出力する。

　　　　′ 遅延回路２９は擬似基準信号パルス列ｅｆ、入力としブ
ロックカウント回路２８からの遅延時間切換信号ｆに従
って各ブロック毎に擬似基準信号パルス列ｅに遅延時間
を与えていく。遅延回路出力信号ｇに示すようにインデ
ックスからの量初のブロックの遅延時間は０、第２番め
ブロックの遅延時間はΔｔ、第３嘗めブロックの遅延時
間は（２×況上以下第ｉ番めブロックの遅延時間は（ｉ
　−１）・回路１３の選択信号を遅延回路出力書込状態
にした後、遅延回路２９の出力信号ｇを出力することに
より書込・読出ヘッド１１には継ぎ目時間がＯで一周に
必要なパルス数ｎ個の基準信号が書込まれる。ブロック
とブロックの間には、そのイ也のパルス列のパルス間隔
゛と・はΔｔ分だけの間隔差が生じるが、Δｔｔ−小さ
くすることにより実用上問題とならない。

第３図は本発明の第２の実施例を示すブロック図である
。

遅延回路出力信号を書込・読出ヘッド１１に書込む動作
までは第１の実施例と同様である。その後、書込・読出
ヘッド１１の読出信号を間隔差縮小回路７０に入力し、
パルス間階差Δｔｔ−更に小さくした間隔差縮小信号を
、間隔差縮小信号書込制御回路７１・選択回路７２ｔ−
通して書込・読出ヘッド２４に書込む。間隔差縮小回路
７０は例えば位相同期回路（７工−ズロツクループ回路
）等により実現できる。

第２図の実施例でパルス間隔差Δｔが非常に小さい基準
信号を書込むことができる。

〔発明の効果〕

本発明の基準信号書込装置は、ディスク−周上に必要な
パルス数よりはるかに多いパルス数を発生させる高い周
波数の発振回路出力のパルス幅を継ぎ目許容値とする代
わシに、−周上に必要なパルス数とほぼ同一のパルス数
を発生させる発振回路をもち（必要なパルス数＋１）個
のパルス全書込んだ後、継ぎ目時間を測定しその時間を
Ｏとするように移し換えることにより基準信号を書込む
ことにより、基準信号の書込時間を大幅に短縮すること
ができるという効果がある。何となればディスク回転数
の変動が同一とすると、高周波パルス幅内にインデック
スの立上シが入る確率に比べ低周波パルス発振出力の既
定パルス数を書込む確率がはるかに高い上に、継ぎ目補
正を行うためにパルス分配するのには一定の短時間で行
うことができるからである。それ故狭いパルス幅内にイ
ンデックスの立上りが来ることによる書込装置に比べ確
率に依存する率が少なく、書込み時間が一定と々る効果
がある。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示すブロック図、第２
図は第１＠の動作タイミングチャート、第３図は本発明
の第２の実施例を示すブロック図、第４図は従来の一例
を示すブロック図、第５図は第４図の動作タイミングチ
ャートである。 １１・・・・・・書込・読出ヘッド、１２・・・・・・
書込・読出回路、１３・・・・・・選択回路、１４・・
・・・・インデックスパターン発生回路、１５・・・・
・・パルス成形回路、１６・・・・・・電圧制御発振回
路、１７・・・・・・カウンタ、１８・・・・・・比較
器、１９・・・・・・パルス敷設ｆ値、２０・・・・・
・アップダウンカウンタ、２１・・・・・・Ｄ／Ａ変換
器、２２・・・・・・Ｄタイプクリップ７０ツブ、２３
・・・・・・書込制御回路、２４・・・・・・書込読出
ヘッド、２５・・・・・・書込読出回路、２６・・・・
・・パルス成形回路、２７・・・・・・継ぎ目間隔測定
回路、２８・・・・・・プ日ツクカウンタ回路、２９・
・・・・・遅延回路、７０・・・・・・間隔差縮小回路
、７１・・・・・・間隔差縮小信号書込制御回路、７２
・・・・・・選択回路、５１・・・・・・書込読出ヘッ
ド、５２・・・・・・書込読出回路、５３・・・・・・
書込制御回路。 ５４・・・・・・パルス成形回路、５５・・・・・・電
圧制御発振回路、５６・・・・・・カウンタ、５７・・
・・・・比較器、５８・・・・・・パルス数設定値、５
９・・・・・・アップダウンカウンタ、６０・・・・・
・Ｄ／Ｑ変換器、６１・・・・・・ゲート、６２・・・
・・・Ｄタイプクリップ７０ツブ、６３・山・・分周器
％６４・・・・・・書込制御回路、６５・・・・・・書
込・読出ヘッド。 代理人　弁理士　　内　原　　　晋 箭２図

Claims (1)

【特許請求の範囲】
1. 一周当り一個の信号を書込む第１の書込・読出ヘッドと
   、前記第１の書込・読出ヘッドの読出信号を基にして一
   周に既定数のパルス数が書込まれたかどうかを判定する
   書込パルス数判定回路と、前記書込パルス数判定回路の
   判定結果により発振周波数を増減する発振回路と、前記
   発振回路の出力信号を書込む第２の書込・読出ヘッドと
   、前記第２の書込・読出ヘッドの読出信号列のうち前記
   第１の書込・読出ヘッドの読出信号の直前の信号と直後
   の信号との時間間隔ｔを測定する継ぎ目間隔測定回路と
   、前記継ぎ目間隔測定回路の測定結果に基づき前記測定
   時間ｔを一周上にわたり微少時間Δｔ毎に分配する時間
   分配回路とを含むことを特徴とする基準信号書込装置。