JPH01102642A - 処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［目次］ 概要 産業上の利用分野 従来の技術 発明が解決しようとする問題点 問題点を解決するための手段 作用 実施例 発明の効果 ［概要］ 本発明は、入力された複数の２値論理情報の時間的変化
に対応した分岐先の処理を特定して実行する処理装置に
関するものであり、 分岐先処理の特定を効輌良く行なえる処理装置の提供を
目的とし、 このため複数の２値論理情報を所定の時間間隔で取込む
情報取込手段と、現在取込まれた各情報による２値論理
列情報と前回取込まれた各情報による２値論理列情報と
を成分とした合成値を求め　　　　　□る合成値演算手
段と、全ての合成値について処理特定情報を各々対応さ
せて記憶する情報記憶手段と、求められた合成値に対応
した処理特定情報を検索する情報検索手段と、検索され
た情報で特定された分岐先の処理を実行する処理実行手
段と、を有する、ことを特徴としている。

［産業上の利用分野］ 本発明は、入力された複数の２値論理情報の時間的変化
に対応した分岐先の処理を特定して実行する処理装置に
関する。

多くの監視装置や制御装置では入力された複数の２値論
理情報の時間的変化に対応した分岐処理が選択されて実
行されており、特に、高い処理速度が要求される場合に
はプログラムがアセンブラで記述される。

［従来の技術］ 第８図には従来装置における分岐先処理の特定作用が説
明されており、そのプログラムは処理速度を高めるため
にアセンブラで記述されている。

同図において２値論理情報ａ１．ａ２は時刻ｔとその時
刻ｔから所定の時間間隔Δｔだけ経過した時刻ｔ＋Δｔ
で取込まれており、時刻尤における情報ａｌ　　（ｔ）
、ａ２　　（ｔ＞の論理値と時刻ｔ＋Δｔにおける情報
ａｉ（ｔ＋Δｔ）、　ａ２　　（を十Δｔ）の論理値と
に応じて１６の分岐先処理１゜２．３，４，５，６，７
，８，９，１０，１１゜１２．１３，１４，１５，１６
のうち、いずれかが特定される。

そして特定された処理が実行され、これにより入力の時
間的変化に適合した処理結果が得られる。

ここで、実行すべき分岐先の処理を特定するためには第
８図のようにツリー構造の処理を行なうことが必要とな
り、入力される２値論理情報の数が値ｍ（第８図ではｍ
＝２）で示されるときには、値２ｍ（第８図においては
２ｘ２＝４＞で示される数の判断ステップが実行される
。

その実行のために予め用意すべきステップ数は値２２Ｉ
１１−１（第８図では２４−１＝１５＞で示され、した
がって入力される２値論理情報の数に対して指数関数的
に増加する。

また時刻１．１＋Δｔのときの２値論理情報を保持する
ことが必要となるので、例えば８ビツトＣＰＵの場合に
は２ｍバイトのワークエリアが必要となる。

ざらに時刻１．１＋Δを間の処理が終了した後に時刻ｔ
＋Δｔ、ｔ＋２Δを間の処理を行なう場合には、時刻ｔ
における２値論理情報が格納されていたワークエリアへ
時刻ｔ＋Δｔにおける２値論理情報を予め移し換える作
業が必要となる。

この移し換えは時刻ｔ＋Δｔにおける２値論理情報をア
キムレータに取込み、′その情報をワークメモリ内でそ
れまでに時刻ｔにおける２値論理情報が格納されていた
位置に格納することにより行なわれ、したがって値２ｍ
で示される回数の操作が必要となる。

［発明が解決しようとする問題点１ 以上の説明から理解されるように従来においては、２値
論理情報の数に応じてステップ数が指数関数的に増加し
、また広いワークエリアが必要となり、ざらに取込まれ
た２値論理情報の移し換えのために多くの操作が必要と
なるので、プログラムがアセンブラで記述されても、分
岐先の処理を効率良く特定できず、したがって入力の時
間的変化に対応した処理を迅速に実行できないという問
題があった。

本発明は上記従来の事情に鑑みてなされたものであり、
その目的は、入力の時間的変化に対応した分岐先の処理
を効率良く特定してこれを入力変　　　　　′化に対し
迅速に実行できる処理装置を提供することにある。

［問題点を解決するためめ手段］ 第１図では本発明の詳細な説明されており、複数の２値
論理情報は所定の時間間隔で情報取込手段１０に取込ま
れている。

そして情報取込手段１０に現在取込まれた各情報による
２値論理列情報と前回取込まれた各情報による２値論理
列情報とを成分とした合成値が合成値演算手段１２で求
められており、その合成値は情報検索手段１４に与えら
れている。

情報記憶手段１６１は全ての情報値について処理特定情
報が各々対応して記憶されており、合成値演算手段１２
で求められた合成値と対応した処理情報は情報検索手段
１４により情報記憶手段１６から検索されている。

この情報検索手段１４により検索された情報で実行すべ
き処理が特定されており、その処理は処理実行手段１８
で実行されている。

［作用］ 本発明では複数の２値論理情報が情報取込手段１０に所
定の時間間隔で２回取込まれると、先に取込まれた各情
報による２値論理列情報と後に取込まれた２値論理列情
報とを成分とした合成値が合成値演算手段１２で求めら
れる。

その合成値に対応した処理特定情報が情報記憶手段１６
から情報検索手段１４により検索されると、この検索情
報で特定された処理が処理実行手段１８で実行される。

［実施例］ 以下、図面に基づいて本発明に係る装置の好適な実施例
を説明する。

第２図は実施例の構成を説明するものであり、外部入力
の２値論理情報はＭＰＵ２０の管理下で１１０デ一タＲ
ＡＭ２２に書込まれている。

そしてＭＰＵ２０ではプログラムＲＡＭ２４に格納され
たアセンブラプログラムがシステムプログラムＲＡＭ２
６のシステムプログラムに従ってワークＲＡＭ２８を用
いて実行されており、その実行結果はＶＲＡＭ３０に書
込まれてＣＲＴ３２で表示されている。

またテーブルＲＡＭ３４には第１図における情報記憶手
段１６の内容に相当したデータが記憶されており、これ
を用いて特定されたプログラムＲＡＭ２４内分岐先処理
がＭＰＵ２０で実行されている。

本実施例は以上の構成からなり、以下その作用を説明す
る。

ただし、ここでも２値論理情報ａｌ　、ａ２が入力され
るものとし、それらの時間的変化に対応したものが処理
１，２，３，４，５，６．７ノ８゜９．１０，１１，１
２，１３，１４，１５，１６゜から特定されるものとす
る。

第３図では本実施例における合成値Ａ（ｔ）のデータ構
造が説明されており、合成値Ａ（ｔ）は８ビツトデータ
とされている。

そしてその上位４ビツトが余り桁とされており、下位４
ビツトが有効桁とされている。

ざらに有効桁のうち上位側２桁には時刻ｔにおける２値
論理情報ａｌ　　（ｔ）、ａ２　　（ｔ）が書込まれて
それらによる２値論理列情報が形成されており、下位側
２桁には時刻ｔ＋Δｔにおける２値論理情報ａｌ　（を
十Δｔ）、ａ２　　（を十Δｔ）が書込まれて他の２値
論理列情報が形成されている。

第４図では合成値Ａ（ｔ）の更新作用が説明されており
、時刻ｔでは同図（Ａ＞の様に下位の有効４桁がｒｌｏ
ｏＩＪとなっている。

そして時間間隔Δｔが経過すると、同図（Ｂ）の様に２
値論理情報数ｍ＝２に相当した２桁だけ上位側へシフト
が行なわれ、シフト後における下位側２桁には論理値Ｏ
が書込まれる。

さらに時刻を十Δｔにおける２値論理情報ａ１（ｔ＋Δ
ｔ＞、ａ２　　（ｔ＋Δｔ）が論理値１であるか否かが
吟味され、論理値１のときにのみ同図（Ｃ）の様にその
値が該当の桁に書込まれる。

その後、上位側の余り４桁が同図（Ｄ＞の様にマスクさ
れ、これにより時刻を十Δｔにおける合成値Ａ（ｔ＋Δ
ｔ）が得られる。

以上の様にして得られた合成値Ａ（ｔ）、Ａ（ｔ＋Δｔ
）における有効桁の上位側２桁による２値論理列情報（
前回）と下位側２桁による２値論理列情報（現在）とは
前述の処理１，２，３゜４．５，６，７，８，９，１０
，１１，１２，１３．１４，１５．１６と第５図の様に
対応しており、両２値論理列情報でそれらのうちのいず
れかを特定できる。

第５図のマトリクス表は予め作成され、これに従ってテ
ーブルＲＡＭ３４の記憶内容が決定される。

第６図ではその記憶内容が説明されてあり、その死頭１
バイト目には処理１を示す合成値［００００００００Ｊ
が書込まれ、次の２バイトを利用して処理１の先頭アド
レスが書込まれる。

同様にして処理２，３・・・１６についてもデータ及び
アドレスが３バイトずつ使用して順次書込まれ、従って
合成値Ａ（ｔ）、Ａ（ｔ＋Δｔ〉で示される先頭アドレ
スの分岐先処理を直ちに特定できる。

第７図では本実施例の作用がフローチャートで説明され
ており、同図においてはまずインデックスレジスタＴＸ
にテーブルＲＡＭ３４の先頭アドレスが格納される（ス
テップ１００）。

そしてインデックスレジスタＩＸの内容がアキュームレ
ータＡＣＣＸに格納されると（ステップ１０２＞、アキ
ュームレータＡＣＣＸの内容とワークＲＡＭ２８におけ
る合成値Ａとが比較される（ステップ１０４）。

ざらに両者が一致したか否かが判断され（ステップ１０
６）、一致していないときにはインデックスレジスタＩ
Ｘの値を３だけ増加させ（ステップ１０８）、以上の処
理（ステップ１０２，１０４．１０６＞が繰り返される
。

その後に一致の確認が行なわれると（ステップ１０６で
ＹＥＳ）　、インデックスレジスタＩＸの値に１．２を
加えたアドレスのデータで示される処理が実行される（
ステップ１１０）。

以上説明したように本実施例によれば、第６図に示され
たテーブルＲＡＭ３４を使用して実行すべき分岐先の処
理が特定されるので、その分岐ステップの数が１となり
、２値論理情報数ｍに対して２ＩＩｌ−１の数だけ必要
とされていた従来に比べてその数を大巾に削減でき、こ
のためプログラムの作成が極めて容易なものとなる。

また本実施例によれば、合成値Ａに対する分岐先はテー
ブルＲＡＭ３４の分岐先アドレスを書き換えることによ
り変更でき、このためにプログラムの変更は必要とされ
ず、従って仕様変更に対する柔軟性が著しく高い。

そして本実施例によれば、従来では実行すべき分岐先処
理を特定するために論理値に応じた分岐の判断に数１０
バイトのプログラム領域を要したのに対し、第６図から
理解される様に１バイトに対して３バイトのプログラム
領域のみが必要とされ、従ってそのためのプログラム領
域を４分の１から５分の１に削減することが可能となる
。

ざらに従来では２ｍバイトが必要とされたワーク領域が
第３図のように２ｍビットとなり、このためそのワーク
領域を大巾に削減できる。

また従来ではワークデータの転送に２ｍ回の操作が必要
であったが、ｍ桁のシフト操作と１回の上位側ピットマ
スク操作でこれを行なえ、従ってそのプログラム及びプ
ログラム領域をコンパクト化できる。

°このようにプログラム領域、ワーク領域の削減及びワ
ークデータ転送操作の簡略が可能となるので、入力の時
間的変化に対して高速な処理を行なうことが可能となる
。

例えば、ネットワークの状態を監視してその状態変化に
即応した処理を行なってその処理結果を直ちにＣＲＴ３
２に表示させることができる。

［発明の効果］ 以上説明したように本発明によれば、２値論理情報の論
理値に応じ分岐を行なって最終的に分岐先の処理が特定
される従来装置に対し、入力の２値論理値情報による合
成値で分岐先の処理を特定する情報が検索されるので、
プログラムエリアを大巾に削減でき、またワークエリア
も同様に削減でき、ざらにワークデータの転送操作を著
しく簡略化でき、このため入力愛他に高速応答した処理
を行なうことが可能となる。

しかも、実行すべき分岐先の処理を検索で特定でき、そ
の検索で対象となる記憶内容を書き換えるのみで分岐先
を変更できるので、プログラムの作成や変更を著しく容
易化することが可能となる。

【図面の簡単な説明】

第１図は発明の原理説明図、第２図は実施例の構成説明
図、第３図は合成値のデータ構造説明図、第４図は合成
値の交信作用説明図、第５図はテーブルＲＡＭ記憶内容
の決定作用説明図、第６図はテーブルＲＡＭの記憶内容
説明図、第７図は実施例の作用を説明するフローチャー
ト、第８図は従来装置における分岐先処理の特定作用説
明図である。 １０・・・情報取込手段 １２・・・合成値演算手段 １４・・・情報検索手段 １６・・・情報記憶手段 １８・・・処理実行手段 ２０・・・ＭＰｔＪ ２２・・・Ｉ１０データＲＡＭ ２４・・・プログラムＲＡＭ ２６・・・システムプログラムＲＡＭ ２８・・・ワークＲＡＭ ３０・　ＶＲＡＭ ３２・・・ＣＲＴ ３４・・・テーブルＲＡＭ

Claims (1)

1. 【特許請求の範囲】 複数の２値論理情報を所定の時間間隔で取込む情報取込
   手段（１０）と、 現在取込まれた各情報による２値論理列情報と前回取込
   まれた各情報による２値論理列情報との合成値を求める
   合成値演算手段（１２）と、全ての合成値について処理
   特定情報を各々対応させて記憶する情報記憶手段（１６
   ）と、 求められた合成値に対応した処理特定情報を検索する情
   報検索手段（１４）と、 検索された情報で特定された分岐先の処理を実行する処
   理実行手段（１８）と、 を有する、ことを特徴とする処理装置。