JPS59154561A - 連想情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、連想関係にある事物を並列処理によシ高速に
探索する連想情報処理装置に関する。

近年、人工知能あるいは知識工学等の分野で複雑な構造
を持ちかつ大規模な知識情報を扱う必要が生じている。

この種の知識情報には、例えば、自然言語処理で用いる
シリーラスに見られるように、上位下位概念関係、支配
被支配関係、親子関係あるいは同義関係等の連想関係に
よって各々の事物が結合されたネットワーク構造を成し
ているものがある。このようなネットワーク構造を持つ
知識情報を操作する重要な機能の一つに探索機能がある
。探索には所与の２つの事物が所与の連想関係にあるか
どうかの検査機能や、所与の事物と所与の連想関係にあ
る事物を順次取出す機能等がある。本発明によれば、後
者の探索を行う連想情報処理装置が実現する。

連想関係にある事物を探索する問題は、一般に有向グラ
フ上の探索問題への対応伺けが可能である。ここでは、
有向グラフ上の探索問題を次のように定式化する。ある
与えられた節点の集合から有向辺をたどって到達可能で
かつ以前に取出したことのない節点を、途中で通過する
有向辺の数の少ないものから１１次取出し、ある与えら
れた条件に適合する節点が取出されるか、あるいは到達
可能でかついまだ取出されていない節点が無くなったと
きに探索を終了する。

従来、有向グラフ上の探索問題に対して、ソフトウエア
による解決が成されてきた。そのアルゴリズムは大きく
分けて、縦型探索と横型探索が知られている。縦型探索
では、探索の各段階で生じる複数個の選択可能肢の１つ
を選んでは次の段階に進み、もはや進めなく々ると前段
階に戻って他の選択可能肢の１つを選び再び探索を進め
る。横型探索では、探索の各段階で生じる選択可能肢の
すべてについて同時に探索を進める。遂次実行型計算機
を用いる場合、いずれのアルゴリズムでもたどるべき節
点の数に比例する処理時間が必要である。一方、並列実
行型計算機を用いる場合、横型探索によれば、探索の深
さに比例する処理時間で探索を行うことができるため、
大幅な時間短縮が可能である。しかしながら、一般に並
列実行型計算機を実現するためには、莫大な数の演算装
置と非常に複雑な制御機構を必要とし、経済的、技術的
困難を伴う。

本発明の目的は、連想関係にある事物の探索を、簡単な
ハ・−ドウエアで、横型探索により並列実行する連想情
報処理装置を提供することである。

本発明によれば、連想関係を保持するだめのプログラマ
ブルロジックアレイと、前記プログラマプルロジノクア
レイへの入力となる情報を保持するための入カレジスタ
と、前記プログラマブルロジックアレイからの出力を保
持する出力レジスタと、以前の入力情報の履歴を保持す
るレジスタと、前記出力レジスタの値と前記履歴保持用
レジスタの値から次段階の入力情報を計算する演算機能
を有し、かつ前記プログラマブルロジックアレイ、入カ
レジスタ、出力レジスタおよび履歴保持用レジスタを制
御する制御装置からなる、連想関係にある事物の探索を
行う連想情報処理装置が得られる。

次に本発明について図面を用いて説明する。第１図は本
発明の連想情報処理装置の一実施例である。第２図は、
第１図に示すプログラマプルロジック″ｒレイを説明す
る図である。

プログラマブルロジンクアレイ１は、第１図に示すよう
にｎ行ｎ列の格子からなっておシ、各列の端点は各々第
１図に示すように入力レジスタであるレジスタ２の各ビ
ットに接続されている。各行の端点け、出力レジスタで
あるレジスタ３の各ビットに接続されている。このプロ
グラマプルロジックアレイの機能を第２図を用いて説明
する。

第２図において、ａｌ＋ａ２１・・ａｏは入力線を表し
、’）ｌ＋ｌｉ２＋・・・，ｂｏは出力線を表す。入力
線と出力線の交点の白丸は、その交点で入力線と出力線
が接続されていることを表す。各出力線の値は、各出力
線に接続されている入力線の内少なくとも１本の入力線
の値が”１“であるとき”１”になり、そうでないとき
”０”になる。各交点の接続、切断は任意に選択できる
。次に、プログラマプルロジックアレイ上に、処理対象
である有向グラフを展開する方法について説明する。有
向グラフに含まれる節点の数をｍ個とすると、ｍはプロ
グラマブルロジックアレイの入出力線の数ｎ以下でなく
てはならない。節点Ｎｉ（１≦ｌ≦ｍ）に対し入力線ａ
ｉおよび出力線ｂｉを対応付け、有向グラフ上で節点Ｎ
ｉから節点Ｎｊ（１≦ｊ≦ｍ）に向けて有向辺が存在す
るとき、かつその時に限り入力線ａｉと出力線ｂＪの交
点を接続することによレ、プログラマブルロジックアレ
イと有向グラフとの一対一の対応付けが実現する。

レジスタ２はｎビットの容量を持ち、各ビットは、プロ
グラムブルロジックアレイ１の入力線に接続されておυ
、各ビットの内容である”１”あるいは″０″を常に前
記入力線に出力ｊ〜ている。

レジスタ２は、第１図に示す制御装置５から信号線５２
を介して読込信号を受取ると、信号線５２１を介してレ
ジスタ２の新しい内容とし２てｎビッ｝？）信号を制御
装置５から受取る。

レジスタ３はｎビットの容量を持ち、各ビットはプログ
ラマプルロジックアレイ１の出力線に接続されており、
各ビットの内容は各出力線の値である″１″あるいは″
′０”である。

レジスタ３は、制御装置５から信号線５３を介して送出
信号を受取ると、レジスタ３の各ビットの内容を送出の
間だけ固定して、佃号線３５を介して制御装置５に送出
する。

レシスタ４は履歴保持用レジスタであ＃）ｎビットの容
量を持ち、各ビットは論理和機能を持つ。

各ビットは、以前にレジスタ２において対応するビット
が″１”になったことが一度でもあれば、値が”１”で
あり、そうでなければ”ｏ″である。

レジスタ４の初期値は制御装置５かもの信号Ｋよりすべ
で０”に設定される。前記信号線５２に読込信号が送ら
れると同時に信号線５４を介して制御装置５から読込信
号がレジスタ４に送られ、前記信号線５２１を介して送
られたのと同じｎビットの信号が信号線５４１を介して
制御装置５がらレジスタ４に送られる。この時、レジス
タ４の各ビットは、各ビットの論理和機能により直前の
値と送られてきた値の論理和を新しい値とする。

またレジスタ４は、信号線５４を介し制御装置５から送
出信号を受取ると、信号線４５１を介し７制御装置５に
レジスタ４の内容であるｎビットの信号を出す。

制御装置５は、信号線０５を介してｎビットの初期入力
情報を受取ると、レジスタ４に対し、信号線５４を介し
すべてのビットを”０”にする信号を送る。その後、レ
ジスタ２に対し信号線５２を介し読込信号を送ると共に
信号線５２１を介１〜前記初期入力情報を送り、レジス
タ４に対し信号線５４を介し読込信号を送ると共に信号
線５４１を介し前記初期入力情報を送る。以上の操作で
初期値設定が終了する。次に信号線０５を介し探索を促
す信号を受取ると、制御装置５は、レジスタ３に対し信
号線５３を介し送出信号を出し、信号線３５を介しレジ
スタ３の内容を受取り、レジスタ４に対し信号線５４を
介し送出信号を出し、信号線４５１を介してレジスタ４
の内容を読込む。次に、「△」を論理積、１〜」を論理
否定，γ，ｌをレジスタ３の１番目のビットの値，γ４
？をレジスタ４のｉ番目のピントの値とすると、制御装
置５に内蔵される演算装置によシ、（γ，ｉ△（〜ｒ，
ｉ乃なる論理演算が行われる。その結果得られるｎビッ
トの信号列が次の探索段階の入力情報として、レジスタ
２、レジスタ４、および信号線０５に送出される。これ
ら一連の制御動作の後のレジスタ２の内容は、制御動作
の前のレジスタ２の内容が示す有向グラフ上の節点から
出た有向辺の他の端にある節点でかつ探索過程でまだ一
度も取上げられていない節点を示す。また、レジスタ２
の内容が、すべて”０”になった場合、探索すべき節点
がもはや無くなったことを示し、探索は終了する。

次に、本発明により実際に探索が可能であることを示す
ために動作例に基づいて説明する。

第３図（ａ）は、連想関係の一例をグラフで表わしたも
のである。７個の節点は各々連想関係を構成する事物を
表わし、２節点間の矢印は、その２節点が連想関係にあ
ることを示す。たとえば、節点１は節点２，３および６
と連想関係にある。

第３図（ｂ）は第３図（ａ）で示すグラフに対応するプ
ログラマプルロジックアレイである。図の左側と上側に
付けた数字はそれぞれ第３図（ａ）の節点に対応し、格
子の交点に付けられた白丸は、第３図（ａ）の有向辺に
対応する。たとえば、第３図（ａ）のグラフ中で節点１
から節点２への有向辺は、第３図（ｌ））で左側の数字
１と上側の数字２の交点の白丸に対応する。

本例では、節点１を初期入力として探索を行う場合の動
作を説明する。第４図（．）は、第１段階の探索時の入
力レジスタ２，出力レジスタ３，履歴保持用レジスタ４
の内容である。プログラマブルロジックアレイ１は第３
図（ｂ）に示し２たものと同じであり、その内容は探索
を通じて変化しない。ｔｄ初に履歴保持用レジスタ４の
内容をすべでＯ”にした俊、入カレジスタ２，履歴保持
用レジスタ４に初期入力とし，て７ビノトの｛Ｐ￥号”
１００００００”が送られ、両方のレジスタにこの値が
設定さわる。

この時、出力レジスタ３にけ、入カレジスタ２からの入
力に対するプログラマブル「７ジツクアレイ１の出力信
号″０１１００００”が与えられる。各探索段階におい
で、入力レジスタ２の中で値が”１″のビットに対応す
るグラフ上のすべての節点から出るすべての有向辺の終
端となる節点に対応する出力レジスタ３中のビットが”
１″になる。例えば、探索の第１段階では、入カレジス
タで表される節点１から、出力レジスタで表される節点
２および節点３に向って有向辺が存在することが発見さ
れる。また各段階の探索結果は出力レジスク３の中で値
が“１″でかつ履歴保持用レジスタ４の中の対応するビ
ットが７０”、すなわち、そのビットに対応する節点が
一度も探索されたことがないようなピットだけが″′１
″であるようなビット列である。例えば、第１段階の探
索結果は、第４図（ｂ）に示すように、”０１１０００
０”となる。

第４図（ｃ）は、第２段階の探索における各レジメタの
内容を示す。第２段階の探索にはいる前に、第２段階の
探索以前に探索された節点の履歴を保持するために第１
段階の探索結果が、履歴保持用レジスタ４に送られる。

履歴保持用レジスタ４に内蔵するビット毎の論理和機能
により、初期入力”１００００００”と第１段階の探索
結果”０１１００００”とのビット毎の論理和がとられ
、第４図（ｃ）に示すように履歴保持用レジスタ４の値
は“ｉｔｉｏｏｏｏ”となる。これは、節点１、節点２
および節点３が既に探索されたことを示す。また、第１
段階の探索結果が次の探索段階の入力として入力レジス
タ２に送られる。

第４図（ｃ）の入力レジスタ２に対するプログラマブル
ロジソクアレイ１の出力は第４図（ｃ）の出力レジスタ
３に示すように”００１１１００”になυ、節点３，節
点４および節点５が探索されるが、履歴保持用レジスタ
４との論理演算により第２段階の探索結果は第４図（ｄ
）に示すように”０００１１００”になる。すなわち節
点３は既に第１段階で探索されているだめ第２段階の探
索結果から除かれる。第４図（ｅ）に第３段階の探索Ｋ
おける各レジスタの内容を示す。履歴保持用レジスタ４
には、第２段階の探索結果との論理和がとられ”１１１
１１００”になる。

これは、節点１，２，３．４および５が既に探索された
ことを示す。まだ入力レジスタ２の内容は第２段階の探
索結果である節点４および節点５を表している。このと
き出力レジスタ３には節点６だけが探索される。ここで
節点７が探索されないのは、有向辺の向きが節点４から
節点７へ向っていないからである。履歴保持用レジスタ
４との論理演算による既探索節点の除去を行い、第３段
階の探索結果は第４図（ｆ）に示すように節点６だけに
なる。第４段階の探索は第４図（ｔｉ）に示すように節
点６に対して行われ、節点１および即点３が探索される
が、いずれも既に探索された節点であるため、履歴保持
用レジスタ４との論理演算によυ、探索結果から除去さ
れる。結局、第４図（ｈ）に示すように第４段階の探索
結果はすべてのビットが″′０′になる。これは、初期
入力節点から探索し得るすべての節点が探索され尽ｌ〜
たことを意味し、探索は終了する。

以上の動作説明で明らかなように、例えば第３図（ａ）
の節点３のように複数の節点からの有向辺が存在する場
合でも、履歴保持用レジスタを用いた既探索節点の検査
により、一度探索されると探索の対象から除外される。

また、節点３，５および６のようにループ含む場合でも
、一度探索された節点は二度と探索されないだめ、探索
は有限段階で終了する。また節点７のように初期入力節
点１から有向辺をたどって到達できない節点は探索され
ないままで終了する。

以上述べたように、本連想情報処理装置は、連想関係に
ある事物の探索を簡単なノ・−ドウエアで並列処理によ
る横型探索で高速に実行するシステムを提供する。本発
明では、一般のグラフを探索の対象としたが、ループを
含まないグラフを対象とする場合も、もちろん本発明に
よる処理装置で探索を行える。

また、本発明では、プログラマプルロジツクアレイを１
つだけ使用したが、探索対象のグラフが大規模化し、グ
ラフの節点数が増加した場合には、プログラマブルロジ
ックアレイを格子形に結合することにより容易に対処可
能である。

【図面の簡単な説明】

第１図は本発明による連想情報処理装置の一実施例を示
すブロック図、第２図はグログラマプルロジックアレイ
１の概念を説明するための図、第３図（ａ）は本発明に
よる連想情報装１ｋの動作を説明するために用いた、探
索の対象となるグラフ、第３図（ｂ）は第３図（ａ）に
対応するプログラマブルロジ艶）〈Ｌノ ・クア・イを示す図、第τ画菊＼０探索時の各レジスタ
の内容の一例を示す図である。 図において １はプログラマプルロジックアレイ，２け入力レジスタ
、３は出力レジスタ、４は履歴保持用レジスタ、５は制
御装置をそれぞれ示す。 よ粥

Claims (1)

【特許請求の範囲】
1. 連想関係を保持するだめのプログラマプルロジックアレ
   イと、前記プログラマブルロジックアレイへの入力とな
   る情報を保持するための入力レジスタと、前記プログラ
   マプルロジックアレイからの出力を保持するための出方
   レジスタと、初期状態からのプログラマブルロジックア
   レイへの入カ情報の履歴を保持する履歴保持用レジスタ
   と、前記出力レジスタの値と前記履歴保持用レジスタの
   値から次段階の入力情報を計算する演算機能を有し、か
   つ前記プログラマブルロジックアレイ、前記入力レジス
   タ、前記出カレジスタおよび前記履歴保持用レジスタを
   制御する制御装置とからなることを特徴とする連想情報
   処理装置。