JPH01101775A - ライン終端符号探索方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術 発明が解決しようとする問題点 問題点を解決するための手段 作用 実施例 発明の効果 Ｃ概要〕 イメージデータをランレジゲス符号化方式により圧縮し
て伝送し、伸長してイメージデータに復元する際に使用
するライン終端符号を高速に探索する方式に関し、 回路構成を簡易化することを可能とすると共に、ライン
終端符号の検出速度を速くすることを目的とし、 ８ビット毎のデータの上位ビットからの連続する“０＃
の個数を示すテーブルＡと、８ビット毎のデータの下位
ビットからの連続する“０”の個数から整数１１を引い
た値を示すテーブルＢと、受信データを格納するメモリ
のアドレスを送出するアドレスレジスタと、メモリから
読出されたデータを格納するデータバッファメモリと、
データバッファメモリのデータが総て“Ｏ”であること
を検出する手段と、初期設定時に−１１を設定されるレ
ジスタと、レジスタの値とテーブルＡから読出された値
とを加算する回路と、加算結果が０以上でデータが総て
“０”で無い場合、ライン終端符号検出と判定し、加算
結果が０以上でデータが総て“Ｏ＃の場合、レジスタに
Ｏを代入し、加算結果が０未満でデータが総て“０”で
無い場合、レジスタにテーブルＢの値を代入し、加算結
果が０未満でデータが総て“０“の場合、加算結果をレ
ジスタに代入する制御手段とを設けた構成とする。

〔産業上の利用分野〕

本発明はイメージデータをランレングス符号化方式によ
り圧縮して伝送し、伸長してイメージデータに復元する
際に使用するライン終端符号を高速に探索する方式に関
する。

近年、例えば表示装置に計算機システムで処理した図形
や文章等のイメージデータを、電話回線等を用いて伝送
し、表示させることが多くなって来た。このような場合
電話回線等の伝送効率を高めるため、送信側でイメージ
データを圧縮して伝送し、受信側で伸長してイメージデ
ータを復元している。

このようにイメージデータを圧縮する方式の一つに、フ
ァクシミリ装置に用いられるランレングス符号化方式が
ある。このランレングス符号化方式で使用するランレン
グス符号はＣＣＩＴＴの勧告に従ってファクシミリ伝送
上用いられる符号であり、１ラインのデータは可変長符
号の連続から成る。

各符号は白又は黒のランレングスを表し、白うンレング
ス符号と黒ランレングス符号とは交互に生ずる。そして
、総てのデータラインは白ランレングスの符号で始まり
、もし実際の走査線が黒で始まるならば、長さ０の白ラ
ンレングス符号が送られる。

又ランレングス符号は最小が２ビットで最大は１３ビッ
トで構成される。このランレングス符号は連続した符号
列で伝送されるため、白ランレングス符号と黒ランレン
グス符号との境界が分かるように符号構成が考慮されて
いる。そして、各ラインのデータの後にはライン終端符
号（ＥＯＬ）が付加される。

ところで、ランレングス符号は電話回線等を伝送される
ため、ノイズ等によりデータエラーが発生することがあ
り、このデータエラーのリカバリのために、例えば、ラ
インスキップが行われる。

この場合データエラーとなったラインの終端を示すＦ、
ＯＬを検索する必要があるが、この検索時間は短く、且
つ回路構成は簡易であることが必要である。

〔従来の技術〕

第６図は圧縮データ形式を説明する図である。

ランレングス符号化方式では各ラインのデータの後にＥ
ＯＬが付加されるが、このＥＯＬは１ページの最初のデ
ータラインの前にも付加される。

従って、１電文の先頭にＥＯＬが付加されて送信が開始
され、１電文の最後にはＥＯＬが６個付加されて送信さ
れることで、１電文の送信終了を通知している。

従って、１電文の圧縮データ形式は第６図に示す如く、
最初にＥＯＬが存在し、続いて圧縮されたランレングス
符号で構成される第１ラインのデータ、このデータの後
にＥＯＬが付加され、続いて第２ラインのデータ、この
第２ラインのデータの後にＥＯＬが付加され、続いて第
３ラインのデータと、このデータの後にＥＯＬというよ
うに構成されて順次送信される。そして、１電文の最後
にＥＯＬが６個連続して送信される。

第７図はＥＯＬを説明する図である。

ＥＯＬのフォーマントは”ｏｏｏｏｏｏｏｏ。

００１”であり、１１個の０″と１個の“１″から構成
される。ところで、データエラーのチエツク等のために
、送信データは例えば８ビット、即ち、１バイト毎に区
分されて送信される。しかし、ランレングス符号の連続
するデータは可変長であるため、ＥＯＬがバイト境界に
存在するとは限らない。

即ち、ＥＯＬは第７図の点線で示す範囲のように、例え
ば、バイト■からバイト■に連なって存在する。

前記の如く、ランレングス符号は伝送中にデータエラー
を発生することがあるが、ランレングス符号は１ビット
変化しても、伸長した場合は白又は黒のランレングスが
全く異なる長さに変化するため、利用出来ない。従って
、エラーリカバリとして、例えば、前のラインのデータ
を利用して、データを復元するか、データエラーしたラ
インはスキップする等の処理を行う。

この場合、データエラーしたラインの次のラインを検出
しなければならないが、このためには、次のラインの先
頭に存在するＥＯＬ、即ち、データエラーしたラインの
後に付加されているＥＯＬを検出する必要がある。

〔発明が解決しようとする問題点〕

従来ＥＯＬを検出する方法は各種提供されているが、い
ずれも回路が複雑で、検出速度が遅いという問題がある
。

本発明はハードウェア及びマイクロプログラムにおける
数値比較では、０との比較が最も速度が速く、最も回路
が簡易となることを利用して、ビットの“０”が１１個
連続した時に、レジスタの値がＯとなるようにして、回
路構成を簡易化することを可能とすると共に、ＥＯＬ検
出速度を速くすることを目的としている。

〔問題点を解決するための手段〕

第１図は本発明の原理ブロック図である。

制御手段２３はレジスタ１７に−１１をセットし、アド
レスレジスタ１３を初期化して、メモリ１２にアドレス
を送出させる。

このアドレスにより、メモリ１２に格納されたページの
最初のラインの先頭から、順次８ビットずつデータが読
出され、データバッファメモリ１４に格納される。

検出手段２２はデータバッファメモリ１４に読出された
８ビットのデータが総て“０′″ならば“１”を制御手
段２３に送出し、それ以外では“０”を送出する。

又、データバッファメモリ１４の８ビットのデータは第
１のテーブル２４と第２のテーブル２５に送出される。

第１のテーブル２４は８ビット毎に区切ったデータの上
位ビットからの“０′″の連続する個数を、２進数の増
大する順に整列させており、第２のテーブル２５は８ビ
ット毎に区切ったデータの下位ビットからの“０′″の
連続する個数から整数１１を引いた値を、２進数の増大
する順に整列させている。

従って、第１のテーブル２４はデータバッファメモリ１
４が送出する８ビットのデータに対応する値を加算手段
２６に送出し、第２のテーブル２５はこの８ビットのデ
ータに対応する値をマルチプレクサ２１に送出する。

加算手段２６はレジスタ１７の送出する値と第１のテー
ブル２４が送出する値を加算し、制御手段２３に送出す
る。

制御手段２３は加算手段２６の加算結果と検出手段２２
の検出結果を参照して、検出手段２２の検出結果が８ビ
ット総てが“０”では無く、加算手段２６の加算結果が
零以上である場合は、ライン終端符号が検出されたと判
定する。

又、検出手段２２の検出結果が８ビット総てが“０”で
あり、加算手段２６の加算結果が零以上である場合は、
レジスタ１７に零を代入する。

又、検出手段２２の検出結果が８ビット総てが“０″で
は無く、加算手段２６の加算結果が零より小さい場合は
、レジスタ１７にデータバッファメモリ１４に読出され
た８ビットのデータに対応したアドレスで第２のテーブ
ル２５から読出された値をマルチプレクサ２１を経て代
入する。

又、検出手段２２の検出結果が８ビット総てが“０”で
あり、加算手段２６の加算結果が零より小さい場合は、
レジスタ１７に加算手段２６の加算結果をマルチプレク
サ２１を経て代入する。

そして、制御手段２３はアドレスレジスタ１３のアドレ
スをインクリメントさせ、次の８ビットのデータをデー
タバッファメモリ１４に読出させ、ライン終端符号が検
出されるまで、前記動作を繰り返させる。

〔作用〕

上記の如く構成することにより、制御手段２３の制御に
基づき、アドレスレジスタ１３はメモリ１２にアドレス
を送出し、データバッファメモリ１４に８ビットずつデ
ータを読出させる。そして、検出手段２２は制御手段２
３に８ビットのデータが総て“０”か否かを通知する。

又、第１のテーブル２４はデータバッファメモリ１４に
読出されたデータに対応した上位ピントから“０”の連
続する個数を加算手段２６に送出し、−１１を初期設定
されたレジスタ１７の値を加算した結果を制御手段２３
に送出する。

従って、制御手段２３は検出手段２２と加算手段２６の
結果を参照して、検出手段２２の検出結果が８ビット総
てが“０”では無く、加算手段２６の加算結果が零以上
である場合は、ライン終端符号が検出されたと判定する
。

しかし、検出手段２２の検出結果が８ビット総てが“θ
″であり、加算手段２６の加算結果が零以上である場合
は、レジスタ１７に零を代入し、検出手段２２の検出結
果が８ビット総てが“Ｏ”では無く、加算手段２６の加
算結果が零より小さい場合は、レジスタ１７にデータバ
ッファメモリ１４に読出された８ビットのデータに対応
したアドレスで第２のテーブル２５から読出された値を
マルチプレクサ２１を経て代入し、検出手段２２の検出
結果が８ビット総てが“０”であり、加算手段２６の加
算結果が零より小さい場合は、レジスタ１７に加算手段
２６の加算結果をマルチプレクサ２■を経て代入してか
ら、アドレスレジスタ１３のアドレスをインクリメント
させ、次の８ビットのデータをデータバッファメモリ１
４に読出させる動作を行うことで、ライン終端符号を検
出することが出来る。

〔実施例〕

第２図は本発明の一実施例を示す回路のブロック図で、
第３図は第２図の動作を説明するフローチャートである
。

メモリ１２には送信側から受信したページの最初のライ
ンから、順次各ラインのデータが格納されている。制御
回路１６はレジスタ１７を初期化し、第３図に示す如く
、−１１を入力する。

そして、制御回路１６はページの最初のラインのデータ
から、順次各ラインのデータを読出すため、アドレスレ
ジスタ１３を初期化して、メモリ１２にアドレスを送出
させ、メモリ１２に格納されたページの最初のラインの
データの先頭から、順次８ビットずつデータバッファメ
モリ１４に読出させる。

データバッファメモリ１４に読出された８ビットのデー
タはＮＯＲ回路１５に送出され、総てのビットが“０”
の時“ｌ”が制御回路１６に送出される。

データバッファメモリ１４は格納された８ビットのデー
タをテーブルＡ１８とテーブルＢ１９に送出する。テー
ブルＡ１８は、この８ビットのデータを索引情報として
、このデータに対応した値を加算回路２０に送出し、テ
ーブルＢ１９はこの８ビットのデータを索引情報として
、このデータに対応した値をマルチプレクサ２１に送出
する。

加算回路２０は第３図に示す如く、テーブルＡ１８の値
とレジスタ１７が送出する値とを加算する。

第４図はテーブルＡの内容を説明する図で、第５図はテ
ーブルＢの内容を説明する図である。

テーブルＡ１８は８ビットのデータの上位ビットから連
続する“０”の個数を２進数の増大する順に整列させて
、表にしたものであり、テーブルＢ１９は８ビットのデ
ータの下位ビットから連続する“Ｏ”の個数から−１１
した値を２進数の増大する順に整列させて、表にしたも
のである。

即ち、テーブルＡ１８は、８ビットのデータがｏｏｏｏ
ｏｏｏｏ”時は、′Ｏ”の数が８個であり、次の“ｏｏ
ｏｏｏｏｏｉ”は“０”の数が７個であり、”００００
００１０″は６個で、０Ｏ００００１１”も６個、“０
００００１００”〜“０００００１１１″は５個、−・
、“１０００００００”〜“１１１１１１１１”は０個
である状態を表にしたものである。

又、テーブルＢ１９は８ビットのデータが０ｏｏｏｏｏ
ｏｏ″の時は“０”の数が８個であるため８−１１であ
り、次の“ｏｏｏｏｏｏｏｉ″の時は“Ｏ′の数が０個
であるため０−１１であり、次の“００００００１０”
はＯ”の数が１個であるため、１−１１であり、”００
００００１１”は“０”の数が０個のため０−１１であ
り、０００００１００”は“０”の数が２個のため２−
１１であり、”０００００１０１″は０”の数が０個で
あるため０−１１である。

このようにして“１１１１１１１１”まで作成した表が
テーブルＢ１９の内容であり、第５図では、例えば８−
１１の如く表現されているが実際の値は計算された数値
−３が格納されている。

前記の如く、加算回路２０はレジスタ１７が送出する値
とテーブルＡ１８が送出する上位ビットから“０”が連
続する数値を加算して、制御回路１６に送出する。制御
回路１６は加算回路２０が加算した結果とＮＯＲ回路１
５が送出する結果とを用いて、下記条件で第３図に示す
■〜■の中のどれかに分岐する。

イ）データが８ビット総て“０”では無＜ＮＯＲ回路１
５が“１″を送出せず、加算回路２０の加算結果が０以
上である場合■に分岐する。これは既に１１個以上の連
続する“０″のビット列があり、且つ“ドのビットを持
つデータが検出されたことを示す。即ち、ＥＯＬが検出
されたことを示すため、制御回路１６は端子ＣにＥＯＬ
検出信号を送出して、動作を終了する。

ロ）データが８ビット総て“０″で、ＮＯＲ回路１５が
“１”を送出しており、加算回路２０の加算結果が０以
上であった場合は■に分岐する。即ち、レジスタ１７に
Ｏを入力する。これは、既に１１個以上の連続する“０
”のビット列が検出されたが、“１”のビットを持つデ
ータが検出されていないことを示す。従って、レジスタ
１７の容量を越えて“０”のビット列が連続する場合に
備えて、レジスタ１７に０を入力する。

ハ）データが８ビット総て“０″では無く、ＮＯＲ回路
１５が“１”を送出せず、加算回路２０の加算結果がＯ
より小さい場合、■に分岐する。即ち、マルチプレクサ
２１を切替えてレジスタ１７にテーブルＢ１９の値を入
力する。これは、１１個以上の連続する“０”のビット
列が検出されずに、“１”のビットを持つデータが検出
されたことを示す。

即ち、ＥＯＬが見つからなかったため、データの下位ビ
ットからの“Ｏ″の個数を求めるために、テーブルＢ１
９が前記の如（マルチプレクサ２１に送出する値を、マ
ルチプレクサ２１を制御してレジスタ１７に入力させる
。

二）データが８ビット総て“Ｏ″であり、加算結果がＯ
より小さい場合、■に分岐する。即ち、マルチプレクサ
２１を切替えてレジスタ１７に加算回路２０の加算結果
を入力する。これは、１１個以上の連続する“０”のビ
ット列は検出されていないが、“１″のビットを持つデ
ータも検出されていないことを示す。従って、加算結果
をレジスタ１７に入力する。

分岐■〜■の場合、即ち上記口）〜二）はいずれもＥＯ
Ｌが検出されなかった場合であり、処理データが無くな
るまで、アドレスレジスタ２のアドレスをインクリメン
トして、メモリ１から次のデータを読出し、上記動作を
繰り返す。

そして、データが終了した場合、制御回路１６はＥＯＬ
検出信号の送出を行わず動作を終了する。

ここで、上記分岐条件を整理すると下記の如くになる。

分岐■　　データ≠“０”　加算結果≧０分岐■　　デ
ータ＝“０”　加算結果≧０分岐■　　データ≠“０″
　　加算結果〈０分岐■　　データ＝“Ｏ”　加算結果
〈０次に上記動作を第７図を利用して具体的に説明する
。第７図のバイト■に示す８ビットのデータは“０１０
１１０００”である。従って、ＮＯＲ回路１５は“Ｏ”
を制御回路１６に送出する。テーブルＡ１８はこの８ビ
ットのデータに対応する数値を加算回路２０に送出する
。即ち、第４図の先頭アドレスを（１）とし、最終アド
レスを（２５６）とすると、”０１０１１０００″はア
ドレスが８９であり、加算回路２０にはテーブルＡ１８
から１が送出される。

従って、制御回路１６にはＮＯＲ回路１５が“０”を送
出し、加算回路２０は−１０を送出する。

このため制御回路１６は分岐条件を参照し、分岐■を実
行する。即ち、テーブルＢ１９から８ビットのデータに
対応する数値をマルチプレクサ２１を経てレジスタ１７
に格納させる。即ち、第５図の先頭アドレスをｆｌ）と
し、最終アドレスを（２５６）とすると、“０１０１１
０００”はアドレスが８９であり、３−１１＝−８がレ
ジスタ１７に格納される。

次に、第７図のバイト■に示す８ビットのデータがデー
タバッファメモリ１４に読出されると、ＮＯＲ回路１５
は８ビット総て“０”のため、“１”を制御回路１６に
送出し、テーブルＡ１８はデータ”ｏｏｏｏｏｏｏｏ″
のアドレスが（１）のため、加算回路２０に８を送出す
る。従って、加算回路２０は８−８＝Ｏを制御回路１６
に送出する。

従って、制御回路１６は分岐条件を参照し、分岐■を実
行する。即ち、レジスタ１７にＯを入力する。

次に第７図のバイト■に示す８ビットのデータがデータ
バッファメモリ１４に読出されると、このデータは“１
０１１０１１０”であるため、ＮＯＲ回路１５が“０”
を制御回路８に送出し、テーブルＡ１８はデータ“１０
１１０１１０”のアドレスが（１８３）であるため、加
算回路２０にＯを送出する。従って、加算回路２０は０
＋０＝０を制御回路１６に送出する。

従って、制御回路１６は分岐条件を参照し、分岐■を実
行する。即ち、ＥＯＬが検出されたので動作を終了する
。

〔発明の効果〕

以上説明した如く、本発明は例えばランレングス符号化
方式の如く、ラインの終わりに１１個の“０″に続いて
１個の“１”を持つＥＯＬを用いて、データを圧縮して
伝送し、伸長して圧縮データを復元する場合、データエ
ラーのリカバリに使用されるＥＯＬを高速に検出するこ
とが出来ると共に、このＥＯＬ検出回路を簡易化するこ
とが出来る。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明の一実施例を示す回路のブロック図、 第３図は第２図の動作を説明するフローチャート、第４
図はテーブルＡの内容を説明する図、第５図はテーブル
Ｂの内容を説明する図、第６図は圧縮データ形式を説明
する図、第７図はＥＯＬを説明する図である。 図において、 １２はメモリ、　　　　　１３はアドレスレジスタ、１
４はデータハ゛ツファメモリ、 １５はＮＯＲ回路、　　１６は制御回路、１７はレジス
タ、　　　１８はテーブルＡ１１９はテーブルＢ１　２
０は加算回路、２１はマルチプレクサ、２２は検出手段
、２３は制御手段、　　　２４は第１のテーブル、２５
は第２のテーブル、２６は加算手段である。

Claims (1)

1. 【特許請求の範囲】 イメージデータを走査して得られる１ライン毎のデータ
   が圧縮され、この圧縮された各ラインのデータの終わり
   を示すために、各ラインのデータ毎に１１個の連続した
   “０”の列と、それに続く１個の“１”から構成される
   ライン終端符号が付加されて送信されたデータを受信し
   、この受信データを該ライン終端符号に基づき区分して
   伸長し、該イメージデータを復元する装置において、 ８ビット毎に区切ったデータの上位ビットからの“０”
   の連続する個数を、２進数の増大する順に整列させた第
   １のテーブル（２４）と、 ８ビット毎に区切ったデータの下位ビットからの“０”
   の連続する個数から整数１１を引いた値を、２進数の増
   大する順に整列させた第２のテーブル（２５）と、 前記受信データを格納したメモリ（１２）に、８ビット
   毎のデータを読出すアドレスをインクリメントして送出
   するアドレスレジスタ（１３）と、該アドレスレジスタ
   （１３）が送出するアドレスで、該メモリ（１２）から
   読出された８ビットのデータを格納するデータバッファ
   メモリ（１４）と、 該データバッファメモリ（１４）に格納された８ビット
   が総て“０”であることを検出する検出手段（２２）と
   、 初期設定時に整数の−１１をセットされるレジスタ（１
   ７）と、 該レジスタ（１７）が送出する値と該データバッファメ
   モリ（１４）に読出された８ビットのデータに対応した
   アドレスで該第１のテーブル（２４）から読出された値
   とを加算する加算手段（２６）と、 該加算手段（２６）の加算結果と該検出手段（２２）の
   検出結果を参照して、該検出手段（２２）の検出結果が
   ８ビット総てが“０”では無く、該加算手段（２６）の
   加算結果が零以上である場合は、ライン終端符号が検出
   されたと判定し、該検出手段（２２）の検出結果が８ビ
   ット総てが“０”であり、該加算手段（２６）の加算結
   果が零以上である場合は、前記レジスタ（１７）に零を
   代入し、該検出手段（２２）の検出結果が８ビット総て
   が“０”では無く、該加算手段（２６）の加算結果が零
   より小さい場合は、前記レジスタ（１７）に前記データ
   バッファメモリ（１４）に読出された８ビットのデータ
   に対応したアドレスで前記第２のテーブル（２５）から
   読出された値を代入し、該検出手段（２２）の検出結果
   が８ビット総てが“０”であり、該加算手段（２６）の
   加算結果が零より小さい場合は、前記レジスタ（１７）
   に該加算手段（２６）の加算結果を代入する制御手段（
   ２３）とを設け、 前記メモリ（１２）から８ビットのデータを前記データ
   バッファメモリ（１４）に読出す毎に、該データバッフ
   ァメモリ（１４）に読出された８ビットのデータに対応
   したアドレスで前記第１のテーブル（２４）の値を前記
   加算手段（２６）に送出して、前記レジスタ（１７）の
   値に加算した結果と、前記検出手段（２２）の検出結果
   を前記制御手段（２３）に送出する動作を、ライン終端
   符号を検出するまで繰り返すことを特徴とするライン終
   端符号探索方式。