JPH01101726A - 周波数逓倍回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、周波数逓倍回路に関し、特に、情報処理に伴
う信号の周波数を逓倍するための周波数逓倍回路に関す
る。

〔従来の技術〕

従来、この種の周波数逓倍回路としては第２図に示すも
のがあり、入力端子ＩＮと出力端子００１間には位相比
較器（ＰＤ）１、ローパスフィルタ（ＬＰＦ）２、電圧
制御発振器（ＶＣＯ）３が順次接続され、この電圧制御
発振器３と位相比較器１との間に周波数分周器（１／ｎ
）４を接続して構成されるＰ　Ｌ　Ｌ　（ＰＨＡＳＥＬ
ＯＯＫＥＤ　ＬＯＯＰ）　　回路が用いられている。

第２図において、入力端子ＩＮより周波数ｆ１１に対し
、この周波に同一または近傍の周波数ｆｌｌが周波数分
周器４より出力される。周波数ｆｉｌとｆ１１′とは位
相比較器１に人力され、２つの周波数の偏差が出力され
、ローパスフィルタ２にかけられて高調波成分が除去さ
れ、偏差に応じた電圧が作られる。電圧制御発振器３は
所望の周波数ｆ１２　（”　ｆｌｌ　’　Ｘｎ但し、ｎ
は整数）を発振スルと共に、この周波数ｆ１２は発振回
路に接続されたバリキャップに直流電圧を印加すること
により可変することができる。従って、ローパスフィル
タ２より出力される直流電圧に応じて周波数ｆ、□が変
化し、この周波数ｆ１２が周波数分周器４で１／ｎに分
周され、周波数ｆ１．′が出力される。周波数ｆ１２が
増加または減少するのに応じて、周波数ｆ、１′が増減
する。このため位相比較器１は、電圧制御発振器３の出
力周波数が安定するような偏差値を出力する。また、周
波数分周器４の分周比ｎをｎ′に変えることにより、ｎ
′×ｆ１１′−ｆ　Ｉ　１−　ｚ−、とじて発振周波数
を変更することができる。

以上のようにして、入力信号の周波数ｆｌｌのｎ倍に逓
倍された周波数ｆ１２の信号を出力として得ることがで
きる。

〔発明が解決しようとする問題点〕

しかし、従来の周波数逓倍回路にあっては、電圧制御発
振器の発振可能範囲が比較的小さいため、広範囲の周波
数を安定に得ることが困難であると共に、回路がロック
状態に入るまでにある程度の時間を要するという欠点が
ある。

本発明は、上記従来の実情に鑑みてなされたもので、広
い範囲に亘って安定した逓倍が行えるようにした周波数
逓倍回路の提供を目的とする。

〔問題点を一解決するための手段〕

上記目的を達成するために、本発明は、入力信号があら
かじめ設定した周波数に一致するときに一致信号を発生
する周波数判定回路と、前記した設定周波数の逓倍周波
数に一致する周波数を発振する発振回路と、周波数判定
回路の一致信号を受けて発振回路の発振周波数を出力端
子に印加するゲート回路とを有している。

〔作用〕

したがって本発明では、あらかじめ設定した周波数に一
致した信号の人力が判定されたときに、希望の逓倍周波
数を発振する発振器の出力が出力端子に供給されるので
、任意の逓倍周波数を広範囲に得ることができる。

〔実施例〕

以下、本発明の一実施例を図面に基づいて説明する。

第１図は本発明の一実施例における周波数逓倍回路の回
路図である。

入力端子１０には周波数判定回路１１．１２および１３
が接続され、これらの各々には２人力のアンド回路１４
．１５および１６の各々の一方の入力端子が接続されて
いる。アンド回路１４〜１６の各々の他方の入力端子に
は発振器１７〜１９の各々が接続されている。更に、ア
ンド回路１４〜１６の各々の出力は３人力のオア回路２
０に接続され、このオア回路２０の出力端子２１から逓
倍された周波数の出力信号が得られる。

周波数判定回路１１〜１３は、あらかじめ異なる周波数
ｆ、　、　ｆ、　、ｆ３が設定されており、この設定さ
れた周波数に入力周波数が一致するときにのみ出力信号
を発生する。また、発振器１７〜１９は、周波数ｆ１〜
ｆ３　に対し、逓倍希望の周波数ｆ４、ｆ５、ｆ６　の
各々を発振する。

以上の構成において、入力端子１０に周波数ｆの信号が
入力され、この周波数ｆがｆｌ　　に一致したとすると
、周波数判定回路１１の出力は“０”レベルから“１”
レベルに転じる（このとき、回路１２および１３は“０
”レベルのままにある）。

この“１”レベル信号はアンド回路１４の一方の入力端
子に印加され、アンド回路１４は他方の入力端子に印加
される発振器１７の発振周波数ｆ４を出力端子に通過さ
せる。アンド回路１４より出力された逓倍周波数ｆ、は
、オア回路２０を介して出力端子２１に出力される。

同様に、入力端子１０に周波数ｆ２　に一致する周波数
の信号が入力されると、周波数判定回路１２のみから“
１″レベル信・が出力され、アンドゲート１５から発振
器１８の発振周波数ｆ５が転売周波数ｆ５　として出力
され、オア回路２０を介して出力端子２１に出力される
。また、周波数ｆ３　に一致する信号が入力端子１０に
印加されると、発振器１９の発振周波数ｆ６　が周波数
ｆ３　の逓倍周波数ｆ６　としてオア回路２０を介して
出力端子２１に出力される。

このように逓倍周波数は、発振器の発振周波数を変える
のみで任意にすることができる。逓倍周波数の数は第１
図中の破線枠内の回路を追加するのみで自由に増やすこ
とができる。また、本発明ではＰＬＬ技術を用いていな
いため、入力に対する出力の立ち上がりを早くすること
ができる。

〔発明の効果〕

以上説明した通り、本発明によれば、特定の周波数の入
力信号に応じてあらかじめ逓倍周波数に一致する発振器
を設け、この発振器の出力信号を前記入力信号の人力時
に逓倍周波数の信号として出力するようにしたため、任
意の逓倍周波数を安定に得ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図は従来
の周波数逓倍回路を示すブロック図である。 １１−１３・・・・・・周波数判定回路、１４〜１６・
・・・・・アンド回路、 １７〜１９・・・・・・発振器、 ２０・・・・・・オア回路。 出　　願　　人 日本電気株式会社 代　　理　　人

Claims (1)

【特許請求の範囲】
1. 入力信号があらかじめ設定した周波数に一致するときに
   一致信号を発生する周波数判定回路と、前記設定周波数
   の逓倍周波数に一致する周波数を発振する発振回路と、
   前記周波数判定回路の一致信号を受けて前記発振回路の
   発振周波数を出力端子に印加するゲート回路とを有する
   ことを特徴とする周波数逓倍回路。