JP7846699B2 - 半導体パッケージ - Google Patents

半導体パッケージ

Info

Publication number
JP7846699B2
JP7846699B2 JP2023546563A JP2023546563A JP7846699B2 JP 7846699 B2 JP7846699 B2 JP 7846699B2 JP 2023546563 A JP2023546563 A JP 2023546563A JP 2023546563 A JP2023546563 A JP 2023546563A JP 7846699 B2 JP7846699 B2 JP 7846699B2
Authority
JP
Japan
Prior art keywords
electrode
electrode portion
metal layer
layer
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023546563A
Other languages
English (en)
Other versions
JP2024506862A (ja
Inventor
キム，ホンイク
チュン，ドンフン
イ，チョンギ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of JP2024506862A publication Critical patent/JP2024506862A/ja
Application granted granted Critical
Publication of JP7846699B2 publication Critical patent/JP7846699B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
    • H10W20/47—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts comprising two or more dielectric layers having different properties, e.g. different dielectric constants
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing of the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/435—Cross-sectional shapes or dispositions of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

実施例は、回路基板に関し、特に、大面積の貫通電極を含む回路基板及びこれを含む半導体パッケージに関する。
電子部品の小型化、軽量化、集積化の加速に伴い回路の線幅が微細化している。特に、半導体チップのデザインのルールがナノメートルスケールに集積化することに伴い、半導体チップを実装するパッケージ基板または回路基板の回路線幅が数マイクロメートル以下に微細化している。
印刷回路基板の回路集積度を高めるために、即ち、回路線幅を微細化するために多様な工法が提案されている。銅めっきの後パターンを形成するためにエッチングする段階における回路線幅の損失を防止するための目的で、ＳＡＰ（ｓｅｍｉ－ａｄｄｉｔｉｖｅ ｐｒｏｃｅｓｓ）工法とＭＳＡＰ（ｍｏｄｉｆｉｅｄ ｓｅｍｉ－ａｄｄｉｔｉｖｅ ｐｒｏｃｅｓｓ）などが提案された。
以後、より微細な回路パターンを具現するために、銅箔を前記絶縁層の中に埋め込む埋め込みトレース（Ｅｍｂｅｄｄｅｄ Ｔｒａｃｅ Ｓｕｂｓｔｒａｔｅ；以下「ＥＴＳ」と称する）工法が当業界で用いられている。ＥＴＳ工法は、銅箔回路を前記絶縁層の表面に形成する代わりに、前記絶縁層内に埋め込むタイプで製造するため、エッチングによる回路損失がないので、回路ピッチを微細化するのに有利である。
一方、最近無線データトラフィック需要を充填するために、改善された５Ｇ（５ｔｈｇｅｎｅｒａｔｉｏｎ）通信システムまたはｐｒｅ－５Ｇ通信システムを開発するための努力がなされている。ここで、５Ｇ通信システムは、高いデータ伝送率を達成するために超高周波（ｍｍＷａｖｅ）帯域（ｓｕｂ６ギガ（６ＧＨｚ）、２８ギガ（２８ＧＨｚ）、３８ギガ（３８ＧＨｚ）またはそれ以上の周波数)を使用している。
そして、超高周波帯域における電波の経路損失の緩和及び電波の伝達距離を増加させるために、５Ｇ通信システムでは、ビームフォーミング（ｂｅａｍｆｏｒｍｉｎｇ）、巨大配列多重入出力（ｍａｓｓｉｖｅ ＭＩＭＯ）、アレイアンテナ（ａｒｒａｙ ａｎｔｅｎｎａ）などの集尺化技術が開発されている。このような周波数帯域で波長の何百個の活性アンテナで構成できる点を考慮すれば、アンテナシステムが相対的に大きくなる。
このようなアンテナ及びＡＰモジュールは、印刷回路基板にパターンニングまたは実装されるので、印刷回路基板の低損失が非常に重要である。これは、活性アンテナシステムを構成する複数の基板、即ちアンテナ基板、アンテナ給電基板、送受信機（ｔｒａｎｓｃｅｉｖｅｒ）基板、そして基底帯域（ｂａｓｅｂａｎｄ）基板が単一の小型装置（ｏｎｅ ｃｏｍｐａｃｔ ｕｎｉｔ）に集積されなければならないということを意味する。
一方、最近は放熱特性や遮蔽特性を向上させるために、大面積の貫通電極を含む回路基板が開発されている。大面積の貫通電極は、大口径の貫通孔内に金属物質を充填することによって形成され得る。しかし、前記大口径の貫通孔の内部を金属物質で充填することは容易ではなく、これにより、従来の大面積の貫通電極は、一面に貫通孔の内部方向に凹んだディンプル領域を含む。そして、前記ディンプル領域は、追加積層進行時の貫通孔加工に影響を及ぼすことがあり、これによる印刷回路基板の信頼性に影響を及ぼすことになる。
実施例においては、新しい構造の回路基板及びこれを含む半導体パッケージを提供しようとする。
実施例においては、 電極部の表面汚れを除去することができる新しい構造の回路基板及びこれを含む半導体パッケージを提供しようとする。
実施例においては、 めっき工程を簡略化しながら、最小のめっき工程で製造された貫通電極を含む新しい構造の回路基板及びそれを含む半導体パッケージを提供しようとする。
提案される実施例において、解決しようとする技術的課題は、以上で言及した技術的課題に制限されず、言及していないまた別の技術的課題は、下記の記載から提案される実施例が属する技術分野における通常の知識を有した者にとって明確に理解されるであろう。
実施例に係る半導体パッケージは、絶縁層と、前記絶縁層の上面及び下面を貫通する第１金属層と、前記第１金属層上に配置された第２金属層と、を含み、前記第１金属層は、凹状の上面と下面を含み、前記第２金属層は、前記第１金属層の凹状の上面に対応する凸状の下面を含み、前記第２金属層の凸状の下面と前記絶縁層の下面との間の第１高さは、前記絶縁層の上面と前記絶縁層の下面との間の第２高さよりも小さい。
また、前記第１金属層は、前記絶縁層を貫通する貫通孔に配置された第１部分と、前記絶縁層の上面に配置された第２部分とを含み、前記第２金属層は、前記貫通孔内の前記第１金属層の第１部分上に配置される第３部分と、前記第２金属層の前記第３部分及び前記第１金属層の前記第２部分上に配置される第４部分とを含み、前記第１金属層の第１部分及び前記第２金属層の第３部分は、貫通電極を含み、前記第１金属層の第２部分及び前記第２金属層の第４部分は、第１電極部を含む。
また、前記第１金属層の第２部分の上面の最上端は、前記第２金属層の第４部分の上面よりも低く位置する。
また、前記第１金属層の前記第１部分の上面の最下端は、前記絶縁層の上面よりも低く位置し、前記第２金属層の前記第３部分の下面の最下端は、前記絶縁層の前記上面よりも低く位置する。
また、前記第１電極部は、前記貫通電極と厚さ方向に重なる第１領域と、前記第１領域以外の第２領域とを含み、前記第１領域の層数は、前記第２領域の層数とは異なる。
また、前記貫通電極は、長手方向に長く延びる形状を有し、前記貫通電極の長手方向の第１幅は、前記貫通電極の幅方向の第２幅よりも大きく、前記第１金属層の前記第１部分の下面から前記第１金属層の前記第１部分の上面の最下端までの高さは、前記第２幅の３０％～９５％の範囲を満足する。
また、前記貫通電極及び前記第１電極部は、シード層を含み、前記シード層は、前記第１金属層の第１部分と前記貫通孔の内壁との間に配置された第５部分と、前記絶縁層の上面と前記第１金属層の第２部分との間に配置された第６部分とを含む。
また、前記シード層の前記第６部分の下面から前記第１金属層の前記第２部分の最上端までの高さは、前記第１電極部の厚さの５０％～８５％の範囲を満足する。
一方、実施例による半導体パッケージは、第１電極部と、前記第１電極部の第１面に配置される第１絶縁層と、前記第１絶縁層の第１面に配置される第２電極部と、前記第１絶縁層を貫通する第１貫通電極と、前記第１絶縁層の前記第１面に配置される第２絶縁層と、前記第２絶縁層の第１面に配置される第３電極部と、前記第２絶縁層を貫通する第２貫通電極と、を含み、前記第１電極部の厚さは、前記第２電極部の厚さよりも厚く、前記第３電極部の厚さは、前記第１電極部及び前記第２電極部のそれぞれの厚さよりも厚い。
また、前記第２電極部は、前記第１絶縁層の前記第１面と反対となる第２面に向かって凹状の凹部を含み、前記第２貫通電極は、前記第２電極部の前記凹部を埋め込む凸部を含む。
実施例においては、絶縁層を貫通する貫通電極を含む。このとき、実施例は、絶縁層を貫通する貫通孔を充填するめっき工程を複数回行う。これを通じて、実施例は、大面積の貫通孔を充填する貫通電極を形成する。
このとき、実施例においては、 前記複数回のめっき工程のめっき条件である電流密度を調節する。これを通じて、実施例は、貫通電極及び第１電極部のそれぞれの一部を構成する１次めっき工程の第１金属層と、２次めっき工程の第２金属層とを形成する。この場合、実施例における前記第１金属層は、相対的に低い電流密度によって形成され、前記第２金属層は、相対的に高い電流密度によって形成され得る。これにより、実施例においては、大面積の貫通電極を含む回路基板において、前記貫通電極または第１電極部にディンプル領域が含まれることを防止することができる。これを通じて、実施例においては、製品の信頼性を向上させることができる。
また、実施例においては、 上記のような電流密度の制御を通じて、前記第１パッドの上面が前記第２金属層のみで形成できるようにする。これにより、実施例においては、前記第１電極部の上面が第１及び第２金属層の両方を含むことによる汚れ問題を解決することができ、これによる顧客満足度を向上させることができる。また、実施例においては、前記第１電極部の上面に第１金属層のみを含むことによるめっき時間の増加を解決することができ、これによる製品の歩留まりを向上させることができる。
また、実施例においては、第１電極部の一側に配置される第１貫通電極及び第２電極部を含む。また、実施例は、前記第２電極部の一側に配置される第２貫通電極及び第３電極部を含む。このとき、内側に配置される前記第１貫通電極または前記第２電極部は、ディンプル領域を含む。そして、外側に配置されル前記第２貫通電極は、前記第１貫通電極または前記第２電極部のディンプル領域を充填して形成される。これにより、実施例においては、第３電極部が前記第１電極部及び前記第２電極部に比べて厚い厚さを有し、前記第２電極部が前記第１電極部及び第３電極部に比べて薄い厚さを有することができる。これにより、実施例においては、大面積の貫通電極を形成する工程を簡略化することができ、これによる製品の歩留まりを向上させることができる。
比較例に係る回路基板を示す図である。 図１の電極部の表面を示す図である。 第１実施例に係る回路基板の平面図である。 図３の回路基板のＡ－Ａ’方向の断面図である。 図３の回路基板のＢ－Ｂ’方向の断面図である。 図３に示す第１電極部及び貫通電極の詳細構成図である。 図５の第１電極部の上面を示す図である。 第２実施例に係る回路基板の第１断面図である。 第２実施例に係る回路基板の第２断面図である。 図７及び図８の第１基板層を具体的に示す図である。 第２実施例に係る回路基板の製造方法を工程順に説明するための図である。 第２実施例に係る回路基板の製造方法を工程順に説明するための図である。 第２実施例に係る回路基板の製造方法を工程順に説明するための図である。 第２実施例に係る回路基板の製造方法を工程順に説明するための図である。 第２実施例に係る回路基板の製造方法を工程順に説明するための図である。 第２実施例に係る回路基板の製造方法を工程順に説明するための図である。 第２実施例に係る回路基板の製造方法を工程順に説明するための図である。 第２実施例に係る回路基板の製造方法を工程順に説明するための図である。 第２実施例に係る回路基板の製造方法を工程順に説明するための図である。 第２実施例に係る回路基板の製造方法を工程順に説明するための図である。 第２実施例に係る回路基板の製造方法を工程順に説明するための図である。 第２実施例に係る回路基板の製造方法を工程順に説明するための図である。 第２実施例に係る回路基板の製造方法を工程順に説明するための図である。 実施例に係る半導体パッケージを示す図である。
以下、添付された図面を参照して、本明細書に開示された実施例を詳しく説明するが、図面符号に関係なく同一または類似する構成要素は、同じ参照番号を付し、それに対する重複説明は省略することにする。以下の説明で使用される構成要素に対する接尾辞「モジュール」及び「部」は、明細書の作成を容易にするために付与また混用されるものとして、それ自体で相互区別される意味または役割を有するものではない。また、本明細書に開示された実施例の説明において、係る公知技術に対する具体的な説明が本明細書に開示された実施例の要旨を妨害すると判断される場合には、その詳細な説明は省略する。また、添付された図面は、本明細書に開示された実施例を容易に理解できるようにするためのものであり、添付された図面によって本明細書に開示された技術的思想が制限されず、本発明の思想及び技術範囲に含まれる全ての変更、均等物乃至代替物を含むものと理解されるべきである。
第１、第２などの序数を含む用語が多様な構成要素を説明するために使用されることができるが、前記構成要素は、前記用語によって限定されることはない。前記用語は、一つの構成要素を他の構成要素から区別する目的にのみ使用される。
ある構成要素が他の構成要素に「連結」または「接続」されていると言及された場合には、その他の構成要素に直接的に「連結」または「接続」されていてもよく、間に他の構成要素が存在してもよいと理解されるべきである。一方、ある構成要素が他の構成要素に「直接連結」または「直接接続」されていると言及されたときには、その間に他の構成要素が存在しないものと理解されるべきである。
単数の表現は、文脈上明らかに異なる意味を持たない限り、複数の表現を含む。
本出願で、「含む」または「有する」等の用語は、明細書に記載された特徴、数字、ステップ、動作、構成要素、部品またはこれらを組合せたものが存在することを指定しようとするものであって、一つまたはそれ以上の他の特徴や数字、ステップ、動作、構成要素、部品またはこれらを組合せたものの存在または付加可能性をあらかじめ排除しないものと理解されるべきである。
以下、添付した図面を参照して、本発明の実施例を詳しく説明すると、次の通りである。
本実施例の説明に先立ち、本実施例と比較される比較例について説明する。
図１は、比較例に係る回路基板を示す図であり、図２は、図１の電極部の表面を示す図である。
図１及び図２を参照すると、比較例の回路基板は、大面積の貫通電極を含む。
具体的には、比較例の回路基板は、絶縁層１０、第１電極部５０、第２電極部２０、及び貫通電極４０を含む。
第１電極部５０は、絶縁層１０の上面に配置される。
第２電極部２０は、絶縁層１０の上面と反対となる下面に配置される。
貫通電極４０は、前記絶縁層１０を貫通して配置される。貫通電極４０は、前記絶縁層１０を貫通して前記第１電極部５０と第２電極部２０とを連結する。
前記貫通電極４０は、第１電極部５０及び第２電極部２０と共通連結されながら、水平方向に互いに離隔する複数の電極パートを含む。
前記貫通電極４０を構成する複数の電極パートのそれぞれは、大面積の貫通電極である。例えば、前記回路基板には、大面積の貫通電極を含む。そして、前記大面積の貫通電極は、一般の貫通電極よりも広い面積を有する。例えば、前記貫通電極４０は、第１方向（例えば、長手方向）の幅が第２方向（例えば、幅方向）の幅よりも大きい複数の大面積の貫通電極パートを含む。
上記のような貫通電極４０は、貫通孔の内部を金属物質で充填して形成される。このとき、上記のような大面積の貫通電極は、１回のめっき工程で貫通孔の内部を完全に充填しにくい。例えば、上記のような大面積の貫通電極を形成するとき、前記貫通孔の内部を１回のめっき工程のみで充填する場合、前記第１電極部５０の全領域のうち前記貫通電極４０と第３方向（例えば、厚さ方向）に重なる領域には、ディンプル現象が発生する。ここで、前記ディンプル現象とは、貫通電極４０の中央部または前記貫通電極４０と第３方向に重なる第１電極部５０の上部の表面が平坦ではなく、凹んで形成される現象を意味する。
これにより、比較例においては、複数回のめっき工程を行って前記貫通電極４０及び第１電極部５０を形成している。
具体的には、第１電極部５０と貫通電極４０とは一体に形成される。例えば、第１電極部５０と貫通電極４０は、貫通孔及び前記絶縁層１０の上面に２回のめっき工程を行って形成した第１金属層及び第２金属層で構成される。
これにより、貫通電極４０は、第１金属層の第１部分４１と第２金属層の第１部分４２とを含む。また、前記第１電極部５０は、前記第１金属層の第２部分５１及び前記第２金属層の第２部分５２を含む。
即ち、貫通電極４０及び第１電極部５０を形成する場合、前記第１金属層のみを形成する場合、前記貫通孔が完全に充填されず、これにより前記貫通電極４０及び第１電極部５０にディンプル現象が発生する。これにより、比較例においては、前記第１金属層のディンプル部分に２次めっきを行って、前記ディンプル部分を充填する第２金属層を形成している。
このとき、比較例においては、前記第１電極部５０を構成する第１金属層の第２部分５１の厚さと、前記第２金属層の第２部分５２の厚さを全く考慮せず、単に前記ディンプル部分のみを充填している。
これにより、比較例における前記第１電極部５０の上面は、複数のめっき工程により形成された複数の金属層からなる。具体的には、比較例における前記第１電極部５０の上面は、前記第１金属層の第２部分５１からなる領域と、前記第２金属層の第２部分５２からなる領域とを含む。そして、前記第１金属層の第２部分５１と前記第２金属層の第２部分５２との間の界面は、目視で区分が可能である。
具体的には、図２に示すように、前記第１電極部５０の上面は、前記第１金属層の第２部分５１と前記第２金属層の第２部分５２との間の界面を区分するラインＡが形成され、前記ラインＡは、前記第１電極部５０の製品信頼性に影響を及ぼす。例えば、線Ａは、外部から目視で確認が可能であり、これにより、これを汚れとして認識し、これによる回路基板の設計を損なう要因として作用している。
したがって、実施例においては、大面積の貫通電極を含み、前記大面積の貫通電極を複数回のめっき工程を行って形成しながら、前記大面積の貫通電極の第１電極部の表面に形成され得る汚れを除去できるようにする。
図３は、第１実施例に係る回路基板の平面図であり、図４の（ａ）は、図３の回路基板のＡ－Ａ’方向の断面図であり、図４の（ｂ）は、図３の回路基板のＢ－Ｂ’方向の断面図である。
この説明に先立ち、最近は、放熱、遮蔽、及び信号伝達を行う貫通電極の性能を向上させるために、貫通孔のサイズを増加させており、これにより前記貫通孔を充填する貫通電極のサイズも大きくなる傾向である。実施例においては、このような傾向に応じて貫通電極のサイズが大きくなっても、電極部の表面に形成される汚れを除去しながら、前記貫通電極または電極部のディンプル領域を除去できる回路基板を提供しようとする。
図３及び図４を参照すると、第１実施例による回路基板は、絶縁層１１０、第１電極部１２０、第２電極部１３０、貫通電極１４０、及び第１表面処理層１２５を含む。前記貫通電極１４０は、層間電気的接続のための「ビア」とも言える。
前記貫通電極１４０は、大面積であり得る。例えば、前記貫通電極１４０は、一定面積以上を有する大面積の貫通電極であり得る。
例えば、貫通電極１４０は、第１方向（例えば、長手方向）への幅が第２方向（幅方向）への幅よりも大きい。例えば、前記貫通電極１４０の第１方向（例えば、長手方向）の幅は、前記第２方向（幅方向）への幅の２倍以上であり得る。そして、実施例は、上記のような大面積の貫通電極で発生する表面汚れやディンプル領域を除去できるようにする。これにより、以下では、大面積を有する貫通電極１４０及びこれと連結される第１電極部１２０及び第２電極部１３０を中心に説明する。但し、実施例はこれに限定されず、回路基板には、第１電極部１２０、第２電極部１３０、及び大面積の貫通電極１４０以外にも、トレース、一般サイズの貫通電極、チップ実装パッド、コアパッド、及びＢＧＡパッドが形成され得る。
絶縁層１１０は、平板構造を有することができる。このとき、図面上には、絶縁層１１０が１層構造を有することを示したが、これに限定されない。例えば、前記絶縁層１１０は、２層以上の層構造を有することができ、これにより前記回路基板は、多層基板であり得る。但し、実施例は、多層の絶縁層のうち最外側に配置される絶縁層と、前記最外側絶縁層に形成される貫通電極または電極部に形成されるディンプル領域や、汚れを除去するためのものである。これにより、第１実施例においては、多層の絶縁層のうち、最外側絶縁層及び前記最外側絶縁層に形成される第１電極部１２０、第２電極部１３０、及び貫通電極１４０を中心に説明する。
絶縁層１１０は、配線を変更できる電気回路が編成されている基板であって、表面に回路パターンを形成できる絶縁材料で作られたプリント、配線板、及び絶縁基板を全て含むことができる。
例えば、前記絶縁層１１０は、リジッド（ｒｉｇｉｄ）またはフレキシブル（ｆｌｅｘｉｂｌｅ）であり得る。例えば、前記絶縁層１１０のうち少なくとも一つは、ガラスまたはプラスチックを含むことができる。詳細には、前記絶縁層１１０のうち少なくとも一つは、ソーダライムガラス（ｓｏｄａ ｌｉｍｅ ｇｌａｓｓ）またはアルミノシリケートガラス等の化学強化／半強化ガラスを含むか、ポリイミドＰＩ（Ｐｏｌｙｉｍｉｄｅ）、ポリエチレンテレフタレートＰＥＴ（ｐｏｌｙｅｔｈｙｌｅｎｅ ｔｅｒｅｐｈｔｈａｌａｔｅ）、プロピレングリコールＰＰＧ（ｐｒｏｐｙｌｅｎｅ ｇｌｙｃｏｌ）、ポリカーボネート（ＰＣ）などの強化或は延性プラスチックを含むか、サファイアを含むことができる。
また、前記絶縁層１１０は、光等方性フィルムを含むことができる。一例として、前記絶縁層１１０のうち少なくとも一つは、ＣＯＣ（Ｃｙｃｌｉｃ Ｏｌｅｆｉｎ Ｃｏｐｏｌｙｍｅｒ）、ＣＯＰ（Ｃｙｃｌｉｃ Ｏｌｅｆｉｎ Ｐｏｌｙｍｅｒ）、光等方性ポリカーボネートＰＣ（ｐｏｌｙｃａｒｂｏｎａｔｅ）または光等方性ポリメチルメタクリレート（ＰＭＭＡ）などを含むことができる。
また、前記絶縁層１１０は、無機フィラーと絶縁樹脂とを含む材料で形成され得る。例えば、前記絶縁層１１０を構成する材料として、エポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂と共にシリカ、アルミナなどの無機フィラーのような補強材が含まれた樹脂、具体的にはＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ－ｕｐ Ｆｉｌｍ）、ＦＲ－４、ＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ Ｔｒｉａｚｉｎｅ）、ＰＩＤ（Ｐｈｏｔｏ Ｉｍａｇａｂｌｅ Ｄｉｅｌｅｃｔｒｉｃ ｒｅｓｉｎ）、ＢＴなどが使用され得る。
また、前記絶縁層１１０は、部分的に曲面を有して曲がることがある。即ち、前記絶縁層１１０は、部分的には平面を有し、部分的には曲面を有して曲がることがある。詳細には、前記絶縁層１１０は、終端が曲面を有して曲がるか、ランダムな曲率を含む表面を有して曲がるか折曲がることがある。
絶縁層１１０の表面には、回路パターンが配置され得る。前記回路パターン層は、以下に説明する「電極部」を意味することができる。即ち、以下で説明される「電極部」は、回路パターン層、回路パターン、パターン層、パッド、トレースなどを意味することができるが、これに限定されない。
例えば、絶縁層１１０の第１面には、第１電極部１２０が配置され得る。また、絶縁層１１０の第２面には、第２電極部１３０が配置され得る。
前記第１電極部１２０及び前記第２電極部１３０は、電気的信号を伝達する配線であり得る。これとは異なり、前記第１電極部１２０及び前記第２電極部１３０は、熱を伝達する熱伝達パターンであり得る。このために、前記第１電極部１２０及び前記第２電極部１３０は、電気伝導性が高いか、熱伝導性の高い金属物質で形成され得る。
このために、前記第１電極部１２０及び前記第２電極部１３０は、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、チタン（Ｔｉ）、錫（Ｓｎ）、銅（Ｃｕ）、及び亜鉛（Ｚｎ）のうちから選択される少なくとも一つの金属物質からなることができる。また、前記第１電極部１２０及び前記第２電極部１３０は、ボンディング力に優れる金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、チタン（Ｔｉ）、錫（Ｓｎ）、銅（Ｃｕ）、及び亜鉛（Ｚｎ）のうちから選択される少なくとも一つの金属物質を含むペーストまたはソルダーペーストからなることができる。好ましくは、前記第１電極部１２０及び前記第２電極部１３０は、電気または熱伝導性が高く、かつ価格が比較的安価な銅（Ｃｕ）からなることができる。
前記第１電極部１２０及び前記第２電極部１３０は、通常の回路基板の製造工程であるアディティブ工法（Ａｄｄｉｔｉｖｅ ｐｒｏｃｅｓｓ）、サブトラクティブ工法（Ｓｕｂｔｒａｃｔｉｖｅ Ｐｒｏｃｅｓｓ）、ＭＳＡＰ（Ｍｏｄｉｆｉｅｄ Ｓｅｍｉ Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）、及びＳＡＰ（Ｓｅｍｉ Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）工法などで可能であり、ここでは、詳細な説明は省略する。
前記絶縁層１１０には、貫通電極１４０が形成される。即ち、貫通電極１４０は、前記絶縁層１１０の上面及び下面を貫通する。
これにより、前記貫通電極１４０は、第１面が前記第１電極部１２０の下面と接触し、第２面が前記第２電極部１３０の上面と接触することがある。例えば、前記貫通電極１４０は、前記第１電極部１２０と前記第２電極部１３０との間を連結することができる。例えば、前記貫通電極１４０は、前記第１電極部１２０と前記第２電極部１３０との間を電気的に連結して電気信号を伝達することができる。例えば、前記貫通電極１４０は、前記第１電極部１２０と前記第２電極部１３０との間を熱的に連結して、熱伝達（例えば、放熱）経路を形成することができる。
前記貫通電極１４０は、複数の貫通電極パートを含むことができる。
例えば、貫通電極１４０は、第１方向（例えば、長手方向）に長く延びる複数の第１貫通電極パート１４１、１４２、１４３、１４４、１４５、１４６を含むことができる。
また、前記貫通電極１４０を構成する複数の第１貫通電極パート１４１、１４２、１４３、１４４、１４５、１４６は、前記第１方向（例えば、長手方向）に垂直な第２方向（幅方向）に互いに離隔し得る。
前記貫通電極１４０を構成する第１貫通電極パート１４１、１４２、１４３、１４４、１４５、１４６のそれぞれは、第１方向（例えば、長手方向）の第１幅Ｗ１を有することができる。また、前記貫通電極１４０を構成する第１貫通電極パート１４１、１４２、１４３、１４４、１４５、１４６のそれぞれは、第２方向（幅方向）に前記第１幅Ｗ１よりも小さい第２幅Ｗ２を有することができる。
前記第１幅Ｗ１は、前記第２幅Ｗ２の少なくとも２倍以上であり得る。例えば、前記第１幅Ｗ１は、前記第２幅Ｗ２の少なくとも４倍以上であり得る。例えば、前記第１幅Ｗ１は、前記第２幅Ｗ２の少なくとも１０倍以上であり得る。
前記第１幅Ｗ１は、１００μｍ～３０００μｍの範囲を有することができる。例えば、前記第１幅Ｗ１は、３００μｍ～２５００μｍの範囲を有することができる。例えば、前記第１幅Ｗ１は、８００μｍ～２０００μｍの範囲を有することができる。前記第１幅Ｗ１が１００μｍよりも小さい場合、前記貫通電極１４０は、大面積の貫通電極ではなく、一般サイズの一般貫通電極であり得る。具体的には、前記第１幅Ｗ１が１００μｍよりも小さい場合、前記貫通電極１４０は、実施例のような複数回のめっき工程ではなく単一めっき工程によって形成され得る。前記第１幅Ｗ１が３０００μｍよりも大きい場合、前記貫通電極１４０の形成に要するめっき時間が急激に増加することがある。例えば、前記第１幅Ｗ１が３０００μｍよりも大きい場合、ディンプル領域を完全に除去するためには、少なくとも５回以上のめっき工程を行わなければならず、これによる回路基板の製造時間が増加して歩留まりが減少することがある。例えば、前記第１幅Ｗ１が３０００μｍよりも大きい場合、複数回のめっきを行っても、前記貫通電極１４０のディンプル領域を完全に除去することが困難であり得る。
前記第２幅Ｗ２は、前記第１貫通電極パート１４１、１４２、１４３、１４４、１４５、１４６のそれぞれを構成する貫通孔の加工条件によって決定され得る。例えば、前記貫通孔がレーザー加工によって形成される場合、レーザポイント（図示せず）のサイズによって決定され得る。例えば、前記第２幅Ｗ２は、３０μｍ～２００μｍの範囲を有することができる。例えば、前記第２幅Ｗ２は、４０μｍ～１５０μｍの範囲を有することができる。例えば、前記第２幅Ｗ２は、５０μｍ～１００μｍの範囲を有することができる。前記第２幅Ｗ２は、レーザポイントのサイズと同じでもよく、これとは異なって大きくてもよい。例えば、前記貫通孔がレーザポイントを第１方向（例えば、長手方向）に移動させながら、一列に加工される場合、前記第２幅Ｗ２は、前記レーザポイントのサイズに対応することができる。例えば、前記貫通孔がレーザポイントを第１方向（幅方向）に移動させながら第１列を加工し、前記第１列と重なる位置で第２列を加工して形成する場合、前記第２幅Ｗ２は、前記レーザポイントのサイズよりも大きくてもよい。
前記第１貫通電極パート１４１、１４２、１４３、１４４、１４５、１４６は、上述したように、第２方向（幅方向）に互いに第３幅Ｗ３だけ離隔し得る。このとき、前記第３幅Ｗ３は、前記レーザポイントのサイズによって決定され得る。例えば、前記第３幅Ｗ３は、前記レーザポイントのサイズよりも小さくてもよい。例えば、前記第３幅Ｗ３は、前記レーザポイントのサイズの１／２よりも大きくてもよい。これは、前記第２方向（幅方向）に互いに離隔する貫通孔を形成する過程で、レーザー加工の公差によって複数の貫通孔が相互連結される信頼性問題を解決するためである。
一方、前記のような貫通電極１４０は、前記絶縁層１１０を貫通する、前記第１貫通電極パート１４１、１４２、１４３、１４４、１４５、１４６に対応する貫通孔をそれぞれ形成し、前記形成されたそれぞれの貫通孔の内部を導電性物質で充填して形成することができる。
前記貫通孔は、機械、レーザー、及び化学加工のうちいずれか一つの加工方式によって形成され得る。前記貫通孔が機械加工によって形成される場合には、ミーリング（Ｍｉｌｌｉｎｇ）、ドリル（Ｄｒｉｌｌ）、及びルーティング（Ｒｏｕｔｉｎｇ）などの方式を使用することができる。前記貫通孔がレーザー加工によって形成される場合には、ＵＶやＣＯ２レーザー方式を使用することができる。前記貫通孔が化学加工によって形成される場合には、アミノシラン、ケトン類などを含む薬品を使用することができる。
一方、前記レーザーによる加工は、光学エネルギーを表面に集中させて材料の一部を溶かし蒸発させて、所望の形態をとる切断方法である。これは、コンピュータプログラムによる複雑な形成も容易に加工することができ、他の方法では切断しにくい複合材料も加工することができる。
前記貫通孔が形成されると、前記貫通孔の内部を導電性物質で充填して、第１貫通電極パート１４１、１４２、１４３、１４４、１４５、１４６を形成することができる。前記第１貫通電極パート１４１、１４２、１４３、１４４、１４５、１４６を形成する金属物質は、銅（Ｃｕ）、銀（Ａｇ）、錫（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、及びパラジウム（Ｐｄ）のうちから選択されるいずれか一つの物質であり得る。前記導電性物質の充填は、無電解めっき、電解めっき、スクリーン印刷（Ｓｃｒｅｅｎ Ｐｒｉｎｔｉｎｇ）、スパッタリング（Ｓｐｕｔｔｅｒｉｎｇ）、蒸発法（Ｅｖａｐｏｒａｔｉｏｎ）、インクジェットティング、及びディスフェンシングのうちいずれか一つまたはこれらの組み合わせた方式を用いることができる。好ましくは、第１貫通電極パート１４１、１４２、１４３、１４４、１４５、１４６を含む貫通電極１４０は、前記第１電極部１２０と同じ金属物質を含むことができる。例えば、前記貫通電極１４０は、前記第１電極部１２０と同一の層構造を有することができる。例えば、前記貫通電極１４０は、前記第１電極部１２０と一体に形成され得る。例えば、前記貫通電極１４０と前記第１電極部１２０は、めっき工程によって同時に形成され得る。これにより、実質的に、前記貫通電極１４０と前記第１電極部１２０は、一つの構成とも言える。例えば、前記絶縁層の貫通孔に形成された部分を貫通電極と言える。そして、前記貫通電極と連結されながら、前記絶縁層の上面に形成された部分を第１電極部とも言える。
但し、実施例においては、前記めっき工程により形成される金属層において、前記絶縁層１１０の貫通孔内に形成される部分を貫通電極１４０と言い、絶縁層１１０の第１面及び前記貫通電極１４０の第１面上に形成される部分を第１電極部１２０と言う。
前記第１電極部１２０及び貫通電極１４０は、複数のめっき工程によって形成され得る。具体的には、第１電極部１２０及び貫通電極１４０は、２回のめっきによる金属層をそれぞれ形成して形成することができる。したがって、前記第１電極部１２０及び貫通電極１４０は、それぞれ複数のめっきによって形成された複数の金属層で構成され得る。但し、実施例はこれに限定されない。例えば、前記第１電極部１２０及び貫通電極１４０は、３回以上のめっき工程を行うことにより、３層以上の金属層を含むことができる。但し、前記第１電極部１２０及び貫通電極１４０を形成するにあたり、３回以上のめっきを行う場合、これによるめっき時間が増加して工程歩留まりが減少するという問題がある。したがって、実施例においては、２回のめっき工程で最適な第１電極部１２０及び貫通電極１４０を形成することができる。
また、実施例においては、第１電極部１２０が複数のめっき工程により形成される場合であっても、前記第１電極部１２０の上面が複数のめっき工程による複数の金属層のうちいずれか一つの金属層のみで構成されるようにする。これは、複数のめっき工程のめっき条件を調節することによって達成され得る。このとき、前記めっき条件は、めっき工程のめっき電流密度であり得る。即ち、実施例においては、２回のめっきを行って前記貫通電極１４０と前記第１電極部１２０を形成する場合、１次めっき工程のめっき電流密度と、２次めっき工程のめっき電流密度とを異ならせる。そして、実施例においては、前記めっき電流密度の変化を通じて、前記第１電極部１２０の表面の汚れを除去できるようにする。
好ましくは、実施例においては、一次めっき工程の電流密度は、前記二次めっき工程の電流密度よりも小さいようにする。これにより、実施例においては、相対的に電流密度の大きい二次めっき工程により形成された金属層で前記第２電極部１３０の上面が形成できるようにする。
例えば、比較例においては、一次めっき工程の電流密度と二次めっき工程の電流密度とは、実質的に同じであった。これにより、比較例においては、前記第１電極部の上面が前記一次めっき工程の金属層と、前記二次めっき工程の金属層との両方を含み、これによる汚れが発生した。
また、実施例とは異なり、一次めっき工程の電流密度を相対的に大きくし、二次めっき工程の電流密度を相対的に小さくすることができる。そして、このような場合、第１電極部の上面は、前記一次めっき工程の金属層のみで構成され得る。しかし、このような場合、前記ディンプル領域は、実質的に前記一次めっき工程で全て充填され得る。そして、前記一次めっき工程でディンプル領域なしで大面積の貫通孔を全て充填するには、相当なめっき時間が必要であるという問題がある。
したがって、実施例においては、比較例に比べて、一次めっき工程に対する電流密度を減少させ、二次めっき工程に対する電流密度を増加させるようにして、これにより前記汚れを除去しながら、めっき時間を短縮できるようにする。
図５は、図３に示す第１電極部及び貫通電極の詳細構成図であり、図６は、図５の第１電極部の上面を示す図である。
図５及び図６を参照すると、第１電極部１２０及び貫通電極１４０は、複数回のめっき工程により形成される。例えば、前記第１電極部１２０及び貫通電極１４０は、シード層１５０、第１金属層１６０、及び第２金属層１７０を含む。
前記シード層１５０は、前記第１金属層１６０及び前記第２金属層１７０を電解めっきで形成するためのシード層であり得る。前記シード層１５０は、絶縁層１１０の第１面及び前記絶縁層１１０に形成された貫通孔の内壁に形成され得る。
即ち、前記シード層１５０は、前記貫通孔の内壁に形成される第１部分１４１と、前記絶縁層１１０の第１面に形成される第２部分１２１とを含むことができる。そして、前記シード層１５０の第１部分１４１は、貫通電極１４０を構成することができる。また、前記シード層１５０の前記第２部分１２１は、前記第１電極部１２０を構成することができる。
第１金属層１６０は、前記シード層１５０を用いて一次電解めっきを行って形成され得る。
前記第１金属層１６０は、前記シード層１５０の前記第１部分１４１上に形成される第１部分１４２と、前記シード層１５０の前記第２部分１２１上に形成される第２部分１２２とを含むことができる。
前記第１金属層１６０の第１部分１４２は、前記貫通電極１４０を構成することができる。また、前記第１金属層１６０の前記第２部分１２２は、前記第１電極部１２０を構成することができる。例えば、前記第１金属層１６０の前記第１部分１４２は、前記貫通孔の一部を充填することができる。また、前記第１金属層１６０の前記第２部分１２２は、前記シード層１５０の前記第２部分１２１上に一定の高さを有して形成され得る。
前記第１金属層１６０の第１部分１４２は、凹状の部分（例えば、凹部）を含むことができる。例えば、前記第１金属層１６０の前記第１部分１４２の上面は、下側方向に凹んだ曲面を有することができる。このとき、前記第１金属層１６０の前記第１部分１４２の上面の最下端は、前記絶縁層１１０の第１面または上面よりも低く位置することができる。例えば、前記絶縁層１１０に形成された貫通孔は、前記第１金属層１６０の第１部分１４２によって全て充填されない。例えば、前記貫通孔の少なくとも一部（例えば、前記凹状の部分）は、前記第１金属層１６０の前記第１部分１４２によって充填されないことがある（または埋め込まれないことがある）。これは、前記第１金属層１６０をめっきするための条件で、比較例に比べて電流密度を減少させることによって達成され得る。
一方、前記第１金属層１６０の前記第２部分１２２の上面は、曲面を有することができる。例えば、前記第１金属層１６０の前記第２部分１２２の上面は、前記貫通電極１４０の中央部から離れるほど高さが徐々に増加することがある。例えば、前記第１金属層１６０の前記第２部分１２２の上面は、前記貫通電極１４０の中央部から最も遠い位置で最も高い高さを有することができる。
前記第２金属層１７０は、前記シード層１５０を電解めっきして、前記第１金属層１６０の上に形成され得る。
前記第２金属層１７０は、前記第１金属層１６０の前記第１部分１４２上に形成される第１部分１４３と、前記第１金属層１６０の前記第２部分１２２上に形成される第２部分１２３とを含むことができる。
前記第２金属層１７０の前記第１部分１４３は、前記第１金属層１６０の前記第１部分１４２の凹状の部分（または凹部）を充填することができる（または埋め込むことができる）。例えば、前記第２金属層１７０の前記第１部分１４３の下面は、凸状の部分（または凸部）を含むことができる。例えば、前記第２金属層１７０の前記第１部分１４３の下面は、下側方向に凸状の曲面を有することができる。このとき、前記第２金属層１７０の前記第１部分１４３の下面の最下端は、前記絶縁層１１０の第１面よりも低く位置することができる。これは、前記第２金属層１７０をめっきするための条件で、比較例に比べて電流密度を増加させることによって達成され得る。
一方、前記第２金属層１７０の前記第２部分１２３の上面は、平面を有することができる。例えば、前記第２金属層１７０の前記第２部分１２３の下面は、曲面を有することができる。好ましくは、前記第２金属層１７０の前記第２部分１２３は、領域ごとに互いに異なる厚さを有することができる。例えば、前記第２部分１２３のうち貫通電極１４０と第３方向（または垂直方向）に重なる第１領域の厚さが、それ以外の第２領域の厚さよりも大きくてもよい。
上記のように、前記貫通電極１４０と前記第１電極部１２０は、シード層１５０、第１金属層１６０、及び第２金属層１７０で構成される。
例えば、前記貫通電極１４０は、シード層１５０の第１部分１４１、第１金属層１６０の第１部分１４２、及び第２金属層１７０の第１部分１４３を含むことができる。
例えば、前記第１電極部１２０は、前記シード層１５０の第２部分１２１、前記第１金属層１６０の第２部分１２２、及び前記第２金属層１７０の第２部分１２３を含むことができる。このとき、前記第１電極部１２０は、領域ごとに互いに異なる層構造を有することができる。例えば、前記第１電極部１２０は、貫通電極１４０と第３方向（例えば、垂直方向または厚さ方向）に重なる第１領域と、前記第１領域以外の第２領域とを含むことができる。そして、前記第１電極部１２０の前記第１領域は、前記第２金属層１７０の前記第１部分１４３のみを含むことができる。また、前記第１電極部１２０の前記第２領域は、前記シード層１５０の第２部分１２１、前記第１金属層１６０の第２部分１２２、及び前記第２金属層１７０の第２部分１２３を含むことができる。例えば、前記第１電極部１２０の第１領域は、１層構造を有することができ、前記第１電極部１２０の第２領域は、３層構造を有することができる。
一方、前記第１金属層１６０の前記第１部分１４２は、上述したように領域ごとに互いに異なる厚さを有することができる。例えば、前記第１金属層１６０の前記第１部分１４２は、貫通孔の縁領域で最大厚さを有することができ、貫通孔の中央領域で最小厚さを有することができる。
このとき、実施例においては、上述したように、前記一次めっき工程の電流密度を調節することによって、前記第１金属層１６０の前記第１部分１４２の上面の最下端の位置を調節することができる。即ち、前記第１金属層１６０の前記第１部分１４２の下面において、前記第１金属層１６０の前記第１部分１４２の上面の最下端の間が第１厚さＨ１を有することができる。そして、実施例は、前記電流密度を調節することによって前記第１厚さＨ１を調節し、これを通じて前記汚れを除去する。前記第１厚さＨ１は、前記貫通電極１４０の第２方向への幅Ｗ２の３０％～９５％の範囲を有することができる。例えば、第１厚さＨ１は、前記貫通電極１４０の第２方向への幅Ｗ２の３５％～９０％の範囲を有することができる。例えば、前記第１厚さＨ１は、前記貫通電極１４０の第２方向への幅Ｗ２の４０％～８５％の範囲を有することができる。前記第１厚さＨ１が前記貫通電極１４０の第２方向への幅Ｗ２の３５％よりも小さい場合、前記第２金属層１７０を形成するための二次めっき工程の時間が増加することがある。また、前記第１厚さＨ１が前記貫通電極１４０の前記第２方向への幅Ｗ２の３５％よりも小さい場合、前記第２金属層１７０のみでディンプル領域が完全に充填されないことがある。前記第１厚さＨ１が前記貫通電極１４０の第２方向への幅Ｗ２の９５％よりも大きいと、前記一次めっき工程により前記第１金属層１６０を形成するのに要する時間が増加し、これによる歩留まりが減少することがある。また、前記第１厚さＨ１が前記第２方向への幅Ｗ２の９５％よりも大きいと、前記第１電極部１２０の一部分は、前記第１金属層１６０の第２部分１２２のみで構成され得、これによる汚れが発生することがある。
一方、前記貫通電極１４０の厚さＨ２は、前記絶縁層１１０の厚さに対応することができる。前記貫通電極１４０の厚さＨ２は、１０μｍ～２００μｍの範囲を有することができる。例えば、前記貫通電極１４０の厚さＨ２は、１５μｍ～１５０μｍの範囲を有することができる。例えば、前記貫通電極１４０の厚さＨ２は、２０μｍ～１２０μｍの範囲を有することができる。
また、実施例においては、上述したように、前記一次めっき工程の電流密度を調節することにより、前記第１電極部１２０の前記第１金属層１６０の第２部分１２２の最上端の高さを調節することができる。前記第１金属層１６０の前記第２部分１２２の最上端の高さＨ３は、前記シード層１５０の第２部分１２１の下面から前記第１金属層１６０の第２部分１２２の最上端までの厚さＨ３を意味することができる。そして、前記第１金属層１６０の前記第２部分１２２の最上端の高さＨ３は、前記第１電極部１２０の厚さによって決定され得る。前記第１電極部１２０の厚さは、前記絶縁層１１０の第１面から前記第２金属層１７０の第２部分１２３の上面間の距離または高さを意味することができる。例えば、前記第１金属層１６０の前記第２部分１２２の最上端の高さＨ３は、前記第１電極部１２０の厚さの５０％～８５％の範囲を満足することができる。例えば、前記第１金属層１６０の前記第２部分１２２の最上端の高さＨ３は、前記第１電極部１２０の厚さの５２％～８０％の範囲を満足することができる。例えば、前記第１金属層１６０の前記第２部分１２２の最上端の高さＨ３は、前記第１電極部１２０の厚さの５５％～７８％の範囲を満足することができる。前記第１金属層１６０の前記第２部分１２２の最上端の高さＨ３が前記第１電極部１２０の厚さの５０％よりも小さいと、前記貫通電極１４０のディンプル領域の面積が増加し、これによる前記ディンプル領域が第２金属層によって完全に充填されないことがある。また、前記第１金属層１６０の前記第２部分１２２の最上端の高さＨ３が前記第１電極部１２０の厚さの８５％よりも大きいと、前記第１電極部１２０の上面で汚れが発生することがある。
上記のように実施例においては、一次めっき及び二次めっきを行って前記貫通電極１４０及び第１電極部１２０に対応する第１金属層１６０及び第２金属層１７０を形成する。そして、前記第１金属層１６０のめっき条件を調節して、前記貫通電極１４０に含まれ得るディンプル領域を完全に除去することができる。さらに、前記第１電極部１２０の表面に形成され得る汚れを除去できるようにする。
一方、実施例の第１電極部１２０は、第１表面処理層１２５を含む。
前記第１表面処理層１２５は、前記第１電極部１２０の前記第２金属層１７０の第２部分１２３の上に形成され得る。このとき、前記第１表面処理層１２５は、前記第１電極部１２０の上面にのみ形成され得る。これとは異なり、前記第１表面処理層１２５は、前記第１電極部１２０の上面だけでなく側面にも形成され得る。
前記第１表面処理層１２５は、第１－１表面処理層１２５－１、第１－２表面処理層１２５－２、及び第１－３表面処理層１２５－３を含むことができる。
第１－１表面処理層１２５－１は、前記第１電極部１２０の上に形成され得る。前記第１－２表面処理層１２５－２は、前記第１－１表面処理層１２５－１の上に形成され得る。また、前記第１－３表面処理層１２５－３は、前記第１－２表面処理層１２５－２の上に形成され得る。
前記第１－１表面処理層１２５－１は、ニッケル（Ｎｉ）を含むことができる。これにより、前記第１－１表面処理層１２５－１は、ニッケル金属層とも言える。前記第１－１表面処理層１２５－１は、ニッケルのみを含むか、ニッケルにＰ（リン）、Ｂ（ホウ素）、Ｗ（タングステン）、またはＣｏ（コバルト）が含まれた合金で形成され得る。
前記第１－１表面処理層１２５－１は、２μｍ～１０μｍの厚さを有することができる。例えば、前記第１－１表面処理層１２５－１は、３μｍ～８μｍの厚さを有することができる。例えば、前記第１－１表面処理層１２５－１は、４μｍ～６μｍの厚さを有することができる。
前記第１－２表面処理層１２５－２は、パラジウム（Ｐｄ）を含むことができる。これにより、前記第１－２表面処理層１２５－２は、パラジウム金属層と言える。前記第１－２表面処理層１２５－２は、パラジウムのみを含むか、パラジウムにコバルト（Ｃｏ）、亜鉛（Ｚｎ）、ニッケル（Ｎｉ）、及び無機物のうち少なくとも一つの金属をさらに含むことができる。前記第１－２表面処理層１２５－２は、０．００１μｍ～０．５μｍの厚さを有することができる。例えば、前記第１－２表面処理層１２５－２は、０．００５μｍ～０．２μｍの厚さを有することができる。例えば、前記第１－２表面処理層１２５－２は、０．０１μｍ～０．１μｍの厚さを有することができる。
前記第１－３表面処理層１２５－３は、金（Ａｕ）を含むことができる。前記第１－３表面処理層１２５－３は、０．００１μｍ～０．５μｍの厚さを有することができる。例えば、前記第１－３表面処理層１２５－３は、０．００５μｍ～０．２μｍの厚さを有することができる。例えば、前記第１－３表面処理層１２５－３は、０．０１μｍ～０．１μｍの厚さを有することができる。
上記のように、実施例においては、回路基板において、複数回のめっき工程を行い、大面積の貫通孔を充填する貫通電極を形成する。このとき、実施例においては、前記複数回のめっき工程のめっき条件である電流密度を調節する。これを通じて、実施例は、貫通電極及び第１電極部のそれぞれの一部を構成する１次めっき工程の第１金属層と、２次めっき工程の第２金属層とを形成する。この場合、実施例における第１金属層は、相対的に低い電流密度によって形成され、前記第２金属層は、相対的に高い電流密度によって形成され得る。これにより、実施例においては、大面積の貫通電極を含む回路基板において、前記貫通電極または第１電極部にディンプル領域が含まれることを防止することができ、これによる信頼性を向上させることができる。また、実施例においては、上記のような電流密度の制御により、第１パッドの上面を前記第２金属層のみで形成できるようにする。これにより、実施例においては、前記第１電極部の上面が第１及び第２金属層の両方を含むことによる汚れ問題を解決することができ、これにより顧客満足度を向上させることができる。また、実施例においては、前記第１電極部の上面に第１金属層のみを含むことによるめっき時間の増加を解決することができ、これによる製品の歩留まりを向上させることができる。
一方、実施例の回路基板は、複数の層構造を有することができる。例えば、実施例の回路基板は、多層回路基板であり得る。以下では、実施例の回路基板の多層構造について説明する。
図７は、第２実施例に係る回路基板の第１断面図であり、図８は、第２実施例に係る回路基板の第２断面図である。
例えば、図７は、図３のＡ－Ａ’方向の断面図であり、図８は、図３のＢ－Ｂ’方向の断面図であり得る。
図７及び図８を参照すると、回路基板は、複数の絶縁層、複数の電極部、及び複数の貫通電極を含む。
例えば、絶縁層２１０は、第１～第４絶縁層２１１、２１２、２１３、２１４を含むことができる。具体的には、絶縁層１１０は、第１電極部２２１の第１面上に配置される第１絶縁層２１１、前記第１絶縁層２１１の第１面上に配置される第２絶縁層２１２、前記第１電極部２２１の第２面または前記第１絶縁層２１１の第２面上に配置される第３絶縁層２１３、及び前記第３絶縁層２１３の第２面上に配置される第４絶縁層２１４を含むことができる。
このとき、実施例においては、絶縁層２１０が４層構造を有するものとして示したが、これに限定されない。例えば、前記絶縁層２１０は、４層よりも多い層数を有することができる。
但し、前記実施例の第１電極部２２１は、絶縁層２１０の積層構造において、基準となる基準絶縁層上に配置される。ここで、基準絶縁層とは、回路基板の製造工程において、最初に積層される絶縁層を意味することができる。例えば、実施例の回路基板は、第１絶縁層２１１が最初に積層される層であり得、これにより、前記第１絶縁層２１１が基準絶縁層となり得る。
前記第１電極部２２１は、基準電極部であり得る。例えば、前記第１電極部２２１は、基準絶縁層の第２面に配置される基準電極部であり得る。ここで、基準電極部とは、回路基板の積層構造において、中央に配置された電極部を意味することができる。具体的には、回路基板は、基準電極部を中心に、前記基準電極部の一側に絶縁層、電極部、及び貫通電極を形成する第１工程を行い、前記基準電極部の他側に絶縁層、電極部、及び貫通電極を形成する第２工程を行う。そして、前記基準電極部は、前記第１工程及び第２工程を行うための基準となるパッドまたは電極部であり得る。このとき、実施例の回路基板は、基準電極部を中心に、その一側に配置された絶縁層の層数と、その他側に配置された絶縁層の層数とが同じであり得る。そして、前記基準電極部は、回路基板の厚さ方向への積層構造において中央に配置され得る。但し、実施例はこれに限定されず、前記基準電極部を中心にその一側に配置された絶縁層の層数と、その他側に配置された絶縁層の層数とは、互いに異なることがある。そして、この場合、前記基準電極部は、回路基板の中央から一側または他側に偏向して配置され得る。但し、以下では、前記基準電極部である第１電極部２２１を回路基板の中央に配置されるものとして説明する。
実施例は、第１電極部２２１を中心に、その一側に配置される第１基板層と、前記第１電極部２２１を中心に、その他側に配置される第２基板層とを含むことができる。例えば、前記第１基板層は、第１絶縁層２１１、第２絶縁層２１２、第１貫通電極２３１、第２電極部２２２、第２貫通電極２３２、第３電極部２２３、及び第１表面処理層２４１を含むことができる。例えば、前記第２基板層は、第３絶縁層２１３、第４電極部２２４、第３貫通電極２３３、第４貫通電極２３４、第５電極部２２５、及び第２表面処理層２４２を含むことができる。
このとき、前記第１基板層は前記第１電極部２２１を中心に、前記第２基板層と対称構造を有することができる。但し、実施例はこれに限定されず、前記第１基板層と前記第２基板層とは、互いに異なる絶縁層の層数を有することができ、これにより非対称構造を有することができる。但し、以下では、前記第１電極部２２１を中心に、前記第１基板層と前記第２基板層とが相互対称構造を有するものとして説明する。そして、このような場合、前記第１基板層と前記第２基板層とは、実質的に同一の層構造を有し、これにより前記第１基板層を中心に説明する。
第１電極部２２１は、第１絶縁層２１１の第２面に配置される。前記第１電極部２２１は、第１厚さＨ４を有することができる。前記第１電極部２２１は、後述する第２電極部２２２及び第３電極部２２３とは異なる断面形状または層構造を有することができる。例えば、前記第１電極部２２１は、第２電極部２２２及び第３電極部２２３とは異なる断面形状を有することができる。例えば、前記第１電極部２２１は、四角形状を有することができる。例えば、前記第１電極部２２１は、第３電極部２２３とは異なる層構造を有することができる。例えば、前記第１電極部２２１は、第３電極部２２３の層数よりも小さい層数を有することができる。
第１貫通電極２３１は、第１絶縁層２１１を貫通する。前記第１貫通電極２３１は大面積の貫通電極であり得る。例えば、前記第１貫通電極２３１は、第１方向（例えば、長手方向）に長く延びる棒（ｂａｒ）形状の複数の第１貫通電極パートを含むことができる。前記複数の第１貫通電極パートは、前記第１絶縁層２１１内で第２方向（幅方向）に互いに離隔し得る。前記第１貫通電極２３１を構成する複数の第１貫通電極パートは、第１電極部２２１及び第２電極部２２２と連結され得る。例えば、前記第１貫通電極２３１を構成する複数の第１貫通電極パートの下面は、前記第１電極部２２１と共通連結され、前記複数の第１貫通電極パートの上面は、後述する第２電極部２２２と共通連結され得る。
第２電極部２２２は、前記第１絶縁層２１１の第１面に配置され得る。前記第２電極部２２２は、内側電極部とも言える。例えば、前記第２電極部２２２は、基準電極部と最外側電極部との間に配置され得る。前記第２電極部２２２は、前記第１電極部２２１とは異なる断面形状を有することができる。例えば、前記第２電極部２２２は、上面が曲面を有することができる。例えば、前記第２電極部２２２は、前記第１電極部２２１に向かう方向に凹状の凹部を含むことができる。例えば、前記第２電極部２２２は、ディンプル領域を含むことができる。前記第２電極部２２２は、第２厚さＨ２を有することができる。このとき、前記第２電極部２２２の第２厚さＨ２は、前記第２電極部２２２の最も厚い部分の厚さを意味することができる。例えば、前記第２電極部２２２は、上記のように凹部を含み、これにより領域ごとに互いに異なる厚さを有することができる。これにより、前記第２電極部２２２の第２厚さＨ２は、前記第２電極部２２２の最下端から最上端までの直線距離を意味することができる。前記第２電極部２２２の前記第２厚さＨ２は、前記第１電極部２２１の前記第１厚さＨ１よりも小さくてもよい。これについては、以下で詳細に説明する。
第２絶縁層２１２は、第２電極部２２２及び前記第１絶縁層２１１上に配置される。
第２貫通電極２３２は、第２絶縁層２１２を貫通して配置され得る。
前記第２貫通電極２３２は、大面積の貫通電極である。例えば、前記第２貫通電極２３２は、第１方向（例えば、長手方向）に長く延びる棒（ｂａｒ）形状の複数の第２貫通電極パートを含むことができる。前記複数の第２貫通電極パートは、前記第２絶縁層２１２内で第２方向（幅方向）に互いに離隔し得る。前記第２貫通電極２３２を構成する複数の第２貫通電極パートは、第２電極部２２２及び第３電極部２２３と連結され得る。例えば、前記第２貫通電極２３２を構成する複数の第２貫通電極パートの下面は、前記第２電極部２２２と共通連結され、前記複数の第２貫通電極パートの上面は、後述する第３電極部２２３と共通連結され得る。
第２絶縁層２１２の第１面には、第３電極部２２３が配置される。前記第３電極部２２３は、最外側電極部であり得る。前記第３電極部２２３は、前記第１電極部２２１及び前記第２電極部２２２とは異なる層構造を有することができる。例えば、前記第３電極部２２３の層数は、前記第１電極部２２１の層数または前記第２電極部２２２の層数よりも大きくてもよい。
即ち、実施例においては、回路基板の内側に配置される貫通電極については、一回のめっき工程のみを行い、これによりディンプル領域を含むようにする。そして、実施例においては、回路基板の最外側に配置される貫通電極については、複数回のめっき工程を行う。これを通じて、実施例においては、前記最外側の貫通電極のめっき工程において、前記内側の貫通電極のディンプル領域まで全て充填できるようにする。これにより、前記最外側に配置される第３電極部２２３は、前記第１電極部２２１及び前記第２電極部２２２のそれぞれの層数よりも多い層数を有することができる。前記第３電極部２２３は、断面が四角形状を有することができる。例えば、前記第３電極部２２３の上面は、平坦であり得る。例えば、前記第３電極部２２３の断面形状は、前記第１電極部２２１の断面形状に対応することができる。例えば、前記第３電極部２２３の断面形状は、前記第２電極部２２２の断面形状と異なることがある。
前記第３電極部２２３は、第３厚さＨ３を有することができる。例えば、前記第３電極部２２３は、前記第１電極部２２１の第１厚さＨ１及び前記第２電極部２２２の第２厚さＨ２よりも大きい第３厚さＨ３を有することができる。
上記のように実施例においては、基準電極部である第１電極部２２１を中心に、その一側に配置される複数の電極部が互いに異なる厚さを有することができる。また、実施例においては、基準電極部である第１電極部２２１を中心に、その一側に配置された内側電極部は、ディンプル領域を含み、前記内側電極部のディンプル領域は、その一側に配置された他の貫通電極によって充填できるようにする。以下では、その構造について詳細に説明する。
図９は、図７及び図８の前記第１基板層を具体的に示す図である。
図９を参照すると、回路基板は、第１電極部２２１、第１絶縁層２１１、第１貫通電極２３１、第２電極部２２２、第２絶縁層２１２、第２貫通電極２３２、及び第３電極部２２３を含む。
前記第１電極部２２１は、第１厚さＨ４を有することができる。例えば、前記第１電極部２２１の第１厚さＨ４は、１２μｍ～２２μｍの範囲を満足することができる。例えば、前記第１電極部２２１の第１厚さＨ４は、１４μｍ～２０μｍの範囲を満足することができる。例えば、前記第１電極部２２１の第１厚さＨ４は、１５μｍ～１９μｍの範囲を満足することができる。前記第１電極部２２１は、１層構造を有することができ、これとは異なり、２層構造を有することができる。例えば、前記第１電極部２２１は、前記第１厚さＨ４に対応する厚さを有する銅箔層をエッチングして形成され得る。これにより、前記第１電極部２２１は、前記銅箔層に対応する１層構造を有することができる。これとは異なり、前記第１電極部２２１は、シード層及び前記シード層を中心に電解めっきされた金属層を含むことができる。このような場合、前記第１電極部２２１の前記第１厚さＨ４は、前記シード層の厚さと前記金属層の厚さとを合わせた厚さであり得る。
第２電極部２２２は、前記第１絶縁層２１１の第１面に配置される。前記第２電極部２２２は、前記第１絶縁層２１１を貫通する第１貫通電極２３１と連結され得る。好ましくは、前記第２電極部２２２は、前記第１貫通電極２３１と同一の層構造を有することができる。例えば、前記第２電極部２２２は、前記第１貫通電極２３１と一体に形成され得る。例えば、前記第１貫通電極２３１と前記第２電極部２２２は、めっき工程を通じて同時に形成され得る。これにより、実質的に前記第１貫通電極２３１と前記第２電極部２２２とは一つの構成とも言える。但し、実施例においては、第１貫通孔内に形成される部分を第１貫通電極２３１と言い、前記第１絶縁層２１１の第１面に配置される部分を第２電極部２２２と言う。
前記第２電極部２２２及び前記第１貫通電極２３１は、第１シード層２５０及び第１金属層２６０を含むことができる。
前記第１シード層２５０は、前記第１金属層２６０を電解めっきで形成するためのシード層であり得る。前記第１シード層２５０は、前記第１絶縁層２１１の第１面及び第１貫通孔の内壁に形成され得る。即ち、前記第１シード層２５０は、前記第１貫通孔の内壁に形成される第１部分２３１－１と、前記第１絶縁層２１１の第１面に形成される第２部分２２２－１とを含むことができる。そして、前記第１シード層２５０の前記第１部分２３１－１は、前記第１貫通電極２３１を構成することができる。また、前記第１シード層２５０の前記第２部分２２２－１は、前記第２電極部２２２を構成することができる。
前記第１金属層２６０は、前記第１シード層２５０を用いて電解めっきを行って形成され得る。前記第１金属層２６０は、前記第１シード層２５０の第１部分２３１－１上に形成される第１部分２３１－２と、前記第１シード層２５０の第２部分２２２－１上に形成される第２部分２２２－２とを含むことができる。
前記第１金属層２６０の前記第１部分２３１－２は、前記第１貫通電極２３１を構成することができ、前記第１金属層２６０の前記第２部分２２２－２は、前記第２電極部２２２を構成することができる。
具体的には、前記第１貫通電極２３１は、前記第１シード層２５０の第１部分２３１－１と、前記第１金属層２６０の第１部分２３１－２とを含む。また、前記第２電極部２２２は、前記第１シード層２５０の第２部分２２２－１と、前記第１金属層２６０の第２部分２２２－２とを含む。
このとき、前記第１絶縁層２１１に形成された第１貫通孔、具体的には前記第１貫通電極２３１を構成する第１貫通孔は、大面積の貫通孔である。したがって、前記第１金属層２６０のみで前記第１貫通孔を全て充填することが困難であり得る。これにより、前記第１金属層２６０は、ディンプル領域を含むことができる。例えば、前記第１金属層２６０の前記第２部分２２２－２は、凹部を含むことができる。例えば、前記第１金属層２６０の前記第２部分２２２－２の上面は、曲面を含むことができる。前記第１金属層２６０の前記第２部分２２２－２の上面は、前記第２電極部２２２の上面に対応する。これにより、前記第２電極部２２２の上面は、凹部または曲面を含むことができる。例えば、前記第２電極部２２２は、ディンプル領域を含むことができる。このとき、一般に、前記第２電極部２２２にディンプル領域が含まれる場合、前記ディンプル領域を充填した後、次の層の積層工程が行う。しかし、このような場合、層ごとのめっきの進行回数が増加し、これによる歩留まりが減少することがある。これにより、実施例においては、内側貫通電極及び内側電極部に対してディンプル領域が含まれるようにする。これにより、実施例においては、複数回のめっき工程により形成される最外側貫通電極及び最外側電極部において、前記内側貫通電極及び前記内側電極部のディンプル領域を充填しながら、自身のディンプル領域も除去または埋め込むことができるようにする。
前記第２電極部２２２は、第２厚さＨ５を有することができる。例えば、前記第２電極部２２２の第２厚さＨ５は、前記第１電極部２２１の第１厚さＨ４よりも小さくてもよい。前記第２電極部２２２の前記第２厚さＨ５は、前記第１シード層２５０の第２部分２２２－１と前記第１金属層２６０の第２部分２２２－２の厚さを意味することができる。前記第２電極部２２２の第２厚さＨ５は、８μｍ～１８μｍの範囲を満足することができる。例えば、前記第２電極部２２２の第２厚さＨ５は、１０μｍ～１６μｍの範囲を満足することができる。例えば、前記第２電極部２２２の第２厚さＨ５は、９μｍ～１５μｍの範囲を満足することができる。前記第２電極部２２２の第２厚さＨ５が８μｍよりも小さいと、前記第２電極部２２２のディンプル領域のサイズが大きくなり、これにより、後で前記第２貫通電極２３２の信頼性に問題が発生することがある。例えば、前記第２電極部２２２のディンプル領域は、前記第２貫通電極２３２によって充填され得る。このとき、前記第２電極部２２２のディンプル領域のサイズが大きくなるほど、前記第２貫通電極２３２に形成されるディンプル領域のサイズも大きくなる。これにより、前記第２貫通電極２３２及び前記第３電極部２２３にディンプル領域が含まれるか、またはこれを除去するためのめっき工程が複雑になり得る。
第３電極部２２３及び第２貫通電極２３２は、複数回のめっき工程により形成される。例えば、前記第３電極部２２３及び前記第２貫通電極２３２は、第２シード層２７０、第２金属層２８０、及び第３金属層２９０を含む。
前記第２シード層２７０は、前記第２金属層２８０及び前記第３金属層２９０を電解めっきで形成するためのシード層であり得る。前記第２シード層２７０は、前記第２絶縁層２１２の第１面及び前記第２絶縁層２１２に形成された第２貫通孔の内壁に形成され得る。
即ち、前記第２シード層２７０は、前記第２貫通孔の内壁に形成される第１部分２３２－１と、前記第２絶縁層２１２の第１面に形成される第２部分２２３－１とを含むことができる。そして、前記第２シード層２７０の前記第１部分２３２－１は、第２貫通電極２３２を構成することができる。また、前記第２シード層２７０の前記第２部分２２３－１は、前記第３電極部２２３を構成することができる。
第２金属層２８０は、前記第２シード層２７０を用いて一次電解めっきを行って形成され得る。
前記第２金属層２８０は、前記第２シード層２７０の前記第１部分２３２－１上に形成される第１部分２３２－２と、前記第２シード層２７０の前記第２部分２２３－１上に形成される第２部分２２３－２とを含む。
前記第２金属層２８０の前記第１部分２３２－２は、前記第２貫通電極２３２を構成することができる。また、前記第２金属層２８０の前記第２部分２２３－２は、前記第３電極部２２３を構成することができる。例えば、前記第２金属層２８０の前記第１部分２３２－２は、前記第２貫通孔の内部の一部を充填することができる。また、前記第２金属層２８０の前記第２部分２２３－２は、前記第２シード層２７０の前記第２部分２２３－１の上に一定の高さを有して形成され得る。
前記第２金属層２８０の前記第１部分２３２－２は、凹状の部分を含むことができる。例えば、前記第２金属層２８０の前記第１部分２３２－２の上面は、下側方向に凹んだ曲面を有することができる。このとき、前記第２金属層２８０の前記第１部分２３２－２の上面の最下端は、前記第２絶縁層２１２の第１面よりも低く位置することができる。例えば、前記第２絶縁層２１２に形成された第２貫通孔は、前記第２金属層２８０の第１部分２３２－２によって全て充填されない。例えば、前記第２貫通孔の少なくとも一部（例えば、前記凹状の部分）は、前記第２金属層２８０の前記第１部分２３２－２によって充填されないことがある。
前記第２金属層２８０の前記第１部分２３２－２は、凸状の部分を含むことができる。例えば、前記第２金属層２８０の前記第１部分２３２－２の下面は、下側方向に凸状の曲面を有することができる。例えば、前記第２金属層２８０の前記第１部分２３２－２は、前記第１電極部２２１の上面の凹状の部分に対応する上面を含むことができる。前記第２金属層２８０の前記第１部分２３２－２の最下端（第２貫通電極２３２の最下端）は、前記第１電極部２２１の最上端よりも低く位置することができる。
一方、前記第２金属層２８０の前記第２部分２２３－２の上面は、曲面を有することができる。例えば、前記第２金属層２８０の前記第２部分２２３－２の上面は、前記第２貫通電極２３２の中央部から離れるほど高さが徐々に増加することがある。例えば、前記第２金属層２８０の前記第２部分２２３－２の上面は、前記第２貫通電極２３２の中央部から最も遠い位置で最も高い高さを有することができる。
第３金属層２９０は、前記第２シード層２７０を電解めっきして前記第２金属層２８０の上に形成され得る。
前記第３金属層２９０は、前記第２金属層２８０の前記第１部分２３２－２上に形成される第１部分２３２－３と、前記第２金属層２８０の前記第２部分２２３－２上に形成される第２部分２２３－３とを含むことができる。
前記第３金属層２９０の前記第１部分２３２－３は、前記第２金属層２８０の前記第１部分２３２－２の前記凹状の部分を充填することができる。例えば、前記第３金属層２９０の前記第１部分２３２－３の下面は、凸状の部分を含むことができる。例えば、前記第３金属層２９０の前記第１部分２３２－３の下面は、下側方向に凸状の曲面を有することができる。このとき、前記第３金属層２９０の前記第１部分２３２－３の下面の最下端は、前記第２絶縁層２１２の第１面よりも低く位置することができる。
一方、前記第３金属層２９０の前記第２部分２２３－３の上面は、平面を有することができる。例えば、前記第３金属層２９０の前記第２部分２２３－３の下面は、特定の領域で曲面を有し、他の特定の領域で曲面を有することができる。好ましくは、前記第３金属層２９０の前記第２部分２２３－３は、領域ごとに互いに異なる厚さを有することができる。例えば、前記第２部分２２３－３のうち前記第２貫通電極２３２と第３方向に重なる領域の厚さは、それ以外の領域の厚さよりも大きくてもよい。
上記のように、第２貫通電極２３２と第３電極部２２３は、第２シード層２７０、第２金属層２８０、及び第３金属層２９０で構成される。
例えば、前記第２貫通電極２３２は、第２シード層２７０の第１部分２３２－１、第２金属層２８０の第１部分２３２－２、及び第３金属層２９０の第１部分２３２－３を含むことができる。
例えば、前記第３電極部２２３は、前記第２シード層２７０の第２部分２２３－１、前記第２金属層２８０の第２部分２２３－２、及び前記第３金属層２９０の第２部分２２３－３を含むことができる。このとき、前記第３電極部２２３は、領域ごとに互いに異なる層構造を有することができる。例えば、前記第３電極部２２３は、第２貫通電極２３２と第３方向（例えば、厚さ方向）に重なる第１領域と、前記第１領域以外の第２領域とを含むことができる。そして、前記第３電極部２２３の前記第１領域は、前記第３金属層２９０の前記第１部分２３２－３のみを含むことができる。また、前記第３電極部２２３の前記第２領域は、前記第２シード層２７０の第２部分２２３－１、前記第２金属層２８０の第２部分２２３－２、及び前記第３金属層２９０の第２部分２２３－３を含むことができる。例えば、前記第３電極部２２３の第１領域は、１層構造を有することができ、前記第３電極部２２３の第２領域は、３層構造を有することができる。
一方、前記第２金属層２８０の前記第１部分２３２－２は、上述したように領域ごとに互いに異なる厚さを有することができる。例えば、前記第２金属層２８０の前記第１部分２３２－２は、第２貫通孔の縁領域で最大厚さを有することができ、第２貫通孔の中央領域で最小厚さを有することができる。
このとき、実施例においては、上述したように、前記一次めっき工程の電流密度を調節することにより、前記第２金属層２８０の前記第１部分２３２－２の上面の最下端の位置を調節することができる。即ち、前記第２金属層２８０の前記第１部分２３２－２の下面から前記第２金属層２８０の前記第１部分２３２－２の上面の最下端の間が第１厚さＨ１を有することができる。そして、実施例は、前記電流密度を調節することによって前記第１厚さＨ１を調節する。これを通じて、前記汚れを除去するようにする。前記第１厚さＨ１は、前記第２貫通電極２３２の第２方向への幅Ｗ２の３０％～９５％の範囲を有することができる。例えば、前記第１厚さＨ１は、前記第２貫通電極２３２の第２方向への幅Ｗ２の３５％～９０％の範囲を有することができる。例えば、前記第１厚さＨ１は、前記第２貫通電極２３２の第２方向への幅Ｗ２の４０％～８５％の範囲を有することができる。前記第１厚さＨ１が前記第２貫通電極２３２の第２方向への幅Ｗ２の３５％よりも小さい場合、前記第３金属層２９０を形成するための二次めっき工程の時間が増加することがある。また、前記第１厚さＨ１が前記第２貫通電極２３２の前記第２方向への幅Ｗ２の３５％よりも小さい場合、前記第３金属層２９０のみでディンプル領域が完全に充填されないことがある。前記第１厚さＨ１が前記第２貫通電極２３２の第２方向への幅Ｗ２の９５％よりも大きいと、前記一次めっき工程により前記第２金属層２８０を形成するのに要する時間が増加し、これによる歩留まりが減少することがある。また、前記第１厚さＨ１が前記第２方向への幅Ｗ２の９５％よりも大きいと、前記第３電極部２２３の一部は、前記第２金属層２８０の第２部分２２３－２のみで構成され得、これによる汚れが発生することがある。
一方、前記第２貫通電極２３２の厚さＨ２は、前記第２絶縁層２１２の厚さに対応することができる。前記第２貫通電極２３２の厚さＨ２は、１０μｍ～２００μｍの範囲を有することができる。例えば、前記第２貫通電極２３２の厚さＨ２は、１５μｍ～１５０μｍの範囲を有することができる。例えば、前記第２貫通電極２３２の厚さＨ２は、２０μｍ～１２０μｍの範囲を有することができる。
また、実施例においては、上述したように、前記一次めっき工程に対する電流密度を調節することにより、前記第３電極部２２３を構成する前記第２金属層２８０の前記第２部分２２３－２の最上段の高さを調節することができる。前記第２金属層２８０の前記第２部分２２３－２の最上端の高さＨ３は、前記第２シード層２７０の第２部分２２３－１の下面から前記第２金属層２８０の第２部分２２３－２の最上端までの厚さＨ３を意味することができる。そして、前記第２金属層２８０の前記第２部分２２３－２の最上端の高さＨ３は、前記第３電極部２２３の厚さによって決定され得る。前記第３電極部２２３の厚さは、前記第２絶縁層２１２の第１面から前記第３金属層２９０の第２部分２２３－３の上面間の距離または高さを意味することができる。例えば、前記第２金属層２８０の前記第２部分２２３－２の最上端の高さＨ３は、前記第３電極部２２３の厚さの５０％～８５％の範囲を満足することができる。例えば、前記第２金属層２８０の前記第２部分２２３－２の最上端の高さＨ３は、前記第３電極部２２３の厚さの５２％～８０％の範囲を満足することができる。例えば、前記第２金属層２８０の前記第２部分２２３－２の最上端の高さＨ３は、前記第３電極部２２３の厚さの５５％～７８％の範囲を満足することができる。前記第２金属層２８０の前記第２部分２２３－２の最上端の高さＨ３が前記第３電極部２２３の厚さの５０％よりも小さいと、前記第２貫通電極２３２のディンプル領域の面積が増加し、これによる前記ディンプル領域が完全に充填されないことがある。また、前記第２金属層２８０の前記第２部分２２３－２の最上端の高さＨ３が前記第３電極部２２３の厚さの８５％よりも大きいと、前記第３電極部２２３の上面で汚れが発生することがある。
上記のように実施例においては、一次めっき及び二次めっきを行って前記第２貫通電極２３２及び第３電極部２２３に対応する第２金属層２８０及び第３金属層２９０を形成する。そして、実施例は、前記第２金属層２８０のめっき条件を調節して、前記第２貫通電極２３２に含まれ得るディンプル領域を完全に除去する。したがって、実施例は、前記第３電極部２２３の表面に形成され得る汚れを除去できるようにする。
前記第３電極部２２３は、第３厚さＨ６を有することができる。前記第３電極部２２３は、前記第１電極部２２１及び前記第２電極部２２２の厚さよりも厚くてもよい。即ち、前記第３厚さＨ６は、前記第１厚さＨ４及び前記第２厚さＨ５よりも大きくてもよい。
前記第３厚さＨ６は、１９μｍ～２９μｍの範囲を満足することができる。例えば、前記第３厚さＨ６は、２１μｍ～２７μｍの範囲を満足することができる。例えば、第３厚さＨ６は、２２μｍ～２６μｍの範囲を満足することができる。
一方、実施例の第３電極部２２３は、第１表面処理層２４１を含む。
前記第１表面処理層２４１は、前記第３電極部２２３の前記第３金属層２９０の第２部分２２３－３の上に形成され得る。このとき、前記第１表面処理層２４１は、前記第３電極部２２３の上面にのみ形成され得る。これとは異なり、前記第１表面処理層２４１は、前記第３電極部２２３の上面だけでなく側面にも形成され得る。
前記第１表面処理層２４１は、第１－１表面処理層２４１－１、第１－２表面処理層２４１－２、及び第１－３表面処理層２４１－３を含むことができる。
前記第１－１表面処理層２４１－１は、前記第３電極部２２３の上に形成され得る。前記第１－２表面処理層２４１－２は、前記第１－１表面処理層２４１－１の上に形成され得る。また、前記第１－３表面処理層２４１－３は、前記第１－２表面処理層２４１－２の上に形成され得る。
前記第１－１表面処理層２４１－１は、ニッケル（Ｎｉ）を含むことができる。これにより、前記第１－１表面処理層２４１－１は、ニッケル金属層とも言える。前記第１－１表面処理層２４１－１は、ニッケルのみを含むか、ニッケルにＰ（リン）、Ｂ（ホウ素）、Ｗ（タングステン）、またはＣｏ（コバルト）が含まれた合金で形成され得る。
前記第１－１表面処理層２４１－１は、２μｍ～１０μｍの厚さを有することができる。例えば、前記第１－１表面処理層２４１－１は、３μｍ～８μｍの厚さを有することができる。例えば、前記第１－１表面処理層２４１－１は、４μｍ～６μｍの厚さを有することができる。
前記第１－２表面処理層２４１－２は、パラジウム（Ｐｄ）を含むことができる。これにより、前記第１－２表面処理層２４１－２は、パラジウム金属層と言える。前記第１－２表面処理層２４１－２は、パラジウムのみを含むか、パラジウムにコバルト（Ｃｏ）、亜鉛（Ｚｎ）、ニッケル（Ｎｉ）、及び無機物のうち少なくとも一つの金属をさらに含むことができる。前記第１－２表面処理層２４１－２は、０．００１μｍ～０．５μｍの厚さを有することができる。例えば、前記第１－２表面処理層２４１－２は、０．００５μｍ～０．２μｍの厚さを有することができる。例えば、前記第１－２表面処理層２４１－２は、０．０１μｍ～０．１μｍの厚さを有することができる。
前記第１－３表面処理層２４１－３は、金（Ａｕ）を含むことができる。前記第１－３表面処理層２４１－３は、０．００１μｍ～０．５μｍの厚さを有することができる。例えば、前記第１－３表面処理層２４１－３は、０．００５μｍ～０．２μｍの厚さを有することができる。例えば、前記第１－３表面処理層２４１－３は、０．０１μｍ～０．１μｍの厚さを有することができる。
第２実施例においては、上記のように第１電極部２２１の一側に配置される第１貫通電極２３１と第２電極部２２２とを含む。また、前記第２電極部２２２の一側に配置される第２貫通電極２３２及び第３電極部２２３を含む。このとき、内側に配置される前記第１貫通電極２３１または前記第２電極部２２２は、ディンプル領域を含む。そして、外側に配置される前記第２貫通電極２３２は、前記第１貫通電極２３１または前記第２電極部２２２のディンプル領域を充填して形成される。これにより、実施例においては、第３電極部２２３が前記第１電極部２２１及び前記第２電極部２２２に比べて厚い厚さを有し、前記第２電極部２２２が前記第１電極部２２１及び前記第３電極部２２３に比べて薄い厚さを有することができる。これにより、実施例においては、大面積の貫通電極を形成する工程を簡略化することができ、これによる製品の歩留まりを向上させることができる。
図１０～図２２は、第２実施例に係る回路基板の製造方法を工程順に説明するための図である。
図１０を参照すると、実施例においては、回路基板を製造するための基礎資材を用意する。例えば、実施例においては、キャリアボード３００を用意することができる。キャリアボード３００は、キャリアフィルム３１０及び前記キャリアフィルム３１０上に形成された銅箔３２０を含むことができる。前記銅箔３２０は、キャリアフィルム３１０上に接合された銅(ｆｏｉｌ)であり得るが、これに限定されない。また、図面上には、前記銅箔３２０がキャリアフィルム３１０の一面のみに配置されるものとして示したが、これに限定されない。例えば、前記銅箔３２０は、キャリアフィルム３１０の他面にも配置され得る。そして、以下で説明される図１１～図２０の工程は、前記キャリアフィルム３１０の一面だけでなく他面に対しても同様に行われ得る。
図１１を参照すると、実施例においては、前記銅箔３２０の第１面上に第１絶縁層２１１を積層する工程を行うことができる。そして、実施例においては、前記第１絶縁層２１１が積層されると、前記第１絶縁層２１１に複数の第１貫通孔ＶＨ１を形成する工程を行うことができる。前記複数の第１貫通孔ＶＨ１のそれぞれは、第１方向（例えば、長手方向）に長く延びる棒（ｂａｒ）形状を有することができる。
図１２を参照すると、実施例においては、前記第１絶縁層２１１の第１面と、前記第１貫通孔ＶＨ１の内壁に第１シード層２５０を形成する工程を行うことができる。前記第１シード層２５０は、化学銅めっきによって形成され得るが、これに限定されない。
前記第１シード層２５０は、前記第１貫通孔ＶＨ１の内壁に形成された第１部分２３１－１と、前記第１絶縁層２１１の第１面に形成された第２部分２２２－１とを含むことができる。
次に、実施例においては、前記第１シード層２５０の上に第１マスクＭ１を形成する工程を行うことができる。前記第１マスクＭ１は、前記第１貫通孔ＶＨ１と厚さ方向に重なる領域を露出する開口部（図示せず）を含むことができる。
図１３を参照すると、実施例においては、前記第１マスクＭ１の開口部を介して露出した領域にめっきを行って第１金属層２６０を形成する工程を行って、第２電極部２２２及び第１貫通電極２３１を形成する工程を行うことができる。
前記第１金属層２６０は、前記第１貫通孔ＶＨ１内に形成される第１部分２３１－２と、前記第１シード層２５０の前記第２部分２２２－１上に形成される第２部分２２２－２とを含むことができる。
これにより、前記第１貫通電極２３１は、前記第１シード層２５０の第１部分２３１－１と、前記第１金属層２６０の第１部分２３１－２とを含む。また、前記第２電極部２２２は、前記第１シード層２５０の第２部分２２２－１と、前記第１金属層２６０の第２部分２２２－２とを含む。このとき、前記第１金属層２６０の前記第２部分２２２－２は、凹部を含むことができる。例えば、前記第１金属層２６０の前記第２部分２２２－２の上面は、曲面を含むことができる。前記第１金属層２６０の前記第２部分２２２－２の上面は、前記第２電極部２２２の上面に対応する。これにより、前記第２電極部２２２の上面は、凹部または曲面を含むことができる。
次に、図１４を参照すると、前記第１マスクＭ１を除去する工程を行うことができる。
そして、前記第１マスクＭ１が除去されると、前記第１シード層２５０を除去する工程を行うことができる。具体的には、実施例においては、前記第１シード層２５０から、前記第１金属層２６０と厚さ方向に重ならない部分を除去することができる。
そして、前記第１シード層２５０が除去されると、実施例においては、前記第１絶縁層２１１の第１面上に第２絶縁層２１２を積層する工程を行うことができる。
次に、図１５を参照すると、実施例においては、前記第２絶縁層２１２に複数の第２貫通孔ＶＨ２を形成する工程を行うことができる。このとき、前記第２貫通孔ＶＨ２は、前記第１貫通電極２３１または前記第２電極部２２２の上面を露出することがある。その後、実施例においては、前記第２貫通孔ＶＨ２が形成されると、前記第２貫通孔ＶＨ２の内壁及び前記第２絶縁層２１２の第１面に第２シード層２７０を形成する工程を行うことができる。
前記第２シード層２７０は、第２貫通電極２３２及び第３電極部２２３を構成する前記第２金属層２８０及び前記第３金属層２９０を電解めっきで形成するためのシード層であり得る。前記第２シード層２７０は、第２絶縁層２１２の第１面及び前記第２絶縁層２１２に形成された第２貫通孔ＶＨ２の内壁に形成され得る。
前記第２シード層２７０は、前記第２貫通孔ＶＨ２の内壁に形成される第１部分２３２－１と、前記第２絶縁層２１２の第１面に形成される第２部分２２３－１とを含むことができる。
次に、図１６を参照すると、実施例においては、前記第２シード層２７０上に第２マスクＭ２を形成する工程を行うことができる。
前記第２マスクＭ２は、前記第２貫通孔ＶＨ２と厚さ方向に重なる領域に形成された開口部（図示せず）を含むことができる。
次に、図１７を参照すると、実施例は、前記第２シード層２７０を用いて一次電解めっきを行って第２金属層２８０を形成する工程を行うことができる。
前記第２金属層２８０は、前記第２シード層２７０の前記第１部分２３２－１上に形成される第１部分２３２－２と、前記第２シード層２７０の前記第２部分２２３－１上に形成される第２部分２２３－２とを含むことができる。
前記第２金属層２８０の前記第１部分２３２－２は、前記第２貫通電極２３２を構成することができる。また、前記第２金属層２８０の前記第２部分２２３－２は、前記第３電極部２２３を構成することができる。例えば、前記第２金属層２８０の前記第１部分２３２－２は、前記第２貫通孔の内部の一部を充填することができる。また、前記第２金属層２８０の前記第２部分２２３－２は、前記第２シード層２７０の前記第２部分２２３－１の上に一定の高さを有して形成され得る。このとき、前記第２金属層２８０の前記第１部分２３２－２は、凸状の部分を含むことができる。例えば、前記第２金属層２８０の前記第１部分２３２－２の下面は、下側方向に凸状の曲面を有することができる。例えば、前記第２金属層２８０の前記第１部分２３２－２は、前記第１電極部２２１の上面の凹状の部分に対応する上面を含むことができる。前記第２金属層２８０の前記第１部分２３２－２の最下端（第２貫通電極２３２の最下端）は、前記第１電極部２２１の最上端よりも低く位置することができる。
次に、図１８を参照すると、実施例においては、前記第２金属層２８０上に第３金属層２９０を形成する工程を行うことができる。第３金属層２９０は、前記第２シード層２７０を電解めっきして前記第２金属層２８０の上に形成され得る。このとき、前記第３金属層２９０は、実施例の第３電極部２２３よりも大きい厚さを有し、これにより、図１９に示すように、グラインダＧを用いて研削を行って前記第３金属層２９０の上面を平坦化する工程を行うことができる。
これにより、前記第３金属層２９０は、前記第２金属層２８０の前記第１部分２３２－２上に形成される第１部分２３２－３と、前記第２金属層２８０の前記第２部分２２３－２上に形成される第２部分２２３－３とを含むことができる。
前記第３金属層２９０の前記第１部分２３２－３は、前記第２金属層２８０の前記第１部分２３２－２の前記凹状の部分を充填することができる。例えば、前記第３金属層２９０の前記第１部分２３２－３の下面は、凸状の部分を含むことができる。例えば、前記第３金属層２９０の前記第１部分２３２－３の下面は、下側方向に凸状の曲面を有することができる。このとき、前記第３金属層２９０の前記第１部分２３２－３の下面の最下端は、前記第２絶縁層２１２の第１面よりも低く位置することができる。
これにより、実施例においては、前記第２シード層２７０、第２金属層２８０及び第３金属層２９０を形成して、第２貫通電極２３２及び第３電極部２２３を形成する工程を行うことができる。例えば、前記第２貫通電極２３２は、第２シード層２７０の第１部分２３２－１、第２金属層２８０の第１部分２３２－２、及び第３金属層２９０の第１部分２３２－３を含むことができる。例えば、前記第３電極部２２３は、前記第２シード層２７０の第２部分２２３－１、前記第２金属層２８０の第２部分２２３－２、及び前記第３金属層２９０の第２部分２２３－３を含むことができる。
次に、図２０に示すように、実施例においては、第３電極部２２３上に第１表面処理層２４１を形成する工程を行うことができる。
前記第１表面処理層２４１は、前記第３電極部２２３の前記第３金属層２９０の第２部分２２３－３の上に形成され得る。このとき、前記第１表面処理層２４１は、前記第３電極部２２３の上面にのみ形成され得る。これとは異なり、前記第１表面処理層２４１は、前記第３電極部２２３の上面だけでなく側面にも形成され得る。
具体的には、実施例においては、前記第３電極部２２３上に第１－１表面処理層２４１－１、第１－２表面処理層２４１－２、及び第１－３表面処理層２４１－３を順次形成する工程を行うことができる。
次に、図２１を参照すると、実施例においては、前記キャリア基板３００を除去し、それにより前記第１絶縁層２１１の第２面に第１電極部２２１を形成する工程を行うことができる。前記第１電極部２２１は、前記キャリア基板３００を構成した銅箔３２０を用いて形成され得るが、これに限定されない。一方、実施例においては、図１１の第１絶縁層２１１を形成する前に、前記キャリア基板３００上に第１電極部２２１を形成する工程を先に行うこともできる。
次に、図２２を参照すると、実施例においては、前記第１電極部２２１の一側に形成された第１基板層に対応して、前記第１電極部２２１の他方に対しても第２基板層を形成する工程を行うことができる。
図２３は、実施例に係る半導体パッケージを示す図である。
図２３を参照すると、半導体パッケージは、図４または図７に示す回路基板を含むことができる。
一方、回路基板は、保護層を含むことができる。例えば、回路基板は、第２絶縁層２１２の第１面上に形成され、第１表面処理層２４１を露出する開口部（図示せず）を含む第１保護層３１０を含むことができる。例えば、回路基板は、第４絶縁層２１４の第２面上に形成され、第２表面処理層２４２を露出する開口部（図示せず）を含む第２保護層３１５を含むことができる。
具体的には、半導体パッケージは、前記回路基板の前記第１保護層３１０の開口部を介して露出した第１表面処理層２４１上に配置される第１接着部材３２０を含むことができる。また、半導体パッケージは、前記回路基板の前記第２表面処理層２４２上に配置される第２接着部材３５０を含むことができる。
前記第１接着部材３２０及び前記第２接着部材３５０は、互いに異なる形状を有することができる。例えば、前記第１接着部材３２０は、六面体形状であり得る。例えば、前記第１接着部材３２０の断面は、四角形状を含むことができる。例えば、前記第１接着部材３２０の断面は、長方形または正方形の形状を含むことができる。前記第２接着部材３２０は、球形状を含むことができる。例えば、前記第２接着部材３５０の断面は、円形状または半円形状を含むことができる。例えば、前記第２接着部材３５０の断面は、部分的または全体的にラウンドした形状を含むことができる。一例として、前記第２接着部材３５０の断面形状は、一側面で平面であり、 前記一側面とは反対となる他側面で曲面であることを含むことができる。一方、前記第２接着部材３５０は、ソルダーボールであり得るが、これに限定されない
前記第１接着部材３２０上には、チップ３３０が実装され得る。例えば、前記チップ３３０は、駆動ＩＣチップ（Ｄｒｉｖｅ ＩＣ ｃｈｉｐ）を含むことができる。例えば、前記チップ３３０は、駆動ＩＣチップ（Ｄｒｉｖｅ ＩＣ ｃｈｉｐ）以外のソケットまたは素子を含む多様なチップを意味することができる。例えば、前記チップ３３０は、ダイオードチップ、電源ＩＣチップ、タッチセンサＩＣチップ、ＭＬＣＣチップ、ＢＧＡチップ、チップコンデンサのうち少なくとも一つを含むことができる。例えば、前記チップ３３０は、電力管理集積回路ＰＭＩＣ（Ｐｏｗｅｒ Ｍａｎａｇｅｍｅｎｔ ＩＣ）であり得る。例えば、前記チップ３３０は、揮発性メモリ（例えば、ＤＲＡＭ）、不揮発性メモリ（例えば、ＲＯＭ）、フラッシュメモリなどのメモリチップであり得る。例えば、前記チップ３３０は、セントラルプロセッサ（例えば、ＣＰＵ）、グラフィックプロセッサ（例えば、ＧＰＵ）、デジタル信号プロセッサ、暗号化プロセッサ、マイクロプロセッサ、マイクロコントローラなどのアプリケーションプロセッサ（ＡＰ）チップや、アナログ－デジタルコンバータ、ＡＳＩＣ（ａｐｐｌｉｃａｔｉｏｎ－ｓｐｅｃｉｆｉｃ ＩＣ）などのロジックチップであり得る。ここで、図面上には半導体パッケージに１個のチップのみが実装されるものとして示したが、これに限定されない。半導体パッケージは、複数のチップを含むことができ、前記複数のチップは、セントラルプロセッサ（ＣＰＵ）に対応する第１ＡＰチップと、グラフィックプロセッサ（ＧＰＵ）に対応する第２ＡＰチップとを含むことができる。
前記回路基板上には、モールディング層３４０が形成され得る。前記モールディング層３４０は、前記実装されたチップ３３０を覆って配置され得る。例えば、前記モールディング層３４０は、前記実装されたチップ３３０を保護するために形成されるＥＭＣ（Ｅｐｏｘｙ Ｍｏｌｄ Ｃｏｍｐｏｕｎｄ）であり得るが、これに限定されない。
実施例においては、絶縁層を貫通する貫通電極を含む。このとき、実施例は、絶縁層を貫通する貫通孔を充填するめっき工程を複数回行う。これを通じて、実施例は、大面積の貫通孔を充填する貫通電極を形成する。
このとき、実施例においては、 前記複数回のめっき工程のめっき条件である電流密度を調節する。これを通じて、実施例は、貫通電極及び第１電極部のそれぞれの一部を構成する１次めっき工程の第１金属層と、２次めっき工程の第２金属層とを形成する。この場合、実施例における第１金属層は、相対的に低い電流密度によって形成され、前記第２金属層は、相対的に高い電流密度によって形成され得る。これにより、実施例においては、大面積の貫通電極を含む回路基板において、前記貫通電極または第１電極部にディンプル領域が含まれることを防止することができる。これにより、実施例においては、製品の信頼性を向上させることができる。
また、実施例においては、 上記のような電流密度の制御により、第１パッドの上面を前記第２金属層のみで形成できるようにする。これにより、実施例においては、前記第１電極部の上面が第１及び第２金属層の両方を含むことによる汚れ問題を解決することができ、これにより顧客満足度を向上させることができる。また、実施例においては、前記第１電極部の上面に第１金属層のみを含むことによるめっき時間の増加を解決することができ、これによる製品の歩留まりを向上させることができる。
また、実施例においては、第１電極部の一側に配置された第１貫通電極及び第２電極部を含む。また、実施例は、前記第２電極部の一側に配置される第２貫通電極及び第３電極部を含む。このとき、内側に配置される前記第１貫通電極または前記第２電極部は、ディンプル領域を含む。そして、外側に配置されル前記第２貫通電極は、前記第１貫通電極または前記第２電極部のディンプル領域を充填して形成される。これにより、実施例においては、第３電極部が前記第１電極部及び前記第２電極部に比べて厚い厚さを有し、前記第２電極部が前記第１電極部及び第３電極部に比べて薄い厚さを有することができる。これにより、実施例においては、大面積の貫通電極を形成する工程を簡略化することができ、これによる製品の歩留まりを向上させることができる。
上術の実施例で説明された特徴、構造、効果などは、本発明の少なくとも一つの実施例に含まれ、必ず一つの実施例にのみ限定されるものではない。さらに、各実施例に例示された特徴、構造、効果などは、実施例が属する分野で通常の知識を有する者によって、他の実施例に対しても組合せまたは変形して実施可能である。したがって、このような組合せと変形に関連した内容は、実施例の範囲に含まれると解釈されるべきである。
また、以上では実施例を中心に説明したが、これは単なる例示に過ぎず、本発明を限定するものではなく、本発明が属する分野で通常の知識を有した者であれば、本実施例の本質的な特性を逸脱しない範囲内で、以上で例示されていない様々な変形と応用が可能であることが理解できるであろう。例えば、実施例に具体的に示された各構成要素は、変形して実施することができるものである。そして、このような変形と応用に関連した差異点は、添付された請求範囲で設定する本発明の範囲に含まれると解釈されるべきである。

Claims (9)

  1. 第１電極部と、
    前記第１電極部上に配置された第１絶縁層と、
    前記第１絶縁層上に配置された第２電極部と、
    前記第１絶縁層を貫通し、前記第１及び第２電極部を連結する第１貫通電極と、
    前記第２電極部上に配置される第２絶縁層と、
    前記第２絶縁層上に配置される第３電極部と、
    前記第２絶縁層を貫通し、前記第２及び第３電極部を連結する第２貫通電極と、を含み、
    前記第１貫通電極は、前記第１絶縁層内で互いに離隔して配置された複数の貫通電極パートを含み、
    前記第２電極部は、
    前記第１貫通電極の前記複数の貫通電極パートと垂直方向に重なる複数の第１部及び前記第１貫通電極の前記複数の貫通電極パートと垂直方向に重ならない第２部とを含み、
    前記第２電極部の前記第２部は、前記第１貫通電極の前記複数の貫通電極パートの間の離隔領域と垂直方向に重なって前記複数の貫通電極パートの間を連結し、
    前記第２電極部の前記複数の第１部のそれぞれの上面は、前記第２貫通電極に向かって凹状の凹面を備え、
    前記第２電極部の前記第２部の上面は、前記第２絶縁層に向かって凸状を有し、前記複数の第１部の凹面の間を連結する凸面を備え、
    前記凹面の最下端は、前記第１絶縁層の上面より低く位置し、
    前記凸面の最上端は、前記第１絶縁層の上面より高く位置し、
    前記第１貫通電極の前記複数の貫通電極パートのそれぞれの第１水平方向への幅は、前記第１貫通電極の前記複数の貫通電極パートのそれぞれの前記第１水平方向に垂直な第２水平方向への幅の４倍以上であり、
    前記第１貫通電極の前記複数の貫通電極パートは、前記第１絶縁層内で前記第２水平方向に互いに離隔する、回路基板。
  2. 前記第３電極部は、
    前記第２貫通電極と垂直方向に重なり、前記第２貫通電極に向かって凸状の凸面を備える、請求項１に記載の回路基板。
  3. 前記第２貫通電極の下面は、前記第２電極部の前記第１部の上面と接触する凸面を備える、請求項２に記載の回路基板。
  4. 前記第１電極部の厚さは、前記第２電極部の厚さよりも大きく、
    前記第３電極部の厚さは、前記第１電極部及び前記第２電極部のそれぞれの厚さよりも大きい、請求項１に記載の回路基板。
  5. 前記第２電極部の前記凹面の最下端と前記第１絶縁層の下面との間の第１高さは、前記第１絶縁層の上面と前記第１絶縁層の下面との間の第２高さよりも小さい、請求項１に記載の回路基板。
  6. 前記第２貫通電極は、前記第２絶縁層内に前記第１水平方向または前記第２水平方向に互いに離隔した複数の貫通電極パートを含む、請求項１に記載の回路基板。
  7. 前記第１貫通電極の前記複数の貫通電極パートと前記第２貫通電極の前記複数の貫通電極パートは、前記第２電極部を介して互いに連結される、請求項６に記載の回路基板。
  8. 前記第２電極部の前記第２部の凸面の最上端は、
    前記第２貫通電極の前記凸面の最下端よりも高く位置する、請求項２に記載の回路基板。
  9. 前記第２貫通電極の前記凸面の最下端は、前記第１絶縁層の上面よりも低く位置する、請求項３に記載の回路基板。
JP2023546563A 2021-02-01 2022-01-28 半導体パッケージ Active JP7846699B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020210013921A KR20220110919A (ko) 2021-02-01 2021-02-01 회로기판 및 이를 포함하는 패키지 기판
KR10-2021-0013921 2021-02-01
PCT/KR2022/001651 WO2022164279A1 (ko) 2021-02-01 2022-01-28 반도체 패키지

Publications (2)

Publication Number Publication Date
JP2024506862A JP2024506862A (ja) 2024-02-15
JP7846699B2 true JP7846699B2 (ja) 2026-04-15

Family

ID=82654815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023546563A Active JP7846699B2 (ja) 2021-02-01 2022-01-28 半導体パッケージ

Country Status (6)

Country Link
US (1) US20240304554A1 (ja)
EP (1) EP4287792A4 (ja)
JP (1) JP7846699B2 (ja)
KR (1) KR20220110919A (ja)
CN (1) CN117099488A (ja)
WO (1) WO2022164279A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2024076113A (ja) * 2022-11-24 2024-06-05 新光電気工業株式会社 配線基板及び配線基板の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006101134A1 (ja) 2005-03-24 2006-09-28 Ibiden Co., Ltd. 多層プリント配線板
JP2015038909A (ja) 2012-07-13 2015-02-26 イビデン株式会社 配線板及びその製造方法
US20190357364A1 (en) 2018-05-17 2019-11-21 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component Carrier With Only Partially Filled Thermal Through-Hole

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2086299A1 (en) * 1999-06-02 2009-08-05 Ibiden Co., Ltd. Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board
JPWO2011062037A1 (ja) * 2009-11-20 2013-04-04 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
US8933556B2 (en) * 2010-01-22 2015-01-13 Ibiden Co., Ltd. Wiring board
US9275934B2 (en) * 2010-03-03 2016-03-01 Georgia Tech Research Corporation Through-package-via (TPV) structures on inorganic interposer and methods for fabricating same
JP2012049423A (ja) * 2010-08-30 2012-03-08 Sumitomo Bakelite Co Ltd 回路基板、半導体装置、回路基板の製造方法および半導体装置の製造方法
KR101875943B1 (ko) * 2011-10-24 2018-07-06 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법
JP2015038910A (ja) * 2012-07-13 2015-02-26 イビデン株式会社 配線板及びその製造方法
KR101412225B1 (ko) * 2012-08-10 2014-06-25 이비덴 가부시키가이샤 배선판 및 그 제조 방법
JP6114527B2 (ja) * 2012-10-05 2017-04-12 新光電気工業株式会社 配線基板及びその製造方法
KR102109046B1 (ko) * 2012-12-17 2020-05-12 엘지이노텍 주식회사 인쇄회로 기판 및 그 제조 방법
KR20150046609A (ko) * 2013-10-22 2015-04-30 삼성전기주식회사 인쇄회로기판용 절연기판 및 인쇄회로기판
KR102421980B1 (ko) * 2017-07-26 2022-07-18 삼성전기주식회사 인쇄회로기판
KR20200056833A (ko) * 2018-11-15 2020-05-25 삼성전기주식회사 인쇄회로기판
KR102854173B1 (ko) * 2020-07-24 2025-09-03 삼성전기주식회사 인쇄회로기판

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006101134A1 (ja) 2005-03-24 2006-09-28 Ibiden Co., Ltd. 多層プリント配線板
JP2015038909A (ja) 2012-07-13 2015-02-26 イビデン株式会社 配線板及びその製造方法
US20190357364A1 (en) 2018-05-17 2019-11-21 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component Carrier With Only Partially Filled Thermal Through-Hole

Also Published As

Publication number Publication date
JP2024506862A (ja) 2024-02-15
KR20220110919A (ko) 2022-08-09
CN117099488A (zh) 2023-11-21
US20240304554A1 (en) 2024-09-12
EP4287792A1 (en) 2023-12-06
EP4287792A4 (en) 2025-04-02
WO2022164279A1 (ko) 2022-08-04

Similar Documents

Publication Publication Date Title
US20240136267A1 (en) Semiconductor package
JP7766051B2 (ja) パッケージ基板
JP7783179B2 (ja) 回路基板
JP7828902B2 (ja) 回路基板
US20240120265A1 (en) Circuit board and package substrate comprising same
KR20220149230A (ko) 회로 기판 및 이를 포함하는 패키지 기판
JP7846699B2 (ja) 半導体パッケージ
JP2023530107A (ja) 回路基板
US11735510B2 (en) Printed circuit board and electronic component package
KR102901937B1 (ko) 회로기판 및 이를 포함하는 패키지 기판
JP7837879B2 (ja) 回路基板
US11688674B2 (en) Printed circuit board and electronic component package
EP4380325A1 (en) Circuit board and semiconductor package comprising same
US20250089172A1 (en) Circuit board
US20240107668A1 (en) Semiconductor package
KR20210146030A (ko) 패키지기판 및 이의 제조 방법
KR20220080306A (ko) 회로기판의 제조 방법 및 이에 의해 제조된 회로기판
KR20210138992A (ko) 인쇄회로기판 및 이의 제조 방법
KR20230163604A (ko) 회로 기판 및 이를 포함하는 반도체 패키지
KR20230089369A (ko) 회로 기판 및 이를 포함하는 반도체 패키지
CN121889006A (zh) 半导体封装及其形成方法
CN118044343A (zh) 电路板和包括该电路板半导体封装

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230802

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20241217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20251125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20251128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20260224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20260324

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20260403

R150 Certificate of patent or registration of utility model

Ref document number: 7846699

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150