JP7843816B2 - スイッチング増幅器における出力ドライバの動的制御 - Google Patents

スイッチング増幅器における出力ドライバの動的制御

Info

Publication number
JP7843816B2
JP7843816B2 JP2024166750A JP2024166750A JP7843816B2 JP 7843816 B2 JP7843816 B2 JP 7843816B2 JP 2024166750 A JP2024166750 A JP 2024166750A JP 2024166750 A JP2024166750 A JP 2024166750A JP 7843816 B2 JP7843816 B2 JP 7843816B2
Authority
JP
Japan
Prior art keywords
transistor
output
node
switching
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2024166750A
Other languages
English (en)
Other versions
JP2025026832A (ja
Inventor
アール． カダム，ダーマ
アローラ，ロヒット
Original Assignee
ダイオーズ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ダイオーズ インコーポレイテッド filed Critical ダイオーズ インコーポレイテッド
Publication of JP2025026832A publication Critical patent/JP2025026832A/ja
Application granted granted Critical
Publication of JP7843816B2 publication Critical patent/JP7843816B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
    • H03F3/183—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2171—Class D power amplifiers; Switching amplifiers with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2173—Class D power amplifiers; Switching amplifiers of the bridge type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/03—Indexing scheme relating to amplifiers the amplifier being designed for audio applications
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/372—Noise reduction and elimination in amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45248—Indexing scheme relating to differential amplifiers the dif amp being designed for improving the slew rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Multimedia (AREA)
  • Electronic Switches (AREA)
  • Amplifiers (AREA)
  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)
  • Logic Circuits (AREA)

Description

[0001]本発明は、オーディオシステムにおける電子回路の分野に関する。より詳細には、本発明は、デバイス性能を改善するための動的制御技術に関する。本発明の実施形態は、効率的なスイッチド電力変換回路などの他の回路にも適用することができる。
[0002]スイッチング増幅器としても知られているスイッチング増幅器は、トランジスタがバイナリスイッチとして動作する電子増幅器である。それらは完全にオン又は完全にオフのいずれかである。スイッチング増幅器は、理想的には、それらの出力トランジスタが事実上常にゼロ電流又はゼロ電圧のいずれかを運ぶ、レール・ツー・レール出力スイッチングを採用する。したがって、それらの電力損失は最小限であり、それらは広範囲の電力レベルにわたって高い効率性を実現する。それらの有利な高い効率性は、携帯電話からフラットスクリーンテレビ及びホームシアター受信機まで、様々なオーディオアプリケーションにおけるそれらの使用を推進してきた。スイッチングオーディオ電力増幅器は、ＡＢ級オーディオ電力増幅器よりも効率的である。より高い効率性のために、スイッチング増幅器は、より小さい電源を必要とし、ヒートシンクを排除し、システム全体のコスト、サイズ、及び重量を大幅に低減する。
[0003]スイッチングオーディオ電力増幅器は、オーディオ入力信号に従ってオーディオ信号を高周波パルスに変換し出力をスイッチングする。一部のスイッチング増幅器は、パルス幅モジュレータ（ＰＷＭ）を使用して、オーディオ信号の振幅によって幅が変化する一連の調整パルスを生成する。可変幅パルスは、固定周波数で電力出力トランジスタをスイッチングする。他のスイッチング増幅器は、他のタイプのパルスモジュレータに依存する場合がある。以下の論述は、主にパルス幅モジュレータを参照するが、当業者は、スイッチング増幅器が他のタイプのモジュレータで構成され得ることを認識するであろう。
[0004]図１は、従来のスイッチング増幅器を示す簡略化された回路図である。図１に示すように、スイッチング増幅器１００は差動増幅器である。差動入力オーディオ信号ＩＮＰ、ＩＮＭは比較器１０１、１０２に入力され、入力信号ＩＮＰ、ＩＮＭが発振器１０３から生成された三角波ＶＲＥＦと比較されて、ＰＷＭ信号１０６、１０７が生成される。ＰＷＭ信号１０６及び１０７は、それぞれトランジスタＭ１、Ｍ２、Ｍ３、及びＭ４のゲートに結合されている。スイッチング増幅器の差動出力信号は、それぞれＯＵＴＰ及びＯＵＴＮとラベル付けされた端子に提供される。図１に示すように、出力端子ＯＵＴＰ及びＯＵＴＮは、インダクタＬ１及び抵抗器Ｒ１で表されたスピーカ負荷１１０に接続されている。
[0005]図２は、図１のスイッチング増幅器における信号の変調を示す波形図である。図２に示すように、差動入力信号、例えばオーディオ信号ＩＮＭ及びＩＮＰは、図１に関連して上述したように２つの比較器によって三角形基準波形と比較される。比較器の出力信号は、パルス幅が入力信号に比例する固定周波数のパルス信号である。２つのＰＷＭ信号がＯＵＴＰ及びＯＵＴＮとして図２に示されている。
[0006]デバイスの絶縁破壊及び電磁干渉（ＥＭＩ）は、スイッチングオーディオ増幅器及びＤＣ－ＤＣスイッチング調整器における重要な問題である。低耐圧デバイスによって大出力トランジスタを駆動するパルス幅変調を採用する任意のシステムは、これらの問題の影響を受けやすい。
[0007]これらの問題の原因は、ターンオフ中に全ての信号遷移エッジを制御することができず、大きなオーバーシュート及びアンダーシュートをもたらすことであった。既存の技術は、ＥＭＩ及びデバイスの損傷の問題を防止するために、デッドタイムを増加させること、又は極めてより遅いスルーレートを適用することに依存することが多い。しかし、そのような設計は、回路速度を遅くし、全高調波歪み（ＴＨＤ）特性が劣るという欠点がある。ＥＭＩ及びデバイスの絶縁破壊並びにＴＨＤ特性に対してスルーレートを制御することに関してはトレードオフがあり、両者は逆相関するため、両方の仕様パラメータを満たすためのスルー制御の最適な設計は困難なタスクになる。
[0008]したがって、上述の問題に対する改善された解決策が必要とされている。
定義
[0009]本開示で使用される用語は、一般に、本発明の文脈内で当技術分野におけるそれらの通常の意味を有する。本発明の説明に関して実施者に追加のガイダンスを提供するために、特定の用語を以下に論述する。同じことが２つ以上の言い方で言われ得ることが理解されよう。それゆえに、代替の言い回し及び同義語が使用される場合がある。
[0010]本明細書で使用される場合、スイッチング増幅器は、増幅デバイス（トランジスタ、通例ではＭＯＳＦＥＴ）が他の増幅器のような線形利得デバイスとしてではなく、電子スイッチとして動作する電子増幅器を指す。それらは、供給レール間を前後に迅速にスイッチングすることによって動作し、パルス幅、パルス密度、又は入力をパルス列に符号化するための関連技術を使用するモジュレータによって供給される。一般的なタイプのスイッチング増幅器には、Ｄ級増幅器及びスイッチドモード電力制御増幅器が含まれる。
[0011]Ｄ級増幅器は、オーディオ増幅器アプリケーションでよく使用されるスイッチング増幅器のタイプである。
[0012]本明細書で使用される場合、スイッチング制御信号又はスイッチング信号は、スイッチング増幅器で使用されるように、増幅デバイスを制御するために供給レール間で前後にスイッチングする信号を指す。
[0013]本明細書で使用される場合、差動増幅器又はシングルエンド増幅器は、その２つの入力間の差を増幅する差動増幅器を指し、一方シングルエンド増幅器は、その単一の入力と接地との間の差を増幅する。
[0014]本明細書で使用される場合、スルーレートは、単位時間当たりの電圧若しくは電流、又は別の電気量の変化を指す。
[0015]本明細書で使用される場合、全高調波歪み（ＴＨＤ）は、電圧又は電流の歪みのうちのどれだけが信号内の高調波に起因するかの測定値を指す。
[0016]本明細書で使用される場合、Ｈブリッジ回路とは、負荷に印加される電圧の極性をスイッチングする電子回路を指す。その共通の回路図は、文字「Ｈ」の枝として構成された４つのスイッチング素子と、クロスバーとして接続された負荷と、を含む。
[0017]本明細書で使用される場合、デッドタイムは、ハーフブリッジ型スイッチング回路内のハイサイドトランジスタ及びローサイドトランジスタの両方がオフになる時間を指す。
[0018]電力変換器は、ＡＣとＤＣとの間の変換、又は電圧、電流、若しくは周波数の変更、又はこれらの変換のいくつかの組合せなど、電気エネルギーを変換するための電気又は電気機械デバイスである。電力変換器は、電圧調整を含むことが多い。
[0019]スイッチング調整器、すなわちスイッチモード電源（ＳＭＰＳ）は、出力の平均値を維持するためにオン及びオフをスイッチングする能動デバイスを使用する。対照的に、線形調整器は、可変抵抗器のように動作させられ、一定の出力電圧を維持するように分圧器回路網を連続的に調節し、電力を継続的に散逸させる。
[0020]電圧基準は、デバイスへの負荷、電源変動、温度変化、及び時間経過に関係なく、理想的には固定（一定）の電圧を生成する電子デバイスである。
[0021]基準電圧は、比較動作の対象となる電圧値である。
[0022]「同じ」という語句が２つの量を説明するために使用される場合、２つの量の値が測定又は製造上の制限内で同じと判定されることを意味する。
[0023]本発明者らは、スイッチング増幅器がデバイスの絶縁破壊及びＥＭＩ問題の影響を受けやすく、従来の解決策はスルーレートの低下及びＴＨＤ特性の低下をもたらすことが多いことを観察した。本発明の実施形態は、スルーレートを動的に調節することによってこれらの問題に対処し、ＴＨＤ特性を維持する。臨界信号遷移エッジは、入力スイッチング信号及び出力電流検出によって特定される。スルー制御回路は、オーバーシュート及びアンダーシュートを回避して絶縁破壊及びＥＭＩ問題を改善するために、臨界信号遷移エッジにおいてのみ動的にオンにされる。非臨界出力遷移エッジでは、スルーレート制御は、高スルーレートエッジを可能にするために適用されない。
[0024]いくつかの実施形態では、出力からのスルーレート情報は電流方向と結合され、その結果、駆動強さが動的に調節され、これは、良好なＴＨＤ特性の維持をもたらし、スルーレートを最適に制御して全ての遷移中（ターンオフ及びターンオンの両方の間）にオーバーシュート及びアンダーシュートを制御し、ＥＭＩを低減することとなる。
[0025]本発明のいくつかの実施形態によれば、スイッチング増幅器回路は、第１及び第２の基準電圧間の第１の出力ノードにおいて直列に接続された第１のプルアップトランジスタ及び第１のプルダウントランジスタを含む、第１の出力段を含む。第１のプルアップ及びプルダウントランジスタは、スイッチドモジュレータからの第１の差動スイッチング制御信号を受信する制御端子を有する。第１の出力ノードは、第１の差動出力信号を負荷デバイスの第１の端部に提供する。スイッチング増幅器回路はまた、第１及び第２の基準電圧間の第２の出力ノードにおいて直列に接続された第２のプルアップトランジスタ及び第２のプルダウントランジスタを含む、第２の出力段を含む。第２のプルアップ及びプルダウントランジスタは、スイッチドモジュレータからの第２の差動スイッチング制御信号を受信する制御端子を有する。第２の出力ノードは、第２の差動出力信号を負荷デバイスの第２の端部に提供する。スイッチング増幅器回路はまた、出力電流の方向を決定し、出力電流が第１の出力ノードから第２の出力ノードに流れるか、又は出力電流が第２の出力ノードから第１の出力ノードに流れるかを示す電流方向信号を提供するための、スイッチドモジュレータの第１の出力及びスイッチドモジュレータの第２の出力に結合された電流方向検出回路を含む。スイッチング増幅器回路はまた、電流方向信号に応答する、それぞれ第１のプルアップトランジスタ、第１のプルダウントランジスタ、第２のプルアップトランジスタ、及び第２のプルダウントランジスタに結合された第１、第２、第３、及び第４のスルー制御回路を含む。第１のスルー制御回路は、出力電流が第１の出力ノードから第２の出力ノードに流れるときの、第１のプルアップトランジスタのターンオフ中にのみ起動される。第２のスルー制御回路は、出力電流が第２の出力ノードから第１の出力ノードに流れるときの、第１のプルダウントランジスタのターンオフ中にのみ起動される。第３のスルー制御回路は、出力電流が第２の出力ノードから第１の出力ノードに流れるときの、第２のプルアップトランジスタのターンオフ中にのみ起動される。第４のスルー制御回路は、出力電流が第１の出力ノードから第２の出力ノードに流れるときの、第２のプルダウントランジスタのターンオフ中にのみ起動される。
[0026]上記のスイッチング増幅器回路のいくつかの実施形態では、所与のスルー制御回路が、出力トランジスタの制御端子に結合されており、スルー制御回路は、並列に接続された第１のスイッチトランジスタ及び第２のスイッチトランジスタと直列に結合された電流源を含む。第１のスイッチトランジスタは、スイッチング入力信号に結合された制御端子を有し、第２のスイッチトランジスタは、出力ノードにおける電流方向に応じて、スイッチング入力信号又はスルーレートを低減する動的に変調されたスイッチング信号のいずれかに結合された制御端子を有する。
[0027]いくつかの実施形態では、動的に変調されたスイッチング入力信号は、スイッチング入力信号と、出力ノードに結合されたハイパスフィルタによって決定された第１のパルス信号と、を含む。
[0028]いくつかの実施形態では、第２のスイッチトランジスタは、第１のスイッチトランジスタのオン抵抗の２５％、又はそれ以下であるオン抵抗によって特徴付けられている。
[0029]いくつかの実施形態では、第２のスイッチトランジスタは、第１のスイッチトランジスタのオン抵抗の５０％、又はそれ以下であるオン抵抗によって特徴付けられている。
[0030]いくつかの実施形態では、所与のスルー制御回路は、ＰＭＯＳスルー制御回路であり、第１及び第２のスイッチトランジスタは、ＰＭＯＳトランジスタであり、ＰＭＯＳスルー制御回路は、スイッチング入力信号を受信するための第１の入力ノード、電流検出信号を受信するための第２の入力ノード、及び出力ノードを有する、ＯＲ回路をさらに含む。ＰＭＯＳスルー制御回路はまた、抵抗器を介してＯＲ回路の出力ノードに結合されたドレインノードを有するｐチャネルＭＯＳトランジスタと、出力トランジスタの出力ノードとｐチャネルＭＯＳトランジスタのゲートノードとの間に結合されたハイパスフィルタと、を含む。ｐチャネルＭＯＳトランジスタのドレインは、動的に変調されたスイッチング入力信号を提供する。ＰＭＯＳスルー制御回路はまた、電流方向信号に応答して、入力スイッチング信号及び動的に変調されたスイッチング入力信号のうちの一方を選択するように構成されたマルチプレクサを含む。
[0031]いくつかの実施形態では、第１のプルアップトランジスタは、ＰＭＯＳトランジスタであり、第１のスルー制御回路は、ＰＭＯＳスルー制御回路である。
[0032]いくつかの実施形態では、第２のプルアップトランジスタは、ＰＭＯＳトランジスタであり、第２のスルー制御回路は、ＰＭＯＳスルー制御回路である。
[0033]いくつかの実施形態では、所与のスルー制御回路は、ＮＭＯＳスルー制御回路であり、第１及び第２のスイッチトランジスタは、ＮＭＯＳトランジスタであり、ＮＭＯＳスルー制御回路は、スイッチング入力信号を受信するための第１の入力ノード、電流検出信号を受信するための第２の入力ノード、及び出力ノードを有する、ＡＮＤ回路をさらに含む。ＮＭＯＳスルー制御回路は、抵抗器を介してＡＮＤ回路の出力ノードに結合されたドレインノードを有するｎチャネルＭＯＳトランジスタと、出力トランジスタの出力ノードとｎチャネルＭＯＳトランジスタのゲートノードとの間に結合されたハイパスフィルタと、をさらに含む。ｎチャネルＭＯＳトランジスタのドレインは、動的に変調されたスイッチング入力信号を提供する。ＮＭＯＳスルー制御回路はまた、電流方向信号に応答して、入力スイッチング信号及び動的に変調されたスイッチング入力信号のうちの一方を選択するように構成されたマルチプレクサを含む。
[0034]いくつかの実施形態では、第１のプルダウントランジスタは、ＮＭＯＳトランジスタであり、第３のスルー制御回路は、ＮＭＯＳスルー制御回路である。
[0035]いくつかの実施形態では、第２のプルダウントランジスタは、ＮＭＯＳトランジスタであり、第４のスルー制御回路は、ＮＭＯＳスルー制御回路である。
[0036]本発明のいくつかの実施形態によれば、スルーレート制御を伴う出力ドライバは、スイッチング入力信号に結合された制御端子、負荷デバイスに結合するために出力ノードに結合されたドレインノード、及び基準電圧に結合されたソースノードを含む、出力トランジスタを含む。出力ドライバはまた、並列に接続された第１のスイッチトランジスタ及び第２のスイッチトランジスタとの接続ノードにおいて直列に結合された電流源を含むスルー制御回路を有する。接続ノードは、出力トランジスタの制御端子に結合されている。第１のスイッチトランジスタは、スイッチング入力信号に結合されている制御端子を有する。第２のスイッチトランジスタは、出力ノードにおける電流方向に応じて、スイッチング入力信号又は動的に変調されたスイッチング入力信号のいずれかに結合される制御端子を有する。
[0037]本発明のいくつかの実施形態によれば、出力ドライバを動作させるための方法は、出力トランジスタを、出力トランジスタの制御端子においてスイッチング入力信号によって制御することと、スルー制御回路を使用して出力トランジスタのターンオフ電流を調節することと、を含む。スルー制御回路は、並列に接続された第１のスイッチトランジスタ及び第２のスイッチトランジスタとの接続ノードにおいて直列に結合された電流源を含む。接続ノードは、出力トランジスタの制御端子に結合されている。ターンオフ電流を調節することは、スイッチング入力信号を使用して第１のスイッチトランジスタをオンにすること、及び出力トランジスタの出力ノードにおける電流方向に応じて、スイッチング入力信号又は動的に変調されたスイッチング入力信号のいずれかを使用して第２のスイッチトランジスタをオンにすることを含む。
[0038]いくつかの実施形態では、上記の方法はまた、出力ノードに結合されたハイパスフィルタによって決定されたパルス信号を使用してスイッチング入力信号を修正することによって、動的に変調されたスイッチング入力を形成することを含む。
[0039]いくつかの実施形態では、方法はまた、第１のスイッチトランジスタのオン抵抗の２５％、又はそれ以下であるオン抵抗を使用して第２のスイッチトランジスタを構成することを含む。
[0040]いくつかの実施形態では、方法はまた、遅延セルを使用し、感知された出力信号に従って遅延を加えることによって、動的に変調されたスイッチング入力を生成することを含む。
従来のスイッチング増幅器を示す簡略化された回路図である。 図１のスイッチング増幅器における信号の変調を示す波形図である。 本発明のいくつかの実施形態に従って、従来のスイッチング増幅器に関連する問題を示す簡略化された波形図である。 本発明のいくつかの実施形態による、動的スルーレート制御を伴うスイッチングドライバ回路を示す簡略化された回路図である。 本発明のいくつかの実施形態による、スルー制御回路を有するスイッチング増幅器回路を示す簡略化された回路図である。 本発明のいくつかの実施形態による、スルー制御回路を有するスイッチング増幅器回路を示す簡略化された回路図である。 本発明のいくつかの実施形態による、電流方向検出回路の簡略化された回路図である。 本発明のいくつかの実施形態による、動的スルーレート制御を伴わないスイッチング増幅器回路のシミュレートされた波形を示す波形図である。 本発明のいくつかの実施形態による、動的スルーレート制御を伴うスイッチング増幅器回路のシミュレートされた波形を示す波形図である。 本発明のいくつかの実施形態による、出力ドライバを動作させるための方法を示す簡略化されたフローチャートである。
[0051]図３は、本発明のいくつかの実施形態に従って、従来のスイッチング増幅器に関連するいくつかの問題を示す簡略化された波形図である。図１のスイッチング増幅器１００のノードＯＵＴＰ及びＯＵＴＮにおける出力信号の遷移は、入力信号、例えばオーディオ信号の正の導通周期及び負の導通周期の両方について図３に示されている。以下の説明では、図１の回路図を参照する。第１のハーフブリッジ１１１は、ハイサイドトランジスタＭ１及びローサイドトランジスタＭ２を有し、第２のハーフブリッジ１１２は、ハイサイドトランジスタＭ３及びローサイドトランジスタＭ４を有する。以下の説明では、トランジスタＭ１及びＭ２は、それぞれノードＯＵＴＰに関連付けられたハイサイドトランジスタ及びローサイドトランジスタとも呼ばれる。同様に、トランジスタＭ３及びＭ４は、それぞれノードＯＵＴＮに関連付けられたハイサイドトランジスタ及びローサイドトランジスタとも呼ばれる。
[0052]この実施形態では、入力オーディオ信号振幅が増加すると、負荷電流は、半周期にわたってＯＵＴＰからＯＵＴＮに流れることとなり、次いで残りの半周期にわたってＯＵＴＮからＯＵＴＰに方向を反転させることとなる。ＰＷＭ生成は、電流がＯＵＴＰからＯＵＴＮに流れており、ＯＵＴＰがローからハイになる（ＰＭＯＳのオン）とき、ＯＵＴＰのスルーイングが制御されるように行われる。しかし、ＯＵＴＮがローからハイになる（ＮＭＯＳのオフ）とき、制御はなく、したがって、図における上述のようにオーバーシュートをもたらすこととなる。これは、ＥＭＩの悪化及びデバイスの絶縁破壊の問題をもたらす。
[0053]図３において、正弦波形の入力信号の正の半周期中、出力電流は、出力ノードＯＵＴＰから出力ノードＯＵＴＮに流れる。最初は、第１のハーフブリッジのハイサイドＰＭＯＳトランジスタＭ１がオンであり、第２のハーフブリッジのローサイドＮＭＯＳトランジスタＭ４がオンである。関心領域は、Ａ１、Ａ２、．．．、Ａ１１としてマークされている。
[0054]領域Ａ１では、ハイサイドＰＭＯＳトランジスタがオフされ、第１のハーフブリッジのローサイドＮＭＯＳトランジスタＭ２のボディダイオードのみが電流を通す。
[0055]領域Ａ２では、ＯＵＴＰＭ２のローサイドＮＭＯＳトランジスタがオンされ、電流方向が維持される。
[0056]領域Ａ３では、ＯＵＴＰのローサイドＮＭＯＳトランジスタＭ２はオフし、ＯＵＴＰのハイサイドＰＭＯＳトランジスタＭ１のボディダイオードは電流を通し、オーバーシュートを引き起こす。しかしながら、この部分は電流源によって制御される。領域Ａ４では、ＯＵＴＰのハイサイドＰＭＯＳトランジスタＭ１がオンする。
[0057]領域Ａ５では、第２のハーフブリッジのローサイドＮＭＯＳトランジスタＭ４がオフされ、第２のハーフブリッジのハイサイドＰＭＯＳのＭ３のボディダイオードが導通する。この第２のハーフブリッジのローサイドＮＭＯＳＭ４のターンオフ動作は制御されず、オーバーシュートピークの大きさは、電源電圧を３Ｖ上回るほど高くなり得る。このオーバーシュートもピーク後のリンギングの原因となる。より高いピークはＥＭＩのより悪い問題を引き起こし得、リンギングはＴＨＤの悪化を引き起こす。
[0058]領域Ａ６では、ピーキング及びリンギングの後、第２のハーフブリッジのハイサイドＰＭＯＳトランジスタがオンされ、電圧レベルは電源電圧Ｖｄｄに落ち着く。
[0059]領域Ａ７では、第２のハーフブリッジのハイサイドＰＭＯＳトランジスタはオフであり、第２のハーフブリッジＰＭＯＳのボディダイオードを介した導通により小さなピークが生じる。
[0060]領域Ａ８では、ＯＵＴＰ側のハイサイドＰＭＯＳトランジスタＭ１はオンであり、ＯＵＴＮ側のローサイドＮＭＯＳトランジスタＭ４がオンされる。
[0061]領域Ａ９では、スイッチング信号が負に遷移する。ＯＵＴＰ側のハイサイドＰＭＯＳトランジスタＭ１はオフであり、ＯＵＴＰ側のローサイドＮＭＯＳトランジスタＭ２のボディダイオードは電流方向を維持するように導通する。この領域は制御下にない。アンダーシュートのピークは２Ｖと高くなり得、リンギングも引き起こす。領域Ａ５と同様に、高いピークアンダーシュート電圧はＥＭＩを引き起こし、リンギングはＴＨＤを悪化させる。
[0062]領域Ａ１０では、ＯＵＴＰのローサイドＮＭＯＳトランジスタＭ２がオンし、小さな負のピークの後、信号は領域Ａ２と同じ接地電圧に落ち着き、プロセスは全ての正の入力振幅について領域Ａ１からＡ８まで繰り返す。
[0063]入力の正の半周期中の上記の領域Ａ１～Ａ８において上述したように、領域５は、ＯＵＴＮ側のローサイドトランジスタＭ４がオフになっているときに出力ノードＯＵＴＮのオーバーシュートを引き起こし、ＯＵＴＮにおける電圧はインダクタ電流に起因して制御されない形でＶＤＤを上回って揺れる。同様に、領域１及び領域９の間、ＯＵＴＰ側のハイサイドトランジスタＭ１がオフであるとき、出力ノードＯＵＴＰにおける電圧は下降し、インダクタ電流に起因するアンダーシュートが制御されない形でＧＮＤを下回る原因となる。領域Ａ１及びＡ５では、Ａ９と同様に、大きな電圧の振れ及びリンギングがＥＭＩ及びＴＨＤの問題を引き起こす。
[0064]図３の負の導通周期を参照すると、入力信号は負になり、電流方向はノードＯＵＴＮからノードＯＵＴＰに向かって反転する。８つの領域Ｂ１～Ｂ８が図３にマークされており、以下に説明される。
[0065]領域Ｂ１では、ＯＵＴＰのローサイドＮＭＯＳトランジスタＭ２はオンであり、ＯＵＴＮのローサイドＮＭＯＳトランジスタＭ４はオフである。
[0066]領域Ｂ２では、ＯＵＴＰのローサイドＮＭＯＳトランジスタＭ２はオンであり、ＯＵＮＴのハイサイドＰＭＯＳトランジスタＭ３もまたオンである。
[0067]領域Ｂ３では、ＯＵＴＰのローサイドＮＭＯＳトランジスタＭ２はオフであり、ＯＵＴＮのハイサイドＰＭＯＳトランジスタＭ１のボディダイオードは電流を通し、大きな上方への揺れを引き起こし、その後リンギングが生じる。これは制御下にない信号エッジであり、ＥＭＩ及びＴＨＤの問題をもたらす。
[0068]領域Ｂ４では、ＯＵＴＮのハイサイドＰＭＯＳトランジスタＭ１がオンされ、ノードＯＵＴＮ上の電圧がＶＤＤに落ち着く。
[0069]領域Ｂ５では、ＯＵＴＰのハイサイドＰＭＯＳトランジスタＭ１がオフされる。
[0070]領域Ｂ６では、ＯＵＴＰのローサイドＮＭＯＳトランジスタＭ２がオンされ、ハイサイドＰＭＯＳトランジスタＭ３のＯＵＴＮもまたオンである。電流は依然としてノードＯＵＴＮからノードＯＵＴＰに流れる。
[0071]領域Ｂ７では、ＯＵＴＮのハイサイドＰＭＯＳトランジスタＭ３がオフされ、ＯＵＴＮのローサイドＮＭＯＳトランジスタＭ４のボディダイオードを介して導通している。これは制御下にない信号エッジであり、ＥＭＩ及びＴＨＤの問題をもたらす。
[0072]領域Ｂ８では、ＯＵＴＮのローサイドＮＭＯＳトランジスタＭ４がオンし、ノードＯＵＴＮ上の電圧が接地に落ち着く。
[0073]上述したように、領域Ｂ３では、ＯＵＴＰ側の大きなオーバーシュート及びリンギングがＥＭＩ及びＴＨＤの問題を引き起こし、領域Ｂ７では、ＯＵＴＮ側の大きなアンダーシュート及びリンギングがＥＭＩ及びＴＨＤの問題を引き起こす。
[0074]図３を参照して上述したように、本発明者らは、ＥＭＩ及びＴＨＤの問題を引き起こす特定の信号遷移エッジを特定したが、他の信号遷移エッジはこれらの問題を引き起こさない。したがって、本発明の実施形態では、回路速度を遅くするスルーレート制御は、全ての信号遷移エッジに適用されるわけではない。
[0075]いくつかの実施形態では、電流方向がノードＯＵＴＰからノードＯＵＴＮへのとき、ターンオフ中にスルーレート制御がノードＯＵＴＮに適用される。この条件下では、ローサイドＮＭＯＳトランジスタプルダウントランジスタがオフされ、電流がＮＭＯＳトランジスタのボディダイオードを通って流れる。同様に、入力信号の負の半周期中、電流方向はノードＯＵＴＮからノードＯＵＴＰである。スルーレート制御がノードＯＵＴＰターンオフに適用され、ＯＵＴＰのローサイドＮＭＯＳトランジスタＭ２がオフすると、電流がＯＵＴＰのハイサイドＰＭＯＳトランジスタＭ１のボディダイオードを通って流れる。言い換えると、負の半周期において、電流方向がノードＯＵＴＮからノードＯＵＴＰである場合、スルー制御はターンオフ中にノードＯＵＴＰに適用される。
[0076]上述した２つのシナリオは、図３の領域Ａ５及びＢ３に示すように、スルーレート制御を使用してオーバーシュート及びリンギングの問題を改善することを指す。同様に、ＥＭＩ及びＴＨＤの問題は、信号のアンダーシュート及びリンギング中にも発生する可能性がある。例えば、アンダーシュートを示すＡ９と同様に、領域Ａ１において、スルーレート制御が、ノードＯＵＴＰからノードＯＵＴＮへの電流方向で、ＯＵＴＰのハイサイドＰＭＯＳトランジスタＭ１に適用される。この領域では、ＯＵＴＰのハイサイドＰＭＯＳトランジスタＭ１がオフされ、電流はＰＭＯＳトランジスタから流出する。領域Ｂ７では、電流方向はノードＯＵＴＮからノードＯＵＴＰである。ここで、ＯＵＴＮのハイサイドＰＭＯＳトランジスタＭ３のターンオフ中に、スルーレート制御がノードＯＵＴＮに適用され、電流はＰＭＯＳトランジスタから流出する。
[0077]上述したように、本発明者らは、過剰なオーバーシュート又はアンダーシュート、及びデバイスを損傷するか又はデバイス性能を低下させる可能性がある信号リンギングにつながる可能性がある特定の信号遷移エッジを特定した。しかしながら、特定の他の信号遷移エッジは、そのような過剰なオーバーシュート又はアンダーシュートを生成しない。したがって、本発明の実施形態は、全ての信号遷移エッジではなく、臨界信号遷移エッジにおいてのみスルーレート制御を選択的又は動的に適用することを教示する。対照的に、いくつかの従来の例で説明したように、全ての遷移エッジでスルーレート制御を適用すると、回路速度が不必要に遅くなり、回路性能が低下することとなる。
[0078]図４は、本発明のいくつかの実施形態による、動的スルーレート制御を伴うスイッチング増幅器回路を示す簡略化された回路図である。図４に示すように、スイッチング増幅器回路４００は、第１のハーフブリッジとも呼ばれる第１のプッシュプル出力段４１１を含み、第１のプッシュプル出力段４１１は、いくつかの実施形態では電源端子及び接地端子によって提供され得る第１及び第２の基準電圧Ｖｄｄ及びＶｓｓ間の第１の出力ノードＯＵＴＰにおいて直列に接続された、第１のプルアップトランジスタＵＰ１及び第１のプルダウントランジスタＤＮ１を含む。第１のプルアップ及びプルダウントランジスタは、２つの比較器４４１及び４４２並びに発振器４４３を含む、スイッチドモジュレータ４４０から第１の差動スイッチング制御信号４３１を受信する制御端子４１１－１及び４１１－２を有する。第１の出力ノードＯＵＴＰは、第１の差動出力信号４１０－１を負荷デバイス４０１の第１の端部４０１－１に提供する。図４の例では、負荷デバイス４０１は、インダクタＬ１及び抵抗器Ｒ１で表されるオーディオスピーカである。この例では、スイッチドモジュレータ４４０は、図１及び図２に関連して上述したＰＷＭ信号生成器と同様である。
[0079]スイッチング増幅器回路４００はまた、第２のハーフブリッジとも呼ばれる第２のプッシュプル出力段４１２を含み、第２のプッシュプル出力段４１２は、第１及び第２の基準電圧Ｖｄｄ及びＶｓｓ間に直列に接続された導通路を有し、かつ導通路間の接続部に第２の出力ノードＯＵＴＮを画定する、第２のプルアップトランジスタＵＰ２及び第２のプルダウントランジスタＤＮ２を備え、第２のプルアップ及びプルダウントランジスタの各々は、スイッチドモジュレータ４４０から第２の差動スイッチング制御信号４３２を受信する制御端子を有し、第２の出力ノードＯＵＴＮは、第２の差動出力信号４１０－２を負荷デバイス４０１の第２の端部４０１－２に提供する。
[0080]スイッチング増幅器回路４００はまた、出力電流ＩＬの方向を決定し、電流方向信号ＩＬ－Ｄｉｒを提供して、出力電流が第１の出力ノードＯＵＴＰから第２の出力ノードＯＵＴＮに流れるか、又は出力電流が第２の出力ノードＯＵＴＮから第１の出力ノードＯＵＴＰに流れるかを示すための、ＯＵＴＰ用のＰＷＭＰ制御４３１及びＯＵＴＮ用のＰＷＭＮ制御４３２に結合された電流方向検出回路４３０を含む。いくつかの実施形態では、電流方向信号ＩＬ－Ｄｉｒは、出力電流が第１の出力ノードＯＵＴＰから第２の出力ノードＯＵＴＮに流れる場合に正であり、電流方向信号ＩＬ－Ｄｉｒは、出力電流が第２の出力ノードＯＵＴＮから第１の出力ノードＯＵＴＰに流れる場合に負である。
[0081]また、スイッチング増幅器回路４００は、電流方向信号ＩＬ－Ｄｉｒに応答する、それぞれ第１のプルアップトランジスタＵＰ１、第１のプルダウントランジスタＤＮ１、第２のプルアップトランジスタＵＰ２、及び第２のプルダウントランジスタＤＮ２の制御端子に結合された第１、第２、第３、及び第４のスルー制御回路４２１、４２２、４２３、及び４２４を有する。スルー制御回路は、後述する臨界条件で出力ノードにおけるスルーレートを低下させるように構成されている。第１のスルー制御回路４２１は、出力電流が第１の出力ノードＯＵＴＰから第２の出力ノードＯＵＴＮに流れるときの第１のプルアップトランジスタＵＰ１のターンオフ中にのみ起動される。第２のスルー制御回路４２２は、出力電流が第２の出力ノードＯＵＴＮから第１の出力ノードＯＵＴＰに流れるときの第１のプルダウントランジスタＤＮ１のターンオフ中にのみ起動される。第３のスルー制御回路４２３は、出力電流が第２の出力ノードＯＵＴＮから第１の出力ノードＯＵＴＰに流れるときの第２のプルアップトランジスタＵＰ２のターンオフ中にのみ起動される。第４のスルー制御回路４２４は、出力電流が第１の出力ノードＯＵＴＰから第２の出力ノードＯＵＴＮに流れるときの第２のプルダウントランジスタＤＮ２のターンオフ中にのみ起動される。
[0082]スルー制御回路の例は、図５及び図６に関連して以下に説明される。図５はＮＭＯＳスルー制御回路を示しており、図６はＰＭＯＳスルー制御回路を示している。図４のスイッチング増幅器回路４００では、第１のプルアップトランジスタＵＰ１はＰＭＯＳトランジスタであり、第１のスルー制御回路４２１はＰＭＯＳスルー制御回路である。第２のプルアップトランジスタＵＰ２はＰＭＯＳトランジスタであり、第３のスルー制御回路４２３はＰＭＯＳスルー制御回路である。第１のプルダウントランジスタＤＮ１はＮＭＯＳトランジスタであり、第２のスルー制御回路４２２はＮＭＯＳスルー制御回路である。第２のプルダウントランジスタＤＮ２はＮＭＯＳトランジスタであり、第４のスルー制御回路４２４はＮＭＯＳスルー制御回路である。
[0083]要約すると、出力トランジスタのターンオフを動的に制御するために、ハイパスフィルタは、出力電圧が上昇するレートを過渡スパイクに変換し、それがスイッチングされた入力信号からの信号と結合され、その結果、出力トランジスタのターンオフが動的に実行される。その結果、ＥＭＩ及びオーバーシュートの問題が大幅に改善される。加えて、フィルタレススイッチングＰＷＭアプリケーションでは、この設計はデバイスの絶縁破壊も低減する。さらに、プルダウン又はプルアップ電流は、一方は弱く、他方は強い２つの部分に分割され、これら２つの部分は電流方向に基づいてスルーレートを動的に制御する。
[0084]図５は、本発明のいくつかの実施形態による、スルー制御回路を有するスイッチング増幅器回路を示す簡略化された回路図である。図５は、図４のスイッチング増幅器回路４００の一例であり得るスイッチング増幅器回路５００の一部を示している。図５に示すように、スイッチング増幅器回路５００は、負荷デバイス５０１の両側に差動出力ノードＯＵＴＰ及びＯＵＴＮを含む。図４のスイッチング増幅器回路４００と同様に、スイッチング増幅器回路５００は、ハイサイドプルアップトランジスタＵＰ１及びプルダウントランジスタＤＮ１、並びにローサイドプルアップトランジスタＵＰ２及びプルダウントランジスタＤＮ２を有する、Ｈブリッジ構成を有する。図５に示すように、プルダウントランジスタＤＮ２はＮＭＯＳ出力トランジスタである。
[0085]図５に示すように、プルダウントランジスタＤＮ２は、図４のスイッチングされた制御信号４３２と同様にＰＷＭモジュレータから導出され得るスイッチングされた制御信号であるスイッチング入力信号ＬＧ－Ｎに結合された制御端子５０１を含む出力トランジスタである。トランジスタＤＮ２はまた、負荷デバイスに結合するために出力ノードＯＵＴＮに結合されたドレインノードと、この例では接地ノードによって提供された基準電圧Ｖｓｓに結合されたソースノードと、を有する。また、スイッチングドライバ回路５００は、図４の電流方向検出回路４３０と同様の電流方向検出回路５３０を含む。電流方向検出回路５３０は出力ノードＯＵＴＰに結合されており、ノードＯＵＴＮは、出力ノードＯＵＴＰとＯＵＴＮとの間の負荷デバイス５０１内の電流の方向を示す電流方向信号ＩＬ－Ｄｉｒを提供する。
[0086]スイッチングドライバ回路はまた、並列に接続された第１のスイッチトランジスタ５１２－１及び第２のスイッチトランジスタ５１２－２との接続ノードにおいて直列に結合された電流源５１１を含むスルー制御回路５１０を含み、接続ノード５１２－３はトランジスタＤＮ２の制御端子５０３に結合されている。第１のスイッチトランジスタ５１２－１は、スイッチング入力信号ＬＧ－Ｎに結合された制御端子を有する。第２のスイッチトランジスタ５１２－２は、出力ノードＯＵＴＮにおける電流方向に応じて、スイッチング入力信号ＬＧ－Ｎ又は動的に変調されたスイッチング入力信号５１９のいずれかに結合された制御端子を有する。図５に示すように、電流方向は、電流方向検出回路５３０によって提供される電流方向信号ＩＬ－Ｄｉｒによって提供される。
[0087]図５の例では、出力トランジスタＤＮ２はＮＭＯＳトランジスタであり、スルー制御回路５１０は、スイッチング入力信号ＬＧ－Ｎを受信するための第１の入力ノード５１３－１と、電流検出信号ＩＬ－Ｄｉｒを受信するための第２の入力ノード５１３－２と、出力ノード５１３－３と、を有するＡＮＤ回路５１３をさらに含む。スルー制御回路５１０は、抵抗器５１６を介してＡＮＤ回路５１３の出力ノードに結合されたドレインノード５１４－１を有するｎチャネルＭＯＳトランジスタ５１４と、出力トランジスタＤＮ２の出力ノードＯＵＴＮとｎチャネルＭＯＳトランジスタのゲートノード５１４－２との間に結合されたハイパスフィルタ５１７と、をさらに備える。ｎチャネルＭＯＳトランジスタ５１４のドレインノード５１４－１は、動的に変調されたスイッチング信号５１９を提供する。マルチプレクサ回路５１８は、電流方向信号ＩＬ－ＤＩＲに応答して、スイッチング入力信号ＬＧ－Ｎ及び動的に変調されたスイッチング入力信号５１９のうちの一方を選択するように構成されている。この構成では、第２のスイッチトランジスタ５１２－２は、出力ノードＯＵＴＮにおける電流方向に応じて、スイッチング入力信号ＬＧ－Ｎ又は動的に変調されたスイッチング入力信号５１９のいずれかを受信する。
[0088]図５は、関連する波形も示している。ハイパスフィルタ５１７は、コンデンサＣ及び抵抗器Ｒで構成されており、トランジスタ５１４のノード５１４－２においてパルス信号５１４－Ｐを生成する。スイッチング入力信号ＬＧ－Ｎは、パルス信号５０４－Ｐとして示されている。動的に変調されたスイッチング入力信号５１９は、波形５１９－Ｐによって示されている。動的に変調されたスイッチング入力信号５１９－Ｐは、スイッチング入力信号５０４－Ｐと、出力ノードＯＵＴＮに結合されたハイパスフィルタによって決定された負のパルス信号５１４－Ｐと、を含むことが分かる。負のパルス信号５１４－Ｐは、トランジスタＤＮ２のターンオフ中にハイパスフィルタ５１７によって生成される。電流方向信号ＩＬ－Ｄｉｒが、負荷電流ＩＬが出力ノードＯＵＴＮ内に流れていることを示すとき、第２のスイッチトランジスタ５１２－２のゲートノードは、動的に変調されたスイッチング入力信号５１９－Ｐを受信し、これにより、トランジスタＤＮ２のターンオフが減速され、スルーレート制御が提供されて、電磁干渉（ＥＭＩ）及び全高調波歪み（ＴＨＤ）が低減される。他の時間の間、第１のスイッチトランジスタ５１２－１及び５１２－２の両方は、その完全な強さでスイッチング入力信号ＬＧ－Ｎを受信し、トランジスタＤＮ２が速度を失うことなく効率的にターンオフすることを可能にする。
[0089]いくつかの実施形態では、スルー制御回路５１０内の抵抗器５１６は、例えば２０ＫΩの高インピーダンスを提供し、そのため、ＡＮＤゲート５１３の直接出力５１３－３は、スイッチングされた信号ＬＧ－Ｎと同じ電圧を維持し、同時に、ノード５１４－１がハイパスフィルタ１７によってプルダウンされることを可能にする。ハイパスフィルタ５１７において、ＲＣ時定数は、いくつかの実施形態では、ノードＯＵＴＮにおける信号のスルータイムと同様に、約５ｎｓｅｃに設定されている。
[0090]いくつかの実施形態では、第２のスイッチトランジスタ５１２－２は、第１のスイッチトランジスタ５１２－１よりも多くの電流駆動能力をもたらすように構成されている。例えば、第２のスイッチトランジスタ５１２－２は、第１のスイッチトランジスタ５１２－１と同じチャネル長を有するがその幅が２倍であってもよく、この場合、第２のスイッチトランジスタ５１２－２は、第１のスイッチトランジスタ５１２－１のオン抵抗の５０％、又はそれ以下であるオン抵抗によって特徴付けられている。他の実施形態では、第２のスイッチトランジスタ５１２－２は、第１のスイッチトランジスタ５１２－１のオン抵抗の２５％、又はそれ以下であるオン抵抗によって特徴付けられている。さらに他の実施形態では、第２のスイッチトランジスタ５１２－２は、第１のスイッチトランジスタ５１２－１のオン抵抗の２５％以下であるオン抵抗によって特徴付けられている。
[0091]図６は、本発明のいくつかの実施形態による、スルー制御回路を有するスイッチング増幅器回路を示す簡略化された回路図である。図６は、図５のスイッチング増幅器回路５００と同様であるがＰＭＯＳ出力トランジスタのためのスルー制御回路を有する、スイッチングドライバ回路６００の一部を示している。これに対して、図５のスイッチング増幅器回路５００は、ＮＭＯＳ出力トランジスタのためのスルー制御回路を有する。以下により詳細に説明するように、図６のスルー制御回路６１０は、図５のスルー制御回路５１０と同様であり、回路の詳細は、ＰＭＯＳとＮＭＯＳとの間の違いを反映する。例えば、スルー制御回路５１０内のＮＭＯＳトランジスタは、スルー制御回路６１０内のＰＭＯＳトランジスタに置き換えられる。同様に、ＡＮＤゲート回路はＯＲゲート回路に置き換えられ、電源端子は接地端子に置き換えられる、などである。完全を期すために、詳細な説明を以下に提示する。
[0092]図６に示すように、スイッチングドライバ回路６００は、負荷デバイス６０１の両側に差動出力ノードＯＵＴＰ及びＯＵＴＮを備える。図４のスイッチング増幅器回路４００と同様に、スイッチングドライバ回路６００は、ハイサイドプルアップトランジスタＵＰ１及びプルダウントランジスタＤＮ１、並びにローサイドプルアップトランジスタＵＰ２及びプルダウントランジスタＤＮ２を有するＨブリッジ構成を有する。図６に示すように、プルアップトランジスタＤＰ２はＰＭＯＳ出力トランジスタである。
[0093]図６に示すように、プルアップトランジスタＤＰ２は、図４のスイッチングされた制御信号４３２と同様に、ＰＷＭモジュレータから導出され得るスイッチングされた制御信号であるスイッチング入力信号ＬＧ－Ｎに結合された制御端子を含む出力トランジスタである。トランジスタＤＰ２はまた、負荷デバイスに結合するために出力ノードＯＵＴＮに結合されたドレインノードと、この例では接地ノードによって提供された基準電圧Ｖｓｓに結合されたソースノードと、を有する。スイッチングドライバ回路６００はまた、図４の電流方向検出回路４３０と同様の電流方向検出回路６３０を含む。電流方向検出回路６３０は出力ノードＯＵＴＰに結合されており、ノードＯＵＴＮは、出力ノードＯＵＴＰとＯＵＴＮとの間の負荷デバイス６０１内の電流の方向を示す電流方向信号ＩＬ－Ｄｉｒを提供する。
[0094]スイッチングドライバ回路はまた、並列に接続された第１のスイッチトランジスタ６１２－１及び第２のスイッチトランジスタ６１２－２との接続ノードにおいて直列に結合された電流源６１１を含むスルー制御回路６１０を含み、接続ノード６１２－３はトランジスタＤＰ２の制御端子６０３に結合されている。第１のスイッチトランジスタ６１２－１は、スイッチング入力信号ＬＧ－Ｎに結合された制御端子を有する。第２のスイッチトランジスタ６１２－２は、出力ノードＯＵＴＮにおける電流方向に応じて、スイッチング入力信号ＬＧ－Ｎ又は動的に変調されたスイッチング入力信号６１９のいずれかに結合された制御端子を有する。図６に示すように、電流方向は、電流方向検出回路６３０によって提供される電流方向信号ＩＬ－Ｄｉｒによって提供される。
[0095]図６の例では、出力トランジスタＤＰ２はＰＭＯＳトランジスタであり、スルー制御回路６１０は、スイッチング入力信号ＬＧ－Ｎを受信するための第１の入力ノード６１３－１と、電流検出信号ＩＬ－Ｄｉｒを受信するための第２の入力ノード６１３－２と、出力ノード６１３－３と、を有するＯＲ回路６１３をさらに備える。スルー制御回路６１０は、抵抗器６１６を介してＡＮＤ回路６１３の出力ノードに接続されたドレインノード６１４－１を有するｐチャネルＭＯＳトランジスタ６１４と、出力トランジスタＤＮ２の出力ノードＯＵＴＮとｎチャネルＭＯＳトランジスタのゲートノード６１４－２との間に結合されたハイパスフィルタ６１７と、をさらに含む。ｐチャネルＭＯＳトランジスタ６１４のドレインノード６１４－１は、動的に変調されたスイッチング信号６１９を提供する。マルチプレクサ回路６１８は、電流方向信号ＩＬ－ＤＩＲに応答して、スイッチング入力信号ＬＧ－Ｎ及び動的に変調されたスイッチング入力信号６１９のうちの一方を選択するように構成されている。この構成では、第２のスイッチトランジスタ６１２－２は、出力ノードＯＵＴＮにおける電流方向に応じて、スイッチング入力信号ＬＧ－Ｎ又は動的に変調されたスイッチング入力信号６１９のいずれかを受信する。
[0096]図６は、関連する波形も示している。ハイパスフィルタ６１７は、コンデンサＣ及び抵抗器Ｒで構成されており、トランジスタ６１４のノード６１４－２においてパルス信号６１４－Ｐを生成する。スイッチング入力信号ＬＧ－Ｎは、パルス信号６０４－Ｐとして示されている。動的に変調されたスイッチング入力信号６１９は、波形６１９－Ｐによって示されている。動的に変調されたスイッチング入力信号６１９－Ｐは、スイッチング入力信号６０４－Ｐと、ＰＭＯＳトランジスタ６１４のゲート上で負のパルス６１４－Ｐが発生することによって生じ、その幅が出力ノードＯＵＴＮに結合されたハイパスフィルタによって決定された、スイッチング入力信号６０４－Ｐ上に重畳された過渡的な正のパルスと、を含むことが分かる。負のパルス信号６１４－Ｐは、トランジスタＤＰ２のターンオフ中にハイパスフィルタ６１７によって生成される。電流方向信号ＩＬ－Ｄｉｒが、負荷電流ＩＬが出力ノードＯＵＴＮ内に流れていることを示すとき、第２のスイッチトランジスタ６１２－２のゲートノードは、動的に変調されたスイッチング入力信号６１９－Ｐを受信し、これにより、トランジスタＤＰ２のターンオフが減速され、スルーレート制御が提供されて、電磁干渉（ＥＭＩ）及び全高調波歪み（ＴＨＤ）が低減される。他の時間の間、第１のスイッチトランジスタ６１２－１及び第２のスイッチトランジスタ６１２－２の両方は、その完全な強さでスイッチング入力信号ＬＧ－Ｎを受信し、トランジスタＤＮ２が速度を失うことなく効率的にターンオフすることを可能にする。
[0097]いくつかの実施形態では、第２のスイッチトランジスタ６１２－２は、第１のスイッチトランジスタ６１２－１よりも多くの電流駆動能力をもたらすように構成されている。例えば、第２のスイッチトランジスタ６１２－２は、第１のスイッチトランジスタ６１２－１と同じチャネル長を有するがその幅が２倍であってもよく、この場合、第２のスイッチトランジスタ６１２－２は、第１のスイッチトランジスタ６１２－１のオン抵抗の５０％、又はそれ以下であるオン抵抗によって特徴付けられている。他の実施形態では、第２のスイッチトランジスタ６１２－２は、第１のスイッチトランジスタ６１２－１のオン抵抗の２５％、又はそれ以下であるオン抵抗によって特徴付けられている。さらに他の実施形態では、第２のスイッチトランジスタ６１２－２は、第１のスイッチトランジスタ６１２－１のオン抵抗の２５％以下であるオン抵抗によって特徴付けられている。
[0098]上述のように、図５のスルー制御回路５１０は、図４のスイッチング増幅器回路４００におけるＮＭＯＳスルー制御回路４２４の一例であり、図６のスルー制御回路６１０は、図４のスイッチング増幅器回路４００におけるＰＭＯＳスルー制御回路４２３の一例である。同様に、図５のスルー制御回路５１０は、図４のスイッチング増幅器回路４００におけるＮＭＯＳスルー制御回路４２２の一例であり、図６のスルー制御回路６１０は、図４のスイッチング増幅器回路４００におけるＰＭＯＳスルー制御回路４２１の一例である。
[0099]図７は、本発明のいくつかの実施形態による、電流方向検出回路の簡略化された回路図である。電流方向検出回路７００は、図４における電流方向検出回路４３０、図５における電流方向検出回路５３０、及び図６における電流方向検出回路６３０の一例である。図７に示すように、電流方向検出回路７００には、ゲートプリドライブ信号ＰＷＭＮ及びＰＷＭＰを入力として受信する。あるいは、いくつかの実施形態では、電流方向検出回路７００は、出力ノードＯＵＴＮ及びＯＵＴＰで信号を受信して電流方向を判定する。電流方向検出回路７００は、中間信号７１７及び７１８を生成する、ＮＡＮＤ回路７１３及び７１４に結合されたインバータ７１１、７１２、７１５、及び７１６を含む。中間信号７１７及び７１８は、Ｄフリップフロップ７２０に結合されており、Ｄフリップフロップ７２０もまたＶＤＤに結合されており、出力Ｑ及びＱバーを提供する。電流方向検出回路７００は、ＯＵＴＰ及びＯＵＴＮのゲートプリドライブ信号を入力し、どちらが先行し、どちらが遅れているかを判定し、その後、ＯＵＴＰ又はＯＵＴＮ信号が最初に来ることに基づいて電流方向を示すフリップフロップ出力Ｑを生成する。図３に関連して上述したように、正の半周期中、ノードＯＵＴＰにおける信号が最初に来て、負の半周期中、ノードＯＵＴＮにおける信号が最初に来る。
[0100]図８は、本発明のいくつかの実施形態による、動的スルーレート制御を伴わないスイッチング増幅器回路のシミュレートされた波形を示す波形図である。横軸は時間を示し、縦軸は信号の波形を示す。図８において、曲線８１０はノードＯＵＴＰにおける信号である。曲線８２１及び８２２は、それぞれ、ノードＯＵＴＰを駆動するハイサイドＰＭＯＳトランジスタ及びＮＭＯＳトランジスタのゲート電圧である。曲線８３１及び８３２は、それぞれ、ノードＯＵＴＰを駆動するローサイドＰＭＯＳトランジスタ及びＮＭＯＳトランジスタのゲート電圧である。曲線８４０は、ノードＯＵＴＮにおける信号を示す。曲線８１０上で、領域８１１は、約６．５Ｖであるピークと、デバイスの損傷並びにＥＭＩ及びＴＨＤを引き起こす可能性がある追加のリンギングと、を有する、制御下にない信号のエッジを示す。
[0101]図９は、本発明のいくつかの実施形態による、動的スルーレート制御を伴うスイッチング増幅器回路のシミュレートされた波形を示す波形図である。図９において、横軸は時間を示し、縦軸は信号の波形を示す。図９において、曲線９１０はノードＯＵＴＰにおける信号である。曲線９２１及び９２２は、それぞれ、ノードＯＵＴＰを駆動するハイサイドＰＭＯＳトランジスタ及びローサイドＮＭＯＳトランジスタのゲート電圧である。曲線９３１は、図４に関連して上述したように、スルー制御回路によって提供されるローサイドＮＭＯＳトランジスタへのプリゲート駆動信号である。曲線９３２は、ノードＯＵＴＰを駆動するローサイドＮＭＯＳトランジスタのゲート電圧である。曲線９４１及び９４２はドレイン電流波形を示す。領域９１１は信号の制御されたエッジを示すことが曲線９１０上に見られる。オーバーシュートは、５．５Ｖ電源の場合に５．９６Ｖとしてマーカに示される、電源を超えるほぼダイオード電圧まで低減される。この場合、デバイスの損傷、並びにＥＭＩ及びＴＨＤの問題が回避される。
[0102]図１０は、本発明のいくつかの実施形態による、出力ドライバを動作させるための方法を示す簡略化されたフローチャートである。図１０のフローチャートは、出力ドライバを動作させるための方法１０００を概説する。出力ドライバの一例は、図１～図９を参照して上述されている。例えば、スイッチングドライバ回路４００は、動的スルーレート制御を伴う差動出力ドライバの一例である。上述した方法は、以下のように、図１０を参照してシングルエンドの例を使用して説明することもできる。
[0103]１０１０において、方法は、出力トランジスタの制御端子においてスイッチング入力信号によって出力トランジスタを制御することを含む。一例として、図４では、出力トランジスタＤＮ２は出力トランジスタＤＮ２の制御端子においてスイッチング入力信号４３２によって制御される。図４において、出力トランジスタＤＮ２は、スイッチング入力信号ＬＧ－Ｎによって制御される。
[0104]１０２０において、方法は、並列に接続された第１のスイッチトランジスタ及び第２のスイッチトランジスタの接続ノードにおいて直列に結合された電流源を含むスルー制御回路を使用して出力トランジスタのターンオフ電流を調節することを含み、接続ノードは、出力トランジスタの制御端子に結合されている。一例は、図５に関連して上述されている。スルー制御回路５１０は、並列に接続された第１のスイッチトランジスタ５１２－１及び第２のスイッチトランジスタ５１２－２との接続ノード５１２－３において直列に結合された電流源５１１を含む。接続ノード５１２－３は、出力トランジスタＤＮ２の制御端子に結合されている。
[0105]１０３０において、方法は、スイッチング入力信号ＬＧ－Ｎを使用して第１のスイッチトランジスタ５１２－１をオンにすることを含む。
[0106]１０４０において、方法は、出力トランジスタＤＮ２の出力ノードＯＵＴＮにおける電流方向に応じて、スイッチング入力信号ＬＧ－Ｎ又は動的に変調されたスイッチング入力信号５１９のいずれかを使用して第２のスイッチトランジスタ５１２－２をオンにすることを含む。
[0107]いくつかの実施形態では、方法はまた、出力ノードに結合されたハイパスフィルタによって決定された負のパルス信号を使用してスイッチング入力信号を修正することによって、動的に変調されたスイッチング入力を形成することを含む。動的に変調されたスイッチング入力の一例は図５に関連して示され説明されており、動的に変調されたスイッチング入力５１９は、出力ノードＯＵＴＮに結合されたハイパスフィルタ５１７によって決定された負のパルス信号５１４－２を使用してスイッチング入力信号ＬＧ＿Ｎを修正することによって形成される。負のパルス信号は、出力ノードに結合されたハイパスフィルタを使用して生成される。
[0108]いくつかの実施形態では、方法は、第２のスイッチトランジスタ５１２－２を、第１のスイッチトランジスタ５１２－１のオン抵抗の２５％以下のオン抵抗で構成することを含む。いくつかの実施形態では、方法は、第２のスイッチトランジスタ５１２－２を、第１のスイッチトランジスタ５１２－１のオン抵抗の５０％以下のオン抵抗で構成することを含む。
[0109]いくつかの実施形態の特徴は、本開示のいくつかの態様を強調するために上述されている。本明細書に記載された例及び実施形態は例示のみを目的としており、それに照らした様々な修正又は変更が当業者に示唆されることとなり、本開示の趣旨及び範囲内に含まれるべきであることが理解される。
１００ スイッチング増幅器
１０１ 比較器
１０２ 比較器
１０３ 発振器
１０６ ＰＷＭ信号
１０７ ＰＷＭ信号
１１０ スピーカ負荷
１１１ 第１のハーフブリッジ
１１２ 第２のハーフブリッジ
４００ スイッチング増幅器回路、スイッチングドライバ回路
４０１ 負荷デバイス
４０１－１ 第１の端部
４０１－２ 第２の端部
４１０－１ 第１の差動出力信号
４１０－２ 第２の差動出力信号
４１１ 第１のプッシュプル出力段
４１１－１ 制御端子
４１１－２ 制御端子
４１２ 第２のプッシュプル出力段
４２１ 第１のスルー制御回路、ＰＭＯＳスルー制御回路
４２２ 第２のスルー制御回路、ＮＭＯＳスルー制御回路
４２３ 第３のスルー制御回路、ＰＭＯＳスルー制御回路
４２４ 第４のスルー制御回路、ＮＭＯＳスルー制御回路
４３０ スイッチドモジュレータ、電流方向検出回路
４３１ 第１の差動スイッチング制御信号、ＰＷＭＰ制御
４３２ 第２の差動スイッチング制御信号、ＰＷＭＮ制御
４３２ スイッチング入力信号
４４０ スイッチドモジュレータ
４４１ 比較器
４４２ 比較器
４４３ 発振器
５００ スイッチング増幅器回路、スイッチングドライバ回路
５０１ 負荷デバイス、制御端子
５０３ 制御端子
５０４－Ｐ パルス信号、スイッチング入力信号
５１０ スルー制御回路
５１１ 電流源
５１２－１ 第１のスイッチトランジスタ
５１２－２ 第２のスイッチトランジスタ
５１２－３ 接続ノード
５１３ ＡＮＤゲート、ＡＮＤ回路
５１３－１ 第１の入力ノード
５１３－２ 第２の入力ノード
５１３－３ 出力ノード
５１４ ｎチャネルＭＯＳトランジスタ
５１４－１ ドレインノード
５１４－２ ゲートノード、負のパルス信号
５１４－Ｐ 負のパルス信号
５１６ 抵抗器
５１７ ハイパスフィルタ
５１８ マルチプレクサ回路
５１９ スイッチング入力信号
５１９－Ｐ スイッチング入力信号、波形
５３０ 電流方向検出回路
６００ スイッチングドライバ回路
６０１ 負荷デバイス
６０３ 制御端子
６０４－Ｐ パルス信号、スイッチング入力信号
６１０ スルー制御回路
６１１ 電流源
６１２－１ 第１のスイッチトランジスタ
６１２－２ 第２のスイッチトランジスタ
６１２－３ 接続ノード
６１３ ＯＲ回路、ＡＮＤ回路
６１３－１ 第１の入力ノード
６１３－２ 第２の入力ノード
６１３－３ 出力ノード
６１４ ｐチャネルＭＯＳトランジスタ
６１４－１ ドレインノード
６１４－２ ゲートノード
６１４－Ｐ 負のパルス信号
６１６ 抵抗器
６１７ ハイパスフィルタ
６１８ マルチプレクサ回路
６１９ スイッチング入力信号
６１９－Ｐ スイッチング入力信号、波形
６３０ 電流方向検出回路
７００ 電流方向検出回路
７１１ インバータ
７１２ インバータ
７１３ ＮＡＮＤ回路
７１５ インバータ
７１６ インバータ
７１７ 中間信号
７１８ 中間信号
７２０ Ｄフリップフロップ
８１０ 曲線
８１１ 領域
８２１ 曲線
８２２ 曲線
８３１ 曲線
８３２ 曲線
８４０ 曲線
９１０ 曲線
９１１ 領域
９２１ 曲線
９２２ 曲線
９３１ 曲線
９３２ 曲線
９４１ 曲線
９４２ 曲線
Ａ１ 領域
Ａ２ 領域
Ａ３ 領域
Ａ４ 領域
Ａ５ 領域
Ａ６ 領域
Ａ７ 領域
Ａ８ 領域
Ａ９ 領域
Ａ１０ 領域
Ｂ１ 領域
Ｂ２ 領域
Ｂ３ 領域
Ｂ４ 領域
Ｂ５ 領域
Ｂ６ 領域
Ｂ７ 領域
Ｂ８ 領域
Ｃ コンデンサ
ＤＮ１ 第１のプルダウントランジスタ
ＤＮ２ 第２のプルダウントランジスタ、出力トランジスタ
ＩＬ 出力電流
ＩＬ 負荷電流
ＩＬ－ＤＩＲ 電流方向信号
ＩＬ－Ｄｉｒ 電流方向信号、電流検出信号
ＩＮＭ 差動入力オーディオ信号
ＩＮＰ 差動入力オーディオ信号
Ｌ１ インダクタ
ＬＧ－Ｎ スイッチング入力信号
Ｍ１ 第１のハーフブリッジのハイサイドＰＭＯＳトランジスタ
Ｍ２ 第１のハーフブリッジのローサイドＮＭＯＳトランジスタ
Ｍ３ 第２のハーフブリッジのハイサイドＰＭＯＳトランジスタ
Ｍ４ 第２のハーフブリッジのローサイドＮＭＯＳトランジスタ
ＯＵＴＮ 差動出力ノード、第２の出力ノード、出力端子
ＯＵＴＰ 差動出力ノード、第１の出力ノード、出力端子
Ｑ フリップフロップ出力
Ｒ 抵抗器
Ｒ１ 抵抗器
ＵＰ１ 第１のプルアップトランジスタ、ハイサイドプルアップトランジスタ
ＵＰ２ 第２のプルアップトランジスタ、ローサイドプルアップトランジスタ
ＶＲＥＦ 三角波
Ｖｄｄ 第１の基準電圧、電源電圧
Ｖｓｓ 第２の基準電圧

Claims (20)

  1. 第１の出力トランジスタを含む第１の出力段であって、
    第１のスイッチング入力信号に結合された第１の制御端子と、
    第１の端部および第２の端部を有する負荷デバイスの前記第１の端部に結合された第１の出力ノードに結合された第１のドレインノードと、
    基準電圧に結合されたソースノードと、を含む、第１の出力段と、
    第２の出力トランジスタを含む第２の出力段であって、
    第２のスイッチング入力信号に結合された第２の制御端子と、
    前記負荷デバイスの前記第２の端部に結合された第２の出力ノードに結合された第２のドレインノードと、
    前記基準電圧に結合された第２のソースノードと、を含む、第２の出力段と、
    前記第１の出力ノードおよび前記第２の出力ノードに接続され、前記第１の出力ノードおよび前記第２の出力ノードにおける出力電流に対応する方向信号を検出するように構成された電流方向検出回路と、
    前記第１の出力ノードにおける前記第１の出力トランジスタのスルーレートを調整するように構成されたスルー制御回路であって、前記スルー制御回路は、前記第１の出力トランジスタの前記第１の制御端子に接続され、前記第１の出力トランジスタのターンオフ中にのみ起動され、前記方向信号に応答して動作する、スルー制御回路を備える、
    スイッチング増幅器回路。
  2. 前記スルー制御回路が、並列に接続された第１のスイッチトランジスタおよび第２のスイッチトランジスタとの接続ノードにおいて直列に結合された電流源を含み、前記接続ノードが、前記第１の出力トランジスタの前記第１の制御端子に結合される、
    請求項１に記載のスイッチング増幅器回路。
  3. 前記第１のスイッチトランジスタは、前記第１のスイッチング入力信号に結合された第１のトランジスタ制御端子を有し、
    前記第２のスイッチトランジスタは、前記第１のスイッチング入力信号または前記方向信号の関数として動的に変調されたスイッチング入力信号のいずれかに結合された第２のトランジスタ制御端子を有する、
    請求項２に記載のスイッチング増幅器回路。
  4. 前記動的に変調されたスイッチング入力信号が、前記第１のスイッチング入力信号と、前記第１の出力ノードに結合されたハイパスフィルタによって決定された第１のパルス信号と、を含む、
    請求項３に記載のスイッチング増幅器回路。
  5. 前記第１の出力トランジスタはｐチャネルＭＯＳトランジスタであり、前記スルー制御回路は、前記出力電流が前記第１の出力ノードにおいて前記負荷デバイスの前記第１の端部から前記第２の端部へ流れるときに起動することにより、前記スルーレートを調整するように構成されている、
    請求項３に記載のスイッチング増幅器回路。
  6. 前記スルー制御回路が、
    前記第１のスイッチング入力信号を受信するための第１の入力ノードと、
    前記方向信号を受信するための第２の入力ノードと、
    出力ノードと、を有する、
    ＯＲ回路と、
    抵抗器を介して前記ＯＲ回路の前記出力ノードに結合されたドレインノードを有するｐチャネルＭＯＳトランジスタと、
    前記第１の出力トランジスタの前記第１の出力ノードと前記ｐチャネルＭＯＳトランジスタのゲートノードとの間に結合されたハイパスフィルタであって、
    前記ｐチャネルＭＯＳトランジスタの前記ドレインノードが、前記動的に変調されたスイッチング入力信号を提供する、ハイパスフィルタと、
    前記方向信号に応答して、前記第１のスイッチング入力信号または前記動的に変調されたスイッチング入力信号のうちの一方を選択するように構成されたマルチプレクサと、をさらに備える、
    請求項５に記載のスイッチング増幅器回路。
  7. 前記ハイパスフィルタは、コンデンサと抵抗器とを備え、前記動的に変調されたスイッチング入力信号を調整するためのパルス信号を生成するように構成されている、
    請求項６に記載のスイッチング増幅器回路。
  8. 前記第１の出力トランジスタはｎチャネルＭＯＳトランジスタであり、前記スルー制御回路は、前記出力電流が前記第１の出力ノードにおいて前記負荷デバイスの前記第２の端部から前記第１の端部へ流れるときに起動することにより、前記スルーレートを調整するように構成されている、
    請求項３に記載のスイッチング増幅器回路。
  9. 前記スルー制御回路が、
    前記第１のスイッチング入力信号を受信するための第１の入力ノードと、
    前記方向信号を受信するための第２の入力ノードと、
    出力ノードと、を有する、
    ＡＮＤ回路と、
    抵抗器を介して前記ＡＮＤ回路の前記出力ノードに結合されたドレインノードを有するｎチャネルＭＯＳトランジスタと、
    前記第１の出力トランジスタの前記第１の出力ノードと前記ｎチャネルＭＯＳトランジスタのゲートノードとの間に結合されたハイパスフィルタであって、
    前記ｎチャネルＭＯＳトランジスタの前記ドレインノードが、前記動的に変調されたスイッチング信号を提供する、ハイパスフィルタと、
    前記方向信号に応答して、前記第１のスイッチング入力信号または前記動的に変調されたスイッチング入力信号のうちの一方を選択するように構成されたマルチプレクサ回路と、をさらに備える、
    請求項８に記載のスイッチング増幅器回路。
  10. 前記ハイパスフィルタは、コンデンサと抵抗器とを備え、前記動的に変調されたスイッチング入力信号を調整するためのパルス信号を生成するように構成されている、
    請求項９に記載のスイッチング増幅器回路。
  11. 前記第２のスイッチトランジスタが、前記第１のスイッチトランジスタのオン抵抗の５０％、またはそれ以下であるオン抵抗によって特徴付けられている、
    請求項３に記載のスイッチング増幅器回路。
  12. 前記オン抵抗が、前記第１のスイッチトランジスタの前記オン抵抗の２５％、またはそれ以下である、
    請求項１１に記載のスイッチング増幅器回路。
  13. 前記動的に変調されたスイッチング入力信号が、前記第１のスイッチング入力信号と、前記第１の出力ノードに結合されたハイパスフィルタによって決定された負のパルス信号と、を含む、
    請求項３に記載のスイッチング増幅器回路。
  14. 前記出力電流に基づき、遅延を加えることによって、前記動的に変調されたスイッチング入力信号を生成するように構成された遅延セルをさらに備える、
    請求項１３に記載のスイッチング増幅器回路。
  15. 前記第１のスイッチング入力信号を生成するように構成されたスイッチドモジュレータをさらに備える、
    請求項１に記載のスイッチング増幅器回路。
  16. 前記スイッチドモジュレータは、２つの比較器と、発振器と、を備える、
    請求項１５に記載のスイッチング増幅器回路。
  17. 前記発振器は、三角波を生成するように構成されている、
    請求項１６に記載のスイッチング増幅器回路。
  18. 前記電流方向検出回路は、前記第１の端部から第１の信号を受信し、前記負荷デバイスの第２の端部から第２の信号を受信し、前記第１の信号または前記第２の信号のどちらが先に受信されたかに基づいて前記方向信号を決定するように構成されている、
    請求項１に記載のスイッチング増幅器回路。
  19. 前記電流方向検出回路は、インバータ、ＮＡＮＤ回路、およびＤフリップフロップを備える、
    請求項１８に記載のスイッチング増幅器回路。
  20. 前記電流方向検出回路は、電流方向を示すフリップフロップ出力を生成するように構成されている、
    請求項１９に記載のスイッチング増幅器回路。
JP2024166750A 2022-06-09 2024-09-25 スイッチング増幅器における出力ドライバの動的制御 Active JP7843816B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/836,880 US12191825B2 (en) 2022-06-09 2022-06-09 Dynamic control of output driver in a switching amplifier
US17/836,880 2022-06-09
JP2023094829A JP7562765B2 (ja) 2022-06-09 2023-06-08 スイッチング増幅器における出力ドライバの動的制御

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2023094829A Division JP7562765B2 (ja) 2022-06-09 2023-06-08 スイッチング増幅器における出力ドライバの動的制御

Publications (2)

Publication Number Publication Date
JP2025026832A JP2025026832A (ja) 2025-02-26
JP7843816B2 true JP7843816B2 (ja) 2026-04-10

Family

ID=86497665

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2023094829A Active JP7562765B2 (ja) 2022-06-09 2023-06-08 スイッチング増幅器における出力ドライバの動的制御
JP2024166750A Active JP7843816B2 (ja) 2022-06-09 2024-09-25 スイッチング増幅器における出力ドライバの動的制御

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2023094829A Active JP7562765B2 (ja) 2022-06-09 2023-06-08 スイッチング増幅器における出力ドライバの動的制御

Country Status (6)

Country Link
US (2) US12191825B2 (ja)
EP (1) EP4290767B1 (ja)
JP (2) JP7562765B2 (ja)
KR (1) KR102865335B1 (ja)
CN (1) CN117220622A (ja)
TW (1) TWI851018B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115664194A (zh) * 2022-11-01 2023-01-31 Tcl华星光电技术有限公司 电磁干扰调制电路、电源管理芯片以及显示装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004289813A (ja) 2003-03-03 2004-10-14 Matsushita Electric Ind Co Ltd 電力増幅装置
JP2006094148A (ja) 2004-09-24 2006-04-06 Denon Ltd デジタルアンプ
JP2006179992A (ja) 2004-12-20 2006-07-06 Princeton Technology Corp Ｄクラスオーディオアンプ装置および信号出力方法
WO2010073941A1 (ja) 2008-12-25 2010-07-01 日本電気株式会社 電力増幅装置
JP2010536118A (ja) 2007-07-23 2010-11-25 ヒュッティンガー エレクトローニク ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー コマンディートゲゼルシャフト プラズマ給電装置の作動方法およびプラズマ給電装置
WO2012118217A1 (ja) 2011-03-03 2012-09-07 日本電気株式会社 電源装置および制御方法
JP2012182640A (ja) 2011-03-01 2012-09-20 Yamaha Corp 出力バッファ回路
WO2019150555A1 (ja) 2018-02-02 2019-08-08 株式会社安川電機 半導体素子の駆動回路、半導体素子の駆動方法、およびモータ制御装置
JP2019204997A (ja) 2018-05-21 2019-11-28 ローム株式会社 ブリッジ出力回路、モータドライバ装置及び半導体装置
JP2022071391A (ja) 2020-10-28 2022-05-16 ローム株式会社 駆動装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6321282B1 (en) 1999-10-19 2001-11-20 Rambus Inc. Apparatus and method for topography dependent signaling
US6597240B1 (en) 2001-04-02 2003-07-22 Cirrus Logic, Inc. Circuits and methods for slew rate control and current limiting in switch-mode systems
JP3916163B2 (ja) * 2004-02-19 2007-05-16 ローム株式会社 電流方向検出回路及びそれを備えたスイッチングレギュレータ
JP4222389B2 (ja) 2006-07-11 2009-02-12 ヤマハ株式会社 リンギング低減回路および該リンギング低減回路を備えた半導体集積回路
US8305059B2 (en) * 2008-12-30 2012-11-06 Texas Instruments Incorporated Voltage regulator circuit
JP5219867B2 (ja) 2009-02-04 2013-06-26 新日本無線株式会社 Ｂｔｌ回路
US9130560B2 (en) 2012-01-30 2015-09-08 Texas Instruments Incorporated Edge rate control gate drive circuit and system for low side devices with driver FET
US8779805B1 (en) 2012-12-26 2014-07-15 Allegro Microsystems, Llc Output driver having improved switching delay and associated methods
TWI663832B (zh) * 2014-04-02 2019-06-21 南洋理工大學 用於切換電路和切換放大器的停滯時間電路
US9337807B2 (en) 2014-09-30 2016-05-10 Qualcomm Incorporated Output driver circuit with auto-equalization based on drive strength calibration
JP6647932B2 (ja) 2015-04-27 2020-02-14 ローム株式会社 オーディオアンプ回路、それを用いたオーディオ出力装置、およびそれを用いた電子機器
US9614517B2 (en) * 2015-07-10 2017-04-04 Texas Instruments Incorporated Adaptive slew rate control for switching power devices
US10063251B2 (en) * 2016-07-15 2018-08-28 Mediatek Inc. Low-noise current-in class D amplifier with slew rate control mechanism
US10044346B2 (en) * 2016-09-09 2018-08-07 Nuvoton Technology Corporation Low-power slew rate detector for edge rate control of an output power stage
US11038362B1 (en) 2017-09-29 2021-06-15 Technology For Energy Corporation Self-contained power signal generation system for electricity meter testing
JP7370210B2 (ja) 2019-10-04 2023-10-27 ローム株式会社 ゲートドライバ回路、モータドライバ回路、ハードディスク装置
US11349441B2 (en) 2020-01-17 2022-05-31 Nuvoton Technology Corporation Method and apparatus of adaptive gate bias for switched driver
US11664773B2 (en) * 2020-07-31 2023-05-30 Massachusetts Institute Of Technology Radio-frequency power generator and control method

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004289813A (ja) 2003-03-03 2004-10-14 Matsushita Electric Ind Co Ltd 電力増幅装置
JP2006094148A (ja) 2004-09-24 2006-04-06 Denon Ltd デジタルアンプ
JP2006179992A (ja) 2004-12-20 2006-07-06 Princeton Technology Corp Ｄクラスオーディオアンプ装置および信号出力方法
JP2010536118A (ja) 2007-07-23 2010-11-25 ヒュッティンガー エレクトローニク ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー コマンディートゲゼルシャフト プラズマ給電装置の作動方法およびプラズマ給電装置
WO2010073941A1 (ja) 2008-12-25 2010-07-01 日本電気株式会社 電力増幅装置
JP2012182640A (ja) 2011-03-01 2012-09-20 Yamaha Corp 出力バッファ回路
WO2012118217A1 (ja) 2011-03-03 2012-09-07 日本電気株式会社 電源装置および制御方法
WO2019150555A1 (ja) 2018-02-02 2019-08-08 株式会社安川電機 半導体素子の駆動回路、半導体素子の駆動方法、およびモータ制御装置
JP2019204997A (ja) 2018-05-21 2019-11-28 ローム株式会社 ブリッジ出力回路、モータドライバ装置及び半導体装置
JP2022071391A (ja) 2020-10-28 2022-05-16 ローム株式会社 駆動装置

Also Published As

Publication number Publication date
KR102865335B1 (ko) 2025-09-26
KR20230169848A (ko) 2023-12-18
JP2025026832A (ja) 2025-02-26
EP4290767C0 (en) 2025-10-22
TWI851018B (zh) 2024-08-01
CN117220622A (zh) 2023-12-12
EP4290767B1 (en) 2025-10-22
US12191825B2 (en) 2025-01-07
JP7562765B2 (ja) 2024-10-07
US20250132738A1 (en) 2025-04-24
TW202349863A (zh) 2023-12-16
US20230402976A1 (en) 2023-12-14
JP2023181134A (ja) 2023-12-21
EP4290767A1 (en) 2023-12-13

Similar Documents

Publication Publication Date Title
US9641133B2 (en) Adaptive rail power amplifier technology
EP3402070B1 (en) Class d audio amplifier with adjustable gate drive
Jiang Fundamentals of audio class D amplifier design: A review of schemes and architectures
US8111846B2 (en) Low distortion switching amplifier circuits and methods
EP3821532B1 (en) Self-boosting amplifier
CN112332638B (zh) 高效低emi的驱动电路
TWI571055B (zh) 可降低電磁干擾與電源擾動之切換式驅動器
CN104170256A (zh) 具有稳定且极短互锁延迟并兼有切换转变速度增加和驱动功耗减小的用于驱动半桥连接的半导体功率开关的方法和装置
US9595952B2 (en) Switching circuit and the method thereof
JP7843816B2 (ja) スイッチング増幅器における出力ドライバの動的制御
CN103124164A (zh) 切换系统、用以控制电流路由器的方法与切换系统的控制方法以及对映方法
KR101404568B1 (ko) 전류 모드 제어의 펄스폭변조 변환 장치
US7710168B2 (en) Apparatus and method for two tier output stage for switching devices
CN213402810U (zh) 高效低emi的驱动电路
US7564275B2 (en) Switching circuit and a method of driving a load
CN114583949B (zh) Pwm驱动电路和方法
KR100796319B1 (ko) 하프 스윙 펄스폭 변조를 이용한 ｄ급 오디오 증폭기
CN221862701U (zh) 一种高效能自适应斩波调压全桥逆变电路
CN222016394U (zh) 一种igbt驱动电路、igbt驱动器及开关电源
US20260066814A1 (en) Systems and methods for slope control in electrical power systems
JP2006101022A (ja) デジタルアンプ
US20250167741A1 (en) Delay-line method for slew rate control for class d driver
JP2025140670A (ja) 電力変換器およびインバータ装置
TWI485979B (zh) Ｇ類音頻放大系統及方法
CN114710011A (zh) SiC MOSFET的辅助关断电路及方法、驱动电路

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20241124

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20241124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20250902

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20251128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20260303

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20260331

R150 Certificate of patent or registration of utility model

Ref document number: 7843816

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150