JP7779690B2 - 半導体装置、及び半導体モジュール - Google Patents

Description

本発明は、半導体装置及び半導体モジュールに関し、特に半導体チップを封止する半導体装置、及び半導体装置をプリント回路基板上に搭載した半導体モジュールに関する。

特許文献１は、ダイパッド上の半導体チップの近傍にコンデンサを配置することを開示する。半導体チップ及びコンデンサは、モールド樹脂で成型され、半導体装置を構成する。

特開平８－１６２６０７号公報

例えば、半導体装置として、複数のパッド電極を含む半導体チップ、コンデンサ素子、及び半導体チップとコンデンサ素子をパッド電極を介して電気的に接続する複数の導電体によって構成されている場合、半導体チップの一パッド電極、一の導電体、コンデンサ素子の一端子、コンデンサの誘電体、コンデンサ素子の他端子、他の導電体、及び半導体チップの他のパッド電極からなる電気的な接続は、アンテナとして働くことがある。この点、特許文献１の半導体素子は、コンデンサ素子の一端子と半導体チップとの間を電気的に接続する一の導電体、及びコンデンサ素子の他端子と半導体チップとの間を電気的に接続する他の導電体に起因するアンテナを開示したものではない。

そして、半導体チップの一パッド電極及び他のパッド電極が内部回路に接続されていると、上述したアンテナは電気的なループを形成する。このようなループ状のアンテナにより、電磁ノイズが発生し、半導体チップに不具合をもたらす。例えばループ状のアンテナを貫く磁束の変化に応じた電磁誘導が引き起こされ、誘導電流が発生することで半導体チップに不具合をもたらす。

本発明は、コンデンサ素子及び半導体チップの電気的な接続に起因する電磁誘導からの誘導電流を低減して半導体チップの不具合を抑制する半導体装置及び半導体モジュールを提供することを目的とする。

上記課題を解決するために、本発明に係る半導体装置は、第１チップ電極及び第２チップ電極を含む半導体チップと、第１電極及び第２電極を有するコンデンサ素子と、前記コンデンサ素子及び前記半導体チップを支持する主面を有する支持部分を含む支持部と、前記コンデンサ素子の前記第１電極及び前記第２電極を前記半導体チップの前記第１チップ電極及び前記第２チップ電極にそれぞれ接続するように延在する第１導体及び第２導体と、前記コンデンサ素子、前記半導体チップ、前記第１導体、前記第２導体、及び前記支持部分を囲む封止体と、を備え、前記半導体チップの前記第１チップ電極、前記第２チップ電極、前記コンデンサ素子の前記第1電極、前記第２電極、前記第１導体、及び前記第２導体は、前記支持部分の前記主面の外縁より内側に配置されている。

上記課題を解決するために、本発明に係る半導体モジュールは、半導体装置と、前記半導体装置を搭載する搭載エリアを含む主面を有するプリント回路基板と、を備え、前記プリント回路基板、前記半導体チップ、及び前記支持部分は、前記プリント回路基板の前記主面に直交する第１軸方向に向かってこの順番で配置され、前記プリント回路基板は、導電層を有し、前記半導体チップの前記第１チップ電極、前記第２チップ電極、前記コンデンサ素子の前記第１電極、前記第２電極、前記第１導体、及び前記第２導体は、前記プリント回路基板の前記導電層と前記支持部分との間に設けられる。

本発明によれば、コンデンサ素子及び半導体チップの電気的な接続に起因する電磁誘導からの誘導電流を低減して半導体チップの不具合を抑制する半導体装置及び半導体モジュールを提供できる。

図１は、本発明の一実施の形態に係る半導体装置を示す平面図である。 図２は、図１に示されたＩＩ－ＩＩ線にそってとられた断面において、本発明の一実施の形態に係る半導体装置を示す断面図である。 図３は、本発明の一実施の形態に係る半導体装置のためのコンデンサ素子の一形態を示す模式図である。 図４は、本発明の一実施の形態に係る半導体装置のためのコンデンサ素子の別形態を示す模式図である。 図５は、本発明の一実施の形態に係る半導体モジュールを示す平面図である。 図６は、図５に示されたＶＩ－ＶＩ線にそってとられた断面において、本発明の一実施の形態に係る半導体モジュールを示す断面図である。 図７は、本発明の一実施の形態に係る半導体モジュールを示す断面図である。 図８は、本発明の一実施の形態に半導体モジュールのプリント回路基板の主面を示す平面図である。 図９は、本発明の一実施の形態に係る半導体モジュールのプリント回路基板の主面、及びこの主面に設けられた導電層を示す平面図である。 図１０は、本発明の一実施の形態に係る半導体モジュールのプリント回路基板の主面、及びこの主面に設けられた導電層を示す平面図である。 図１１は、本発明の一実施の形態に係る半導体モジュールのプリント回路基板の主面、及びこの主面に設けられた導電層を示す平面図である。

以下、図面を参照し、本発明の実施の形態について詳細に説明する。

［第１の実施の形態］
図１及び図２を参照しながら、本実施の形態に係る半導体装置を説明する。図２においては、図面の煩雑を避けるために、断面を示すハッチングを描いていない。

図１は、本実施の形態に係る半導体装置１１の平面図である。半導体装置１１は、半導体チップ１３と、コンデンサ素子１５と、支持部１７と、第１導体１９ａと、第２導体１９ｂと、封止体２３及び第３導体１９ｃとを含む。

半導体チップ１３は、複数の半導体素子を集積した半導体集積回路２５を含み、例えばシリコン大規模集積（ＬＳＩ）チップとすることができる。半導体チップ１３は、複数のチップ電極２７ａ、２７ｂ、２７ｃを含む。複数のチップ電極２７ａ、２７ｂは、導電体を介して半導体集積回路２５に接続されており、チップ電極２７ｃは、導電体を介して支持部１７に接続されている。複数のチップ電極２７ａ、２７ｂ、２７ｃの各々の例示は、パッド電極であることができる。一実施例では、図１に示されるように、半導体チップ１３の半導体集積回路２５は、内部回路２５ａと、内部回路２５ａに電力を供給するための別の内部回路２５ｂ（例えば、内蔵の電圧レギュレータ）とを含むことができる。この内蔵レギュレータは、半導体チップ１３の第１チップ電極２７ａに接続された出力を有する。また、例えば、内部回路２５ａは、第３チップ電極２７ｃに接続された出力を有する。

コンデンサ素子１５は、第１電極２９ａ及び第２電極２９ｂを有しており、第１電極２９ａは、コンデンサ素子１５の誘電体によって第２電極２９ｂから隔てられている。コンデンサ素子１５の容量は、例えば数マイクロファラッド、具体的には０．１から４．７マイクロファラッドであることができる。一実施例では、図１に示されるように、コンデンサ素子１５は、第１導体１９ａを介して内蔵レギュレータの出力と基準電位線（例えば、接地線）に接続される。

支持部１７は、支持部分３１を含み、支持部分３１は、半導体チップ１３及びコンデンサ素子１５を支持する主面３１ａを有する。半導体チップ１３及びコンデンサ素子１５は、接着材によって主面３１ａに固定されている。支持部分３１は、金属体である。そして、支持部分３１は上面視において、例えば、実質的な正方形、実質的な長方形等、半導体チップ１３やコンデンサ素子１５を支持できる任意の形状であればよい。支持部１７の一例は、リードフレームである。支持部１７の詳細については後述する。

第１導体１９ａは、コンデンサ素子１５の第１電極２９ａを半導体チップ１３の第１チップ電極２７ａに電気的に接続するように延在する。第２導体１９ｂは、コンデンサ素子１５の第２電極２９ｂを半導体チップ１３の第２チップ電極２７ｂに電気的に接続するように延在する。第３導体１９ｃは、支持部１７を半導体チップ１３の第３チップ電極２７ｃに電気的に接続するように延在する。第１導体１９ａ及び第２導体１９ｂは、それぞれ、半導体チップ１３の第１チップ電極２７ａ及び第２チップ電極２７ｂをコンデンサ素子１５の第１電極２９ａ及び第２電極２９ｂに電気的に接続するインターコネクトである。第３導体１９ｃは、半導体チップ１３の第３チップ電極２７ｃを支持部１７に電気的に接続するインターコネクトである。

封止体２３は、半導体チップ１３、コンデンサ素子１５、第１導体１９ａ、第２導体１９ｂ、第３導体１９ｃ、及び支持部分３１を囲む。封止体２３の詳細については後述する。

この半導体装置１１によれば、半導体チップ１３及びコンデンサ素子１５は、支持部分３１の主面３１ａによって支持されて、主面３１ａ上に配置されている。第１導体１９ａ及び第２導体１９ｂは、共に、半導体チップ１３及びコンデンサ素子１５を互いに電気的に接続するように、半導体チップ１３及びコンデンサ素子１５の一方から他方に向かって接続される。

この接続によれば、半導体チップ１３の第１チップ電極２７ａ、第１導体１９ａ、コンデンサ素子１５の第１電極２９ａ、コンデンサ素子１５の第２電極２９ｂ、第２導体１９ｂ及び半導体チップ１３の第２チップ電極２７ｂを含む電気的な接続は、半導体チップ１３において半導体集積回路２５によって電気的に閉じられており、ループ状のアンテナを形成する。以下、このようなループ状のアンテナを、ループアンテナという。支持部分３１は、支持部分３１からコンデンサ素子１５へ向かう方向の外部磁束といった電磁ノイズを遮蔽する。これにより、例えば該ループアンテナを貫く外部磁束量を低減できる。

ループアンテナの一部である第１導体１９ａ及び第２導体１９ｂを支持部分３１の主面３１ａの外縁より内側に配置すると、支持部分３１によって半導体集積回路２５に作用する電磁誘導の影響を小さくできる。

半導体装置１１によれば、半導体チップ１３及びコンデンサ素子１５の電気的な接続に起因する電磁誘導からの誘導電流を低減できる。また、電圧レギュレータといった別の内部回路２５ｂの出力を介してアンテナから内部回路２５ａの電源系に加わる電磁誘導を低減できる。よって、電磁誘導からの誘導電流の発生によってもたらされる半導体チップ１３の不具合を抑制することが可能となる。

図２は、図１の半導体装置１１においてＩＩ－ＩＩ線に沿った断面図である。図２を参照すると、コンデンサ素子１５及び支持部分３１が、支持部分３１の主面３１ａに直交する方向に延在する軸Ａｘ１の方向に向かって配置されている。また、支持部分３１の主面３１ａにおいて、半導体チップ１３及びコンデンサ素子１５は、互いに離間して配置される一方で、好ましくは、ループアンテナの規模を小さくするために近い位置に配置される。図２では、コンデンサ素子１５と半導体チップ１３を電気的に接続する第１導体１９ａは、破線で示されている。

支持部分３１は、主面３１ａが上記の軸Ａｘ１に直交する基準面ＲＥＦ１に沿って延在している。半導体チップ１３及びコンデンサ素子１５は、基準面ＲＥＦ１に沿って配置されているということもできる。

第１導体１９ａは、図２を参照すると、基準面ＲＥＦ１と交差した軸Ａｘ１方向つまり、支持部分３１の主面３１ａと直交する方向から見て、支持部分３１の主面３１ａに第１導体１９ａの全体が包含されるように配置されている。また、第２導体１９ｂも第１導体１９ａと同様に、支持部分３１の主面３１ａと直交する方向から見て、支持部分３１の主面３１ａに第２導体１９ｂの全体が包含されるように配置されている（図示なし）。つまり、半導体チップ１３の第１チップ電極２７ａ、第１導体１９ａ、コンデンサ素子１５の第１電極２９ａ、コンデンサ素子１５の第２電極２９ｂ、第２導体１９ｂ及び半導体チップ１３の第２チップ電極２７ｂを含む電気的な接続である、ループアンテナは、支持部分３１の主面３１ａと直交する方向から見て、支持部分３１の主面３１ａにループアンテナの全体が包含されるように配置されている。本実施例では、基準面ＲＥＦ１と交差する方向は、基準面ＲＥＦ１及び支持部分３１の主面３１ａと直交する垂直方向である。

従って、支持部分３１の主面３１ａと直交する方向から見て、支持部分３１の主面３１ａにループアンテナが包含されるように配置されることで、支持部分３１によって支持部分３１からコンデンサ素子１５へ向かう方向の磁束の貫通や電磁ノイズの進入を妨げる。

引き続いて、図１及び図２を参照しながら、本実施の形態に係る半導体装置において支持部１７の一例としてのリードフレームを説明する。

支持部１７は、図２に示すように、例えばリードフレーム３３を含む。リードフレーム３３は、支持部分３１としてダイパッド３３ａ、及び支持部１７の接続端子として複数のリード端子３３ｂを含む。ダイパッド３３ａ及びリード端子３３ｂは、基準面ＲＥＦ１に沿って配置されている。ダイパッド３３ａは、例えば平板状の金属体であることができる。リード端子３３ｂは、ダイパッド３３ａから隔置されており、また金属製であることができる。複数のリード端子３３ｂの少なくとも一部、本実施例では全てのリード端子３３ｂが、ダイパッド３３ａからコンデンサ素子１５に向かう方向に屈曲している。ここでのダイパッド３３ａからコンデンサ素子１５に向かう方向とは、図６の第１軸Ａｘ１の下側へ向かう方向を指している。

複数のリード端子３３ｂの少なくとも一部が、ダイパッド３３ａの一辺に沿って配列されることができる。図１を参照すると、複数のリード端子３３ｂが、ダイパッド３３ａの四辺のいずれか一辺に沿って配列されている。

この半導体装置１１によれば、リードフレーム３３が半導体チップ１３及びコンデンサ素子１５を搭載することによって、ダイパッド３３ａが外部磁場といった電磁ノイズを遮蔽することを可能にする。

また、図２に示すように、複数のリード端子３３ｂの少なくとも１つは、支持部１７からコンデンサ素子１５（及び半導体チップ１３）に向かう方向に封止体内及び／又は封止体外において屈曲するように設けられることができる。

封止体２３は、半導体チップ１３、コンデンサ素子１５、第１導体１９ａ、第２導体１９ｂ及びダイパッド３３ａを封止する。本実施例では、封止体２３は、エポキシ樹脂といった樹脂体を含むことができる。ダイパッド３３ａは、半導体チップ１３、コンデンサ素子１５、第１導体１９ａ、及び第２導体１９ｂと一緒に、封止体２３の樹脂体内に包含される一方で、リード端子３３ｂの少なくとも一部は、封止体２３の樹脂体から突出する。具体的には、複数のリード端子３３ｂの各々は、樹脂体から突出する第１部分３３ｃと、樹脂体内を延在する第２部分３３ｄとを有する。

また、第１導体１９ａ及び第２導体１９ｂの各々は、例えば金属導体線の形状を有する部材を含むことができ、金属導体線は、例えばボンディングワイヤであり、ボンディングワイヤは、例えば細い金線であることができる。ボンディングワイヤは、細い金属導体線であるので、インダクタンスを有する。ループアンテナは、インダクタ及びコンデンサの直列接続を含む。

具体的には、第１導体１９ａのボンディングワイヤは、半導体チップ１３の第１チップ電極２７ａとコンデンサ素子１５の第１電極２９ａとの間の電気的な接続路の一部又は全てを構成するように延在する。また、第２導体１９ｂのボンディングワイヤは、半導体チップ１３の第２チップ電極２７ｂとコンデンサ素子１５の第２電極２９ｂとの間の電気的な接続路の一部又は全てを構成するように延在する。必要な場合には、コンデンサ素子１５の第１電極２９ａ及び第２電極２９ｂの少なくとも一方が、リード端子に３３ｂに接続されることができる。

半導体チップ１３は、図１に示されるように、例示的に示された複数のチップ電極２７ａ、２７ｂに加えて、複数のチップ電極の１つとして描かれた第３チップ電極２７ｃを有する。第３チップ電極２７ｃは、第３導体１９ｃにより構成され、例えばボンディングワイヤによってリード端子３３ｂのうちの１つに接続されている。

続いて、図３及び図４を参照しながら、コンデンサ素子１５を説明する。

図３を参照すると、図１及び図２のコンデンサ素子１５の一形態としてコンデンサ素子１５１が示されている。コンデンサ素子１５１は、第１電極２９ａ及び第２電極２９ｂに加えて本体１５ａを含む。コンデンサ素子１５１の本体１５ａは、主面１５ｂ及び該主面１５ｂの反対側の裏面１５ｃを有する。コンデンサ素子１５１では、第１電極２９ａ及び第２電極２９ｂは、本体１５ａの同じ面、例えば主面１５ｂに設けられることができる。コンデンサ素子１５１の裏面１５ｃは、半導体チップ１３と同様に、支持部分３１、例えばダイパッド３３ａの主面３１ａに接着剤により固定される。第１導体１９ａが、半導体チップ１３の第１チップ電極２７ａをコンデンサ素子１５１の第１電極２９ａに直接に接続するボンディングワイヤを含む。可能な場合には、第２導体１９ｂは、半導体チップ１３の第２チップ電極２７ｂをコンデンサ素子１５１の第２電極２９ｂに直接に接続するボンディングワイヤを含むことができる。

図４を参照すると、図１及び図２のコンデンサ素子１５の別の形態としてコンデンサ素子１５２が示されている。コンデンサ素子１５２は、第１電極２９ａ及び第２電極２９ｂに加えて本体１５ａを含む。コンデンサ素子１５２の本体１５ａは、主面１５ｂ及び該主面１５ｂの反対側の裏面１５ｃを有する。コンデンサ素子１５２では、第１電極２９ａ及び第２電極２９ｂは、それぞれ、主面１５ｂ及び裏面１５ｃに設けられることができる。コンデンサ素子１５２の第２電極２９ｂは、支持部分３１、例えばダイパッド３３ａの主面３１ａに導電性接着剤により接続される。第１導体１９ａ及び第２導体１９ｂの他方、例えば第２導体１９ｂが、半導体チップ１３の第２チップ電極２７ｂを支持部分３１、例えばダイパッド３３ａの主面３１ａに直接に接続するボンディングワイヤを含むことができる。

［第２の実施の形態］
図５、図６及び図７を参照しながら、本実施の形態に係る半導体モジュールを説明する。図６及び図７においては、図面の煩雑を避けるために、断面を示すハッチングを描いていない。また、図６及び図７では、図２の断面と同様に第１導体１９ａが破線で示されている。

引き続く説明の利便のために、図５に示されるように、第２軸Ａｘ２及び第３軸Ａｘ３が導入される。第２軸Ａｘ２は、第１軸Ａｘ１に直交しており、第３軸Ａｘ３は、第１軸Ａｘ１及び第２軸Ａｘ２に直交する。本実施例では、第２軸Ａｘ２及び第３軸Ａｘ３は、それぞれ、半導体チップ１３の一対の一辺１３ａ、１３ｂ及び他の一対の一辺１３ｃ、１３ｄに沿って向きづけられる。

図５は、本実施の形態に係る半導体モジュール４１の平面図である。半導体モジュール４１は、第１の実施の形態に係る半導体装置１１、及びプリント回路基板４３を備える。半導体装置１１は、第１の実施の形態に係る半導体装置１１と同じ参照符号を付することによって重複する説明を省略する。

図６は、本実施の形態に係る半導体モジュール４１を示す断面図である。プリント回路基板４３は、主面４３ａ及び裏面４３ｂを有する。主面４３ａは、半導体装置１１を搭載する搭載エリア４３ｃと、搭載エリア４３ｃを囲む配線エリア４３ｄとを含む。プリント回路基板４３、半導体チップ１３、及び支持部分３１は、搭載エリア４３ｃにおいて、支持部分３１の主面３１ａ、プリント回路基板４３の主面４３ａに直交する第１軸Ａｘ１の方向に向かってこの順番で配置される。プリント回路基板４３は、配線エリア４３ｄに設けられた相互接続のための導体層４４を含む。導体層４４は、プリント回路基板４３に搭載された半導体装置１１のリード端子３３ｂに接続される。

半導体モジュール４１では、図５及び図６に示されるように、プリント回路基板４３は、導電層４５を有することができる。コンデンサ素子１５、第１導体１９ａ、及び第２導体１９ｂは、プリント回路基板４３の導電層４５と支持部分３１との間に設けられる。

この半導体モジュール４１によれば、半導体チップ１３の第１チップ電極２７ａ、第１導体１９ａ、コンデンサ素子１５の第１電極２９ａ、コンデンサ素子１５の第２電極２９ｂ、第２導体１９ｂ及び半導体チップ１３の第２チップ電極２７ｂを含む電気的な接続は、半導体チップ１３において半導体集積回路２５によって電気的に閉じられており、ループアンテナを形成する。支持部分３１の主面３１ａは、コンデンサ素子１５及び半導体チップ１３を支持しており、第１導体１９ａ及び第２導体１９ｂは、半導体チップ１３及びコンデンサ素子１５の一方から他方に向かって接続される。これ故に、支持部分３１は、支持部分３１からコンデンサ素子１５へ向かう方向の外部磁束といった電磁ノイズを遮蔽する。よって、該ループアンテナを貫く外部磁束量及び電磁ノイズを低減することを可能にする。

また、支持部分３１、半導体チップ１３、及びプリント回路基板４３が、支持部分３１の主面３１ａ（プリント回路基板４３の主面４３ａ）に直交する第１軸Ａｘ１方向に向かってこの順番で配置される。この配置により、半導体装置１１内においてループアンテナを構成する半導体チップ１３の第１チップ電極２７ａ、第２チップ電極２７ｂ、コンデンサ素子１５の第１電極２９ａ、第２電極２９ｂ、第１導体１９ａ及び第２導体１９ｂが、導電層４５と支持部分３１との間に位置する。該ループアンテナを導電層４５と支持部分３１との間に置くと、該ループアンテナを貫く外部磁束量や外来電磁ノイズを低減できる。

ループアンテナの一部である第１導体１９ａ及び第２導体１９ｂを上面視において支持部分３１の主面３１ａの外縁より内側に配置すると、支持部分３１によって半導体集積回路２５に作用する電磁誘導の影響を小さくできる。

さらに、ループアンテナの一部である第１導体１９ａ及び第２導体１９ｂを上面視において支持部分３１の主面３１ａの外縁及び導電層４５の外縁より内側に配置すると、支持部分３１及び導電層４５によって半導体集積回路２５に作用する電磁誘導の影響を小さくできる。

そのため、半導体モジュール４１は、上述した第１導体１９ａ及び第２導体１９ｂと支持部分３１の位置関係により半導体チップ１３及びコンデンサ素子１５の電気的な接続に起因する電磁誘導からの誘導電流を低減できる。さらに、半導体モジュール４１は、第１導体１９ａ及び第２導体１９ｂと導電層４５の位置関係により半導体チップ１３及びコンデンサ素子１５の電気的な接続に起因する電磁誘導からの誘導電流を低減できる。よって、誘導電流の発生によってもたらされる半導体チップ１３の不具合を抑制することが可能となる。

半導体装置１１が、支持部１７としてリードフレーム３３を有するとき、複数のリード端子３３ｂの少なくとも一部は、図６に示されるように、ダイパッド３３ａからコンデンサ素子１５に向かう方向に屈曲している。ここでのダイパッド３３ａからコンデンサ素子１５に向かう方向とは、図６の第１軸Ａｘ１のプリント回路基板４３へ向かう方向を指している。半導体装置１１がプリント回路基板４３に搭載されるとき、ダイパッド３３ａからコンデンサ素子１５及び半導体チップ１３に向かう方向である屈曲方向は、支持部分３１の一例であるダイパッド３３ａ、第１導体１９ａ及び第２導体１９ｂ、さらには、コンデンサ素子１５、並びにプリント回路基板４３の導電層４５が、この順に配置されることを可能にする。

図７は、本実施の形態に係る半導体モジュール４０を示す断面図である。図７における半導体モジュール４０の断面は、図７の半導体装置１１の断面が図６の半導体装置１１の断面に合うようにとられている。半導体モジュール４０は、第１の実施の形態に係る半導体装置１１、及びプリント回路基板４２を備える。半導体装置１１は、第１の実施の形態に係る半導体装置１１と同じ参照符号を付することによって重複する説明を省略する。

プリント回路基板４２は、主面４２ａ及び裏面４２ｂを有する。主面４２ａは、半導体装置１１を搭載する搭載エリア４２ｃと、搭載エリア４２ｃを囲む配線エリア４２ｄとを含む。プリント回路基板４２、半導体チップ１３、及び支持部分３１は、搭載エリア４２ｃにおいて、支持部分３１の主面３１ａ、プリント回路基板４２の主面４２ａに直交する第１軸Ａｘ１の方向に向かってこの順番で配置される。プリント回路基板４２は、配線エリア４２ｄに設けられた相互接続のための導体層４４を含む。導体層４４は、プリント回路基板４２に搭載された半導体装置１１のリード端子３３ｂに接続される。プリント回路基板４２は、プリント回路基板４２が導電層４５を備えない点で、図５及び図６に示されたプリント回路基板４３と異なる。

半導体装置１１が、支持部１７としてリードフレーム３３を有するとき、複数のリード端子３３ｂの少なくとも一部は、図７に示されるように、ダイパッド３３ａからコンデンサ素子１５に向かう方向に屈曲している。ここでのダイパッド３３ａからコンデンサ素子１５に向かう方向とは、図７の第１軸Ａｘ１のプリント回路基板４２へ向かう方向を指している。半導体装置１１がプリント回路基板４３に搭載されるとき、ダイパッド３３ａからコンデンサ素子１５及び半導体チップ１３に向かう方向である屈曲方向は、支持部分３１の一例であるダイパッド３３ａ、第１導体１９ａ及び第２導体１９ｂ、さらには、コンデンサ素子１５、並びにプリント回路基板４２が、この順に配置されることを可能にする。

図８から図１１を参照しながら、プリント回路基板４３のいくつかの例を示す。図９から図１１に示されたプリント回路基板４３は、導電層４５を備えており、この点で、図８に示されたプリント回路基板４２と異なっている。図８から図１１においても、第１軸Ａｘ１、第２軸Ａｘ２及び第３軸Ａｘ３が描かれている。

図８は、図７に示されたプリント回路基板４２を示す平面図である。図８を参照すると、一形態に係るプリント回路基板４２が示されており、プリント回路基板４２の主面４２ａの外形、第１導体１９ａ、及び第２導体１９ｂが、実線で描かれている。半導体チップ１３、コンデンサ素子１５、封止体２３、支持部分３１、及び搭載エリア４２ｃが、破線で描かれている。

封止体２３は、コンデンサ素子１５、半導体チップ１３、第１導体１９ａ、第２導体１９ｂ、及び支持部分３１（又はダイパッド３３ａ）を封止する。

この形態によれば、半導体チップ１３及びコンデンサ素子１５は、支持部分３１の主面３１ａによって支持され、また主面３１ａ上に配置されている。第１導体１９ａ及び第２導体１９ｂは、共に、半導体チップ１３及びコンデンサ素子１５を互いに電気的に接続するように、半導体チップ１３及びコンデンサ素子１５の一方から他方に向かって接続される。この接続によれば、半導体チップ１３の第１チップ電極２７ａ、第１導体１９ａ、コンデンサ素子１５の第１電極２９ａ、コンデンサ素子１５の第２電極２９ａ、第２導体１９ｂ、及び半導体チップ１３の第２チップ電極２７ｂを含む電気的な接続は、半導体チップ１３において半導体集積回路２５によって電気的に閉じられており、ループアンテナを形成する。支持部分３１は、支持部分３１からコンデンサ素子１５へ向かう方向の外部磁束といった電磁ノイズを遮蔽する。これにより、例えば、該ループアンテナを貫く外部磁束量を低減できる。

ループアンテナの一部である第１導体１９ａ及び第２導体１９ｂを支持部分３１の主面３１ａの外縁より内側に配置すると、支持部分３１によって半導体集積回路２５に作用する電磁誘導の影響を小さくできる。

また、この形態によれば、半導体チップ１３及びコンデンサ素子１５の電気的な接続に起因する電磁誘導からの誘導電流を低減できる。よって、誘導電流の発生によってもたらされる半導体チップ１３の不具合を抑制することが可能となる。

図９、図１０及び図１１を参照すると、プリント回路基板４３の主面４３ａが示されており、プリント回路基板４３及び導電層４５の外形並びに第１導体１９ａ及び第２導体１９ｂが、実線で描かれている。半導体チップ１３、コンデンサ素子１５、封止体２３、及び支持部分３１の外形は、破線で描かれている。

封止体２３は、コンデンサ素子１５、半導体チップ１３、第１導体１９ａ、第２導体１９ｂ、及び支持部分３１（又はダイパッド３３ａ）を封止する。封止体２３は、第２軸Ａｘ２の方向において第１サイズＳＺ１と、第３軸Ａｘ３の方向において第２サイズＳＺ２とを有する。

（変形例１）
図９を参照すると、プリント回路基板４３の導電層４５の外縁は、第２軸Ａｘ２の方向において第１サイズＳＺ１より小さい寸法を有すると共に、第３軸Ａｘ３の方向において第２サイズＳＺ２より小さい寸法を有する。コンデンサ素子１５、第１導体１９ａ、及び第２導体１９ｂは、導電層４５と支持部分３１との間に配置される。具体的には、導電層４５の外縁は、第１軸Ａｘ１の方向からの上面視において、コンデンサ素子１５の外縁並びに第１導体１９ａ及び第２導体１９ｂを含むループアンテナを内包し、半導体チップ１３の一部と重なる。

図１０は、図５及び図６に示されたプリント回路基板４３を示す平面図である。図１０を参照すると、プリント回路基板４３の導電層４５の外縁は、第２軸Ａｘ２の方向において第１サイズＳＺ１以上の寸法を有すると共に、第３軸Ａｘ３の方向において第２サイズＳＺ２以上の寸法を有する。半導体モジュール４１によれば、封止体２３は、第１軸Ａｘ１の方向からの上面視において単連結の導電体膜４５ａの外縁の内側にある。コンデンサ素子１５、半導体チップ１３、第１導体１９ａ及び第２導体１９ｂは、単連結の導電体膜４５ａと支持部分３１との間に配置される。

図９及び図１０に示されるように、プリント回路基板４３では、導電層４５は、搭載エリア４３ｃ内に設けられた単連結の導電体膜４５ａであることができる。第１導体１９ａ及び第２導体１９ｂは、プリント回路基板４３の導電体膜４５ａと支持部分３１との間に設けられる。この半導体モジュール４１によれば、単連結の導電体膜４５ａは、導電層４５として、支持部分３１のサイズの一部分に、又は支持部分３１のサイズより大きく設けられることができる。

単連結の導電体膜４５ａは、プリント回路基板４３からコンデンサ素子１５(及び／又は半導体チップ１３)への方向に向かう磁束や電磁ノイズを遮蔽できる。

また、プリント回路基板４３の導電体膜４５ａ及び支持部分３１により、部品コストを抑制し、プリント回路基板４３上の物理的配置の制約なく、電磁ノイズ耐性を向上させることができる。

（変形例２）
図１１を参照すると、導電層４５は、一又は複数の開口を有することができる。一例の導電層４５、例えば導電体膜４５ｂは、プリント回路基板４３の主面４３ａにおいて、第２軸Ａｘ２の方向に延在する複数の第１導電ストライプ４５ｄ及び第３軸Ａｘ３の方向に延在する複数の第２導電ストライプ４５ｅを有することができる。また、第１導電ストライプ４５ｄの少なくとも一部は、第２導電ストライプ４５ｅの少なくとも一部に交差する。第１導体１９ａ及び第２導体１９ｂは、プリント回路基板４３の導電層４５と支持部分３１との間に設けられる。図１１に示された導電層４５の形状を格子状の導電体膜４５ｂとして参照する。格子の一辺の開口サイズは、例えば１から５ミリメートルであることができる。

この半導体モジュール４１によれば、導電層４５は、格子状の導電体膜４５ｂであって、支持部分３１のサイズの一部分に、又は支持部分３１のサイズより大きく設けられることができる。

格子状の導電体膜４５ｂは、プリント回路基板４３からコンデンサ素子１５(及び／又は半導体チップ１３)への方向に向かう磁束や電磁ノイズを遮蔽できる。

また、プリント回路基板４３の導電体膜４５ｂ及び支持部分３１により、部品コストを抑制し、プリント回路基板４３上の物理的配置の制約なく、電磁ノイズ耐性を向上させることができる。

格子状の導電体膜４５ｂの外縁は、第２軸Ａｘ２の方向において第１サイズＳＺ１の寸法を有すると共に、第３軸Ａｘ３の方向において第２サイズＳＺ２の寸法を有することができる。この半導体モジュール４１によれば、封止体３５は、第１軸Ａｘ１の方向からの上面視において、格子状の導電体膜４５ｂの外縁の内側にある。コンデンサ素子１５、半導体チップ１３、第１導体１９ａ及び第２導体１９ｂは、格子状の導電体膜４５ｂと支持部分３１との間に配置される。

必要な場合には、格子状の導電体膜４５ｂの外縁は、図９に示された単連結の導電体膜４５ａのように、第２軸Ａｘ２の方向において第１サイズＳＺ１より小さい寸法を有すると共に、第３軸Ａｘ３の方向において第２サイズＳＺ２より小さい寸法を有することができる。コンデンサ素子１５、第１導体１９ａ、及び第２導体１９ｂは、導電体膜４５ｂと支持部分３１との間に配置される。具体的には、導電体膜４５ｂ（導電層４５）の外縁は、第１軸Ａｘ１の方向からの上面視において、コンデンサ素子１５の外縁並びに第１導体１９ａ及び第２導体１９ｂを含むループアンテナを内包し、半導体チップ１３の一部と重なる。

１１ 半導体装置
１３ 半導体チップ
１５ コンデンサ素子
１５ａ 本体
１５ｂ 主面
１５ｃ 裏面
１７ 支持部
１９ａ 第１導体
１９ｂ 第２導体
１９ｃ 第３導体
２３ 封止体
２５ 半導体集積回路
２５ａ 内部回路
２５ｂ 別の内部回路
２７ａ 第１チップ電極
２７ｂ 第２チップ電極
２７ｃ 第３チップ電極
２９ａ 第１電極
２９ｂ 第２電極
３１ 支持部分
３１ａ 主面
３３ リードフレーム
３３ａ ダイパッド
３３ｂ リード端子
４０ ４１ 半導体モジュール
４２ ４３ プリント回路基板
４２ａ ４３ａ 主面
４２ｂ ４３ｂ 裏面
４２ｃ ４３ｃ 搭載エリア
４５ 導電層
４５ａ、４５ｂ 導電体膜
４５ｄ 第１導電ストライプ
４５ｅ 第２導電ストライプ
Ａｘ１ 第１軸
Ａｘ２ 第２軸
Ａｘ３ 第３軸
ＲＥＦ１ 基準面
ＳＺ１、ＳＺ２ 寸法

Claims (12)

1. 半導体集積回路、第１チップ電極及び第２チップ電極を含む半導体チップと、
   第１電極及び第２電極を有するコンデンサ素子と、
   前記コンデンサ素子及び前記半導体チップを支持する主面を有する支持部分を含む支持部と、
   前記コンデンサ素子の前記第１電極及び前記第２電極を前記半導体チップの前記第１チップ電極及び前記第２チップ電極にそれぞれ接続するように延在する第１導体及び第２導体と、
   前記コンデンサ素子、前記半導体チップ、前記第１導体、前記第２導体、及び前記支持部分を囲む封止体と
   を備え、
   前記半導体集積回路は、内部回路、及び前記内部回路に電力を供給する電圧レギュレータを含み、
   前記電圧レギュレータは、前記第１チップ電極に接続される出力を有し、
   前記半導体チップの前記第１チップ電極、前記第２チップ電極、前記コンデンサ素子の前記第１電極、前記第２電極、前記第１導体、及び前記第２導体は、上面視において前記支持部分の前記主面の外縁より内側に配置されており、
   前記第１チップ電極、前記第１導体、前記コンデンサ素子の前記第１電極、前記コンデンサ素子の前記第２電極、前記第２導体、及び前記第２チップ電極を含む電気的接続は、前記半導体集積回路によって電気的に閉じられている、
   半導体装置。
2. 前記支持部は、リードフレームを含み、
   前記リードフレームは、前記支持部分であるダイパッド、及び前記ダイパッドから隔置された複数のリード端子を含み、
   前記封止体は、前記コンデンサ素子、前記半導体チップ、前記第１導体、前記第２導体、及び前記ダイパッドを封止する樹脂を含む、
   請求項１に記載された半導体装置。
3. 前記複数のリード端子の少なくとも１つは、前記ダイパッドから前記コンデンサ素子に向かう第１方向に屈曲している
   請求項２に記載された半導体装置。
4. 前記複数のリード端子の全てが、前記ダイパッドから前記コンデンサ素子に向かう第１方向に屈曲している
   請求項２に記載された半導体装置。
5. 前記第１導体は、前記半導体チップの前記第１チップ電極と前記コンデンサ素子の前記第１電極とを直接接続するボンディングワイヤを含む、
   請求項１から請求項４のいずれか一項に記載された半導体装置。
6. 前記第２導体は、前記半導体チップの前記第２チップ電極と前記支持部分の前記主面とを直接接続するボンディングワイヤを含み、
   前記コンデンサ素子の前記第２電極は、前記支持部分の前記主面に導電性接着剤により接続され、
   前記第２導体は、前記半導体チップの前記第２チップ電極と前記コンデンサ素子の前記第２電極とを直接接続するボンディングワイヤを含む、
   請求項１から請求項５のいずれか一項に記載された半導体装置。
7. 前記コンデンサ素子と外部を接続するインターコネクトは、上面視において前記支持部分の前記主面の外縁より内側に配置されている、
   請求項１から請求項５のいずれか一項に記載された半導体装置。
8. 請求項１から請求項７のいずれか一項に記載された半導体装置と、
   前記半導体装置を搭載する搭載エリアを含む主面を有するプリント回路基板と
   を含み、
   前記半導体チップの前記第１チップ電極、前記第２チップ電極、前記コンデンサ素子の前記第１電極、前記第２電極、前記第１導体、及び前記第２導体は、前記プリント回路基板と前記支持部分との間に設けられる、
   半導体モジュール。
9. 請求項１から請求項７のいずれか一項に記載された半導体装置と、
   前記半導体装置を搭載する搭載エリアを含む主面を有するプリント回路基板と
   を含み、
   前記プリント回路基板、前記半導体チップ、及び前記支持部分は、前記プリント回路基板の前記主面に直交する第１軸の方向に向かってこの順番で配置され、
   前記プリント回路基板は、導電層を有し、
   前記半導体チップの前記第１チップ電極、前記第２チップ電極、前記コンデンサ素子の前記第１電極、前記第２電極、前記第１導体、及び前記第２導体は、前記プリント回路基板の前記導電層と前記支持部分との間に設けられる、
   半導体モジュール。
10. 前記導電層は、前記プリント回路基板の前記主面において第１方向に延在する複数の第１導電ストライプ、及び前記第１方向に交差する第２方向に延在する複数の第２導電ストライプを有し、
    前記第１導電ストライプの少なくとも一部は、前記第２導電ストライプの少なくとも一部に交差している、
    請求項９に記載された半導体モジュール。
11. 前記導電層は、前記搭載エリアに設けられた単連結の導電体膜である、
    請求項９に記載された半導体モジュール。
12. 前記導電層の外縁は、前記第１軸の方向において、前記コンデンサ素子の外縁並びに前記第１導体及び前記第２導体を内包し、前記半導体チップの一部と重なる
    請求項１１に記載された半導体モジュール。