JP7661663B2 - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP7661663B2
JP7661663B2 JP2021097292A JP2021097292A JP7661663B2 JP 7661663 B2 JP7661663 B2 JP 7661663B2 JP 2021097292 A JP2021097292 A JP 2021097292A JP 2021097292 A JP2021097292 A JP 2021097292A JP 7661663 B2 JP7661663 B2 JP 7661663B2
Authority
JP
Japan
Prior art keywords
conductive pad
core ball
conductive
main surface
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021097292A
Other languages
English (en)
Other versions
JP2022188977A (ja
JP2022188977A5 (ja
Inventor
信一朗 関島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2021097292A priority Critical patent/JP7661663B2/ja
Priority to US17/805,302 priority patent/US12406953B2/en
Priority to CN202210638855.1A priority patent/CN115472589A/zh
Priority to KR1020220069339A priority patent/KR20220167226A/ko
Publication of JP2022188977A publication Critical patent/JP2022188977A/ja
Publication of JP2022188977A5 publication Critical patent/JP2022188977A5/ja
Application granted granted Critical
Publication of JP7661663B2 publication Critical patent/JP7661663B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13562—On the entire exposed surface of the core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81091—Under pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Description

本開示は、半導体装置及び半導体装置の製造方法に関する。
銅コアボールをスペーサ部材として用いて上基板と下基板とを接続した半導体パッケージが開示されている（特許文献１）。
特開２０１２－９７８２号公報
特許文献１に記載の半導体パッケージによれば、所期の目的は達成されるものの、銅コアボールと下基板及び上基板との間により高い接続信頼性が望まれる。
本開示は、接続信頼性を向上することができる半導体装置及び半導体装置の製造方法を提供することを目的とする。
本開示の一形態によれば、第１主面を有し、前記第１主面に第１導電パッドを備えた第１基板と、前記第１主面に対向する第２主面を有し、前記第２主面に第２導電パッドを備えた第２基板と、前記第１基板と前記第２基板との間に配置され、前記第１基板の前記第１主面に実装された半導体素子と、前記第１導電パッド及び前記第２導電パッドに接触する銅製の導電性コアボールと、を有し、前記第１主面に垂直な第１方向における前記導電性コアボールの最大寸法は、前記導電性コアボールの前記第１主面に平行な面内での最大直径よりも小さく、前記最大寸法は、前記最大直径の８５．０％～９５．０％であり、前記導電性コアボールに前記第１方向に平行な圧縮応力が作用しており、前記導電性コアボールは、前記第１導電パッドに直接接触する第１接触面と、前記第２導電パッドに直接接触する第２接触面と、を有する半導体装置が提供される。
開示の技術によれば、接続信頼性を向上することができる。
実施形態に係る半導体装置を示す断面図である。 実施形態における銅コアボールを示す断面図である。 実施形態に係る半導体装置の製造方法を示す断面図（その１）である。 実施形態に係る半導体装置の製造方法を示す断面図（その２）である。 実施形態に係る半導体装置の製造方法を示す断面図（その３）である。 実施形態に係る半導体装置の製造方法を示す断面図（その４）である。 実施形態に係る半導体装置の製造方法を示す断面図（その５）である。 実施形態に係る半導体装置の製造方法を示す断面図（その６）である。 参考例における銅コアボールを示す断面図である。 実施形態の変形例における銅コアボールを示す断面図である。
以下、実施形態について添付の図面を参照しながら具体的に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複した説明を省くことがある。また、本開示においては、Ｘ１－Ｘ２方向、Ｙ１－Ｙ２方向、Ｚ１－Ｚ２方向を相互に直交する方向とする。Ｘ１－Ｘ２方向及びＹ１－Ｙ２方向を含む面をＸＹ面と記載し、Ｙ１－Ｙ２方向及びＺ１－Ｚ２方向を含む面をＹＺ面と記載し、Ｚ１－Ｚ２方向及びＸ１－Ｘ２方向を含む面をＺＸ面と記載する。なお、便宜上、Ｚ１－Ｚ２方向を上下方向とし、Ｚ１側を上側、Ｚ２側を下側とする。また、平面視とは、Ｚ１側から対象物を視ることをいい、平面形状とは、対象物をＺ１側から視た形状のことをいう。但し、半導体装置は天地逆の状態で用いることができ、又は任意の角度で配置することができる。
本実施形態は、半導体装置及びその製造方法に関する。図１は、実施形態に係る半導体装置を示す断面図である。
実施形態に係る半導体装置１０は、下基板１００と、上基板２００と、半導体素子３００とを有する。下基板１００はＸＹ面に略平行な上面１０１を有し、上基板２００はＸＹ面に略平行な下面２０１を有する。上基板２００は下基板１００の上側（Ｚ１側）に配置されている。上基板２００の下面２０１が下基板１００の上面１０１に対向している。下基板１００は第１基板の一例であり、上基板２００は第２基板の一例である。下基板１００の上面１０１は第１主面の一例であり、上基板２００の下面２０１は第２主面の一例である。
下基板１００は、例えば、コア層１１０と、コア層１１０の上面に設けられたビルドアップ層１２０と、コア層１１０の下面に設けられたビルドアップ層１３０とを有する。下基板１００が、コア層を含まないコアレス基板であってもよい。
コア層１１０は、貫通孔１１４が形成された絶縁性の基材１１１と、貫通孔１１４の内壁面に形成された貫通導電ビア１１２と、貫通導電ビア１１２の内側に充填された充填材１１３とを有する。例えば、コア層１１０の材料はガラスエポキシ等であり、貫通導電ビア１１２の材料は銅等である。
ビルドアップ層１２０は、絶縁層１２１と、配線層１２２と、ソルダレジスト層１２３とを有する。ソルダレジスト層１２３には、上基板２００との接続用の開口部１２３Ａと、半導体素子３００の実装用の開口部１２３Ｂとが形成されている。配線層１２２は、絶縁層１２１の最上面に、上基板２００との接続用の導電パッド１２４Ａと、半導体素子３００の実装用の導電パッド１２４Ｂとを含む。導電パッド１２４Ａは開口部１２３Ａから露出し、導電パッド１２４Ｂは開口部１２３Ｂから露出する。配線層１２２の材料は、例えば銅等の導電体である。導電パッド１２４Ａは第１導電パッドの一例である。
ビルドアップ層１３０は、絶縁層１３１と、配線層１３２と、ソルダレジスト層１３３とを有する。ソルダレジスト層１３３には、外部接続用の開口部１３３Ａが形成されている。配線層１３２は、絶縁層１３１の最下面に導電パッド１３４を含む。導電パッド１３４は開口部１３３Ａから露出する。配線層１３２の材料は、例えば銅等の導電体である。導電パッド１３４上にはんだボール１３５が設けられている。
導電パッド１２４Ａと、導電パッド１２４Ｂと、導電パッド１３４とが、配線層１２２、貫通導電ビア１１２及び配線層１３２を介して電気的に接続されている。ビルドアップ層１２０に含まれる絶縁層１２１及び配線層１２２の数、ビルドアップ層１３０に含まれる絶縁層１３１及び配線層１３２の数は特に限定されない。
半導体素子３００は下基板１００の上面１０１にフリップチップ実装されている。すなわち、半導体素子３００のバンプ３０１が接合材３１０を介して下基板１００の導電パッド１２４Ｂに電気的に接続されている。接合材３１０は、例えばはんだから構成される。半導体素子３００と下基板１００との間にはアンダーフィル材３２０が充填されている。
上基板２００は、例えば、コア層２１０と、導電パッド２１１と、導電パッド２１２と、ソルダレジスト層２１４と、ソルダレジスト層２１５とを有する。
導電パッド２１１はコア層２１０の下面に設けられており、導電パッド２１２はコア層２１０の上面に設けられている。導電パッド２１２は、コア層２１０に形成されたビアホール２１３を通じて導電パッド２１１に接続されている。導電パッド２１１及び導電パッド２１２の材料は、例えば銅等の導電体である。導電パッド２１１は第２導電パッドの一例である。
ソルダレジスト層２１４はコア層２１０の下面を覆っている。ソルダレジスト層２１４には、下基板１００との接続用の開口部２１４Ａが形成されている。導電パッド２１１は開口部２１４Ａから露出する。ソルダレジスト層２１５はコア層２１０の上面を覆っている。ソルダレジスト層２１５には、外部接続用の開口部２１５Ａが形成されている。導電パッド２１２は開口部２１５Ａから露出する。導電パッド２１２は、半導体素子、受動素子又は他の配線基板等の電子部品を上基板２００に搭載するために用いられる。
半導体装置１０は、下基板１００の導電パッド１２４Ａと上基板２００の導電パッド２１１とに接触する銅（Ｃｕ）コアボール２０を有する。ここで、銅コアボール２０について詳細に説明する。図２は、銅コアボール２０を示す断面図である。
下基板１００の導電パッド１２４Ａと、上基板２００の導電パッド２１１とは互いに対向している。そして、銅コアボール２０は、導電パッド１２４Ａ及び導電パッド２１１の両方に接触している。銅コアボール２０は、導電パッド１２４Ａに直接接触する第１接触面２１と、導電パッド２１１に直接接触する第２接触面２２とを有する。銅コアボール２０は、下基板１００の上面１０１に垂直な第１方向、すなわちＺ１－Ｚ２方向における最大寸法Ｄ１と、上面１０１に平行な面、すなわちＸＹ面に平行な面内での最大直径Ｄ２とを有し、最大寸法Ｄ１は最大直径Ｄ２よりも小さい。最大寸法Ｄ１は、Ｚ１－Ｚ２方向における銅コアボール２０の寸法の最大値である。最大寸法Ｄ１は、いわば銅コアボール２０の高さである。最大直径Ｄ２は、ＸＹ面に平行な面内での銅コアボール２０の直径の最大値である。例えば、最大寸法Ｄ１は、最大直径Ｄ２の９０％程度である。銅コアボール２０の表面にＮｉ層が形成されていてもよい。
銅コアボール２０の形状は楕円体状であってもよい。本開示における楕円体状とは、数学的に定義される厳密な楕円体を意味するものではない。銅コアボール２０が楕円体状である場合、最大寸法Ｄ１は楕円体の短径に相当し、最大直径Ｄ２は楕円体の長径に相当する。第１接触面２１及び第２接触面２２は平坦な面であってもよく、銅コアボール２０の中心から外側に向かって凸状になった曲面であってもよい。
第１接触面２１及び第２接触面２２の平面形状は円形状である。第１接触面２１の第１直径及び第２接触面２２の第２直径は、最大直径Ｄ２の１０％程度である。また、第１接触面２１の第１面積及び第２接触面２２の第２面積は、銅コアボール２０のＸＹ面に平行な断面積のうち最大の断面積（最大断面積）の１％程度である。
銅コアボール２０の側面ははんだ層３０により覆われている。はんだ層３０は導電パッド１２４Ａ及び導電パッド２１１の両方に接触していてもよい。はんだ層３０の材料は、例えば、Ｓｎ（錫）、Ｓｎ－Ａｇ（銀）系、Ｓｎ－Ｃｕ系、Ｓｎ－Ａｇ－Ｃｕ系のＰｂ（鉛）フリーはんだである。
上基板２００と下基板１００との間にモールド樹脂４０が充填され、上基板２００は下基板１００に対して固定されている。上基板２００と下基板１００との間の距離は銅コアボール２０により維持されている。
次に、実施形態に係る半導体装置１０の製造方法について説明する。図３～図８は、実施形態に係る半導体装置１０の製造方法を示す断面図である。
まず、図３に示すように、下基板１００を準備する。上述のように、下基板１００は、導電パッド１２４Ａ及び導電パッド１２４Ｂ等を有する。次いで、導電パッド１２４Ｂの上に、例えば接合材３１０を形成する。接合材３１０は、電解めっき法等により形成することができる。
次いで、図４に示すように、バンプ３０１が形成された半導体素子３００を下基板１００にフリップチップ実装する。すなわち、接合材３１０を介してバンプ３０１を下基板１００の導電パッド１２４Ｂに電気的に接続する。次いで、半導体素子３００と下基板１００との間にアンダーフィル材３２０を充填する。
また、図５に示すように、上基板２００を準備する。上述のように、上基板２００は、導電パッド２１１等を有する。次いで、銅コア付きはんだボール２４を導電パッド２１１の上に搭載する。銅コア付きはんだボール２４は、球体状の銅コアボール２３と、銅コアボール２３の外周に設けられたはんだ層３０とを有する。本開示における球体状とは、数学的に定義される厳密な球体を意味するものではない。銅コアボール２３の表面にＮｉ層が形成されていてもよい。
半導体素子３００と下基板１００との間へのアンダーフィル材３２０の充填と、銅コア付きはんだボール２４の搭載の後、図６に示すように、下基板１００と上基板２００との間にモールド樹脂４０を設けながら、銅コア付きはんだボール２４が導電パッド１２４Ａに接するようにして、上基板２００を下基板１００の上に載置する。半導体素子３００は、下基板１００と上基板２００との間に配置される。
次いで、図６に示す下基板１００及び上基板２００を含む積層構造体をＺ１－Ｚ２方向で圧縮しながら、はんだ層３０のリフローを行う。この結果、図７に示すように、球体状の銅コアボール２３がＺ１－Ｚ２方向で圧縮されて楕円体状の銅コアボール２０が形成される。また、はんだ層３０の成分（例えば錫）と、導電パッド１２４Ａの成分（例えば銅）及び導電パッド２１１の成分（例えば銅）とから合金層（図示せず）が形成される。リフローの温度は、例えば２６０℃程度である。
次いで、図８に示すように、導電パッド１３４の上にはんだボール１３５を形成する。
このようにして、実施形態に係る半導体装置１０を製造することができる。
なお、上基板２００を下基板１００の上に載置する際にモールド樹脂４０を設けずに、楕円体状の銅コアボール２０が形成された後にモールド樹脂４０を設けてもよい。また、上基板２００を下基板１００の上に載置する際にモールド樹脂４０を設けずに、図６に示す下基板１００及び上基板２００を含む積層構造体をＺ１－Ｚ２方向で圧縮する際にモールド樹脂４０を設けてもよい。
ここで、本実施形態の効果について、参考例と比較しながら説明する。図９は、参考例における銅コアボールを示す断面図である。
参考例では、図９に示すように、銅コアボール２０に代えて、球体状の銅コアボール２５が設けられている。銅コアボール２５は球体状であるため、銅コアボール２５のＺ１－Ｚ２方向における最大寸法Ｄ３は、銅コアボール２５のＸＹ面に平行な面内での最大直径Ｄ４と等しい。銅コアボール２５は導電パッド１２４Ａに接触する第１接触点２６と、導電パッド２１１に接触する第２接触点２７とを有する。他の構成は、本実施形態と同様である。
本実施形態に係る半導体装置１０では、銅コアボール２０のＺ１－Ｚ２方向における最大寸法Ｄ１が、銅コアボール２０のＸＹ面に平行な面内での最大直径Ｄ２よりも小さく、銅コアボール２０が導電パッド１２４Ａに接触する第１接触面２１と、導電パッド２１１に接触する第２接触面２２とを有する。
このように、参考例では、銅コアボール２５が点で導電パッド１２４Ａ及び導電パッド２１１に接触するのに対し、本実施形態では、銅コアボール２０が面で導電パッド１２４Ａ及び導電パッド２１１に接触する。このため、本実施形態によれば、参考例と比較して、銅コアボール２０と、下基板１００及び上基板２００との間に高い接続信頼性を得ることができる。
また、上述のように、はんだ層３０のリフローの際に合金層が形成される。合金層の形成に伴ってはんだ層３０の体積が減少するが、本実施形態によれば、はんだ層３０の体積が減少したとしても、優れた接続信頼性を得ることができる。
また、本実施形態では、球体状の銅コアボール２３が圧縮されて楕円体状の銅コアボール２０が形成される際に、はんだ層３０が導電パッド１２４Ａの上及び導電パッド２１１の上で広がる。つまり、はんだ層３０が広く導電パッド１２４Ａ及び導電パッド２１１に接触する。このため、合金層の形成に伴ってはんだ層３０の体積が減少したとしても、下基板１００と上基板２００との間の接続を強固に維持することができる。
また、下基板１００及び上基板２００の反り等に起因して、はんだ層３０のリフロー前に、導電パッド１２４Ａと導電パッド２１１との間の距離にばらつきが生じていることがある。この場合、参考例では、銅コアボール２５が導電パッド１２４Ａ又は導電パッド２１１に接触できないおそれがある。一方、本実施形態では、導電パッド１２４Ａと導電パッド２１１との間に銅コアボール２３を挟み、銅コアボール２３を圧縮して銅コアボール２０としているため、銅コアボール２０を導電パッド１２４Ａ及び導電パッド２１１により確実に接触させることができる。更に、銅コアボール２３と銅コアボール２５のサイズが同一であれば、本実施形態では、半導体装置１０の高さ（Ｚ１－Ｚ２方向の寸法）を小さくすることができる。
なお、銅コアボール２３の圧縮の際に導電パッド１２４Ａ及び導電パッド２１１も変形してよい。また、銅コアボール２０が導電パッド１２４Ａ及び導電パッド２１１にめり込んでいてもよい。銅コアボール２０が導電パッド１２４Ａ及び導電パッド２１１にめり込んでいる場合、第１接触面２１及び第２接触面２２が曲面となりやすく、第１接触面２１及び第２接触面２２が平坦面の場合と比較して、第１接触面２１及び第２接触面２２の面積を大きく確保しやすい。
例えば、図１０に示すように、銅コアボール２０の第１接触面２１及び第２接触面２２が曲面となっていてもよい。また、導電パッド１２４Ａが第１接触面２１の形状に沿って湾曲した第１湾曲部１２４Ｘを有してもよく、導電パッド２１１が第２接触面２２の形状に沿って湾曲した第２湾曲部２１１Ｘを有してもよい。図１０は、実施形態の変形例における銅コアボールを示す断面図である。
最大寸法Ｄ１は、最大直径Ｄ２の、好ましくは８０．０％～９９．９％であり、より好ましくは８５．０％～９５．０％である。最大寸法Ｄ１の最大直径Ｄ２に対する比が小さいほど、第１接触面２１及び第２接触面２２の面積を大きく確保しやすい。一方、最大寸法Ｄ１の最大直径Ｄ２に対する比が小さすぎる場合、下基板１００と上基板２００との間に適切な距離を確保しながら、銅コアボール２０同士の間の短絡を抑制することが困難になるおそれがある。
第１接触面２１の第１直径及び第２接触面２２の第２直径は、最大直径Ｄ２の、好ましくは０．１％～２０．０％であり、より好ましくは５．０％～１５．０％である。第１直径及び第２直径の最大直径Ｄ２に対する比が大きいほど、第１接触面２１及び第２接触面２２の面積を大きく確保しやすい。一方、第１直径及び第２直径の最大直径Ｄ２に対する比を大きくするためには、銅コアボール２３をより強い力で圧縮する必要があり、加工が困難になるおそれがある。第１接触面２１の第１直径、第２接触面２２の第２直径の少なくとも一方が上記の好ましい範囲にあれば、接続信頼性を向上しやすく、少なくとも一方が上記のより好ましい範囲にあれば、接続信頼性を更に向上しやすい。
以上、好ましい実施の形態等について詳説したが、上述した実施の形態等に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態等に種々の変形及び置換を加えることができる。
１０ 半導体装置
２０ 銅コアボール
２１ 第１接触面
２２ 第２接触面
１００ 下基板
１０１ 上面
１２４Ａ、１２４Ｂ 導電パッド
２００ 上基板
２０１ 下面
２１１ 導電パッド
３００ 半導体素子

Claims (8)

  1. 第１主面を有し、前記第１主面に第１導電パッドを備えた第１基板と、
    前記第１主面に対向する第２主面を有し、前記第２主面に第２導電パッドを備えた第２基板と、
    前記第１基板と前記第２基板との間に配置され、前記第１基板の前記第１主面に実装された半導体素子と、
    前記第１導電パッド及び前記第２導電パッドに接触する銅製の導電性コアボールと、
    を有し、
    前記第１主面に垂直な第１方向における前記導電性コアボールの最大寸法は、前記導電性コアボールの前記第１主面に平行な面内での最大直径よりも小さく、
    前記最大寸法は、前記最大直径の８５．０％～９５．０％であり、
    前記導電性コアボールに前記第１方向に平行な圧縮応力が作用しており、
    前記導電性コアボールは、
    前記第１導電パッドに直接接触する第１接触面と、
    前記第２導電パッドに直接接触する第２接触面と、
    を有することを特徴とする半導体装置。
  2. 前記導電性コアボールの形状は楕円体状であることを特徴とする請求項１に記載の半導体装置。
  3. 前記導電性コアボールの側面を覆うはんだ層を有することを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記第１導電パッド及び前記第２導電パッドの材料は銅であり、
    前記はんだ層は錫を含有し、
    前記第１導電パッドと前記はんだ層との間、及び前記第２導電パッドと前記はんだ層との間に、錫及び銅を含有する合金層が存在することを特徴とする請求項３に記載の半導体装置。
  5. 前記第１接触面の第１直径及び前記第２接触面の第２直径は、前記導電性コアボールの前記最大直径の５．０％～１５．０％であることを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。
  6. 前記第１導電パッドは、前記導電性コアボールの前記第１接触面の形状に沿って湾曲した第１湾曲部を有することを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置。
  7. 前記第２導電パッドは、前記導電性コアボールの前記第２接触面の形状に沿って湾曲した第２湾曲部を有することを特徴とする請求項１乃至６のいずれか１項に記載の半導体装置。
  8. 第１主面を有し、前記第１主面に第１導電パッドを備えた第１基板の前記第１主面に半導体素子を実装する工程と、
    第２主面を有し、前記第２主面に第２導電パッドを備えた第２基板の前記第２導電パッドの上に球体状の銅製の導電性コアボールを搭載する工程と、
    前記第２主面を前記第１主面に対向させ、前記導電性コアボールを前記第１導電パッド及び前記第２導電パッドに接合する工程と、
    を有し、
    前記導電性コアボールを前記第１導電パッド及び前記第２導電パッドに接合する工程は、前記導電性コアボールを前記第１主面に垂直な第１方向で圧縮して、前記第１方向における前記導電性コアボールの最大寸法を、前記導電性コアボールの前記第１主面に平行な面内での最大直径よりも小さくする工程を有し、
    前記最大寸法を前記最大直径よりも小さくする工程の後において、
    前記最大寸法は、前記最大直径の８５．０％～９５．０％であり、
    前記導電性コアボールに前記第１方向に平行な圧縮応力が作用することを特徴とする半導体装置の製造方法。
JP2021097292A 2021-06-10 2021-06-10 半導体装置及び半導体装置の製造方法 Active JP7661663B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021097292A JP7661663B2 (ja) 2021-06-10 2021-06-10 半導体装置及び半導体装置の製造方法
US17/805,302 US12406953B2 (en) 2021-06-10 2022-06-03 Semiconductor apparatus and method of making semiconductor apparatus
CN202210638855.1A CN115472589A (zh) 2021-06-10 2022-06-07 半导体装置及半导体装置的制造方法
KR1020220069339A KR20220167226A (ko) 2021-06-10 2022-06-08 반도체 장치 및 반도체 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021097292A JP7661663B2 (ja) 2021-06-10 2021-06-10 半導体装置及び半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2022188977A JP2022188977A (ja) 2022-12-22
JP2022188977A5 JP2022188977A5 (ja) 2024-04-11
JP7661663B2 true JP7661663B2 (ja) 2025-04-15

Family

ID=84363399

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021097292A Active JP7661663B2 (ja) 2021-06-10 2021-06-10 半導体装置及び半導体装置の製造方法

Country Status (4)

Country Link
US (1) US12406953B2 (ja)
JP (1) JP7661663B2 (ja)
KR (1) KR20220167226A (ja)
CN (1) CN115472589A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20250323136A1 (en) * 2024-04-12 2025-10-16 Qualcomm Incorporated Integrated circuit (ic) package including two substrates and vertical interconnects coupling the two substrates, the vertical interconnects comprising a metal ball and metal pin combination to address an increased distance between substrates

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007069606A1 (ja) 2005-12-14 2007-06-21 Shinko Electric Industries Co., Ltd. チップ内蔵基板およびチップ内蔵基板の製造方法
JP2011187635A (ja) 2010-03-08 2011-09-22 Hitachi Metals Ltd 半導体装置およびその製造方法
JP2012099642A (ja) 2010-11-02 2012-05-24 Hitachi Metals Ltd 半導体装置、それを用いた電子部品およびそれらの製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3270813B2 (ja) * 1995-07-11 2002-04-02 株式会社ピーエフユー 半導体装置とその製造方法
US5926694A (en) * 1996-07-11 1999-07-20 Pfu Limited Semiconductor device and a manufacturing method thereof
JPH10270496A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法
US6610591B1 (en) * 2000-08-25 2003-08-26 Micron Technology, Inc. Methods of ball grid array
US20080142968A1 (en) * 2006-12-15 2008-06-19 International Business Machines Corporation Structure for controlled collapse chip connection with a captured pad geometry
JP5525793B2 (ja) * 2009-10-19 2014-06-18 パナソニック株式会社 半導体装置
JP5421863B2 (ja) 2010-06-28 2014-02-19 新光電気工業株式会社 半導体パッケージの製造方法
US20130043573A1 (en) * 2011-08-15 2013-02-21 Advanced Analogic Technologies (Hong Kong) Limited Solder Bump Bonding In Semiconductor Package Using Solder Balls Having High-Temperature Cores
JP6352644B2 (ja) * 2014-02-12 2018-07-04 新光電気工業株式会社 配線基板及び半導体パッケージの製造方法
US10157850B1 (en) * 2017-07-28 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor packages and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007069606A1 (ja) 2005-12-14 2007-06-21 Shinko Electric Industries Co., Ltd. チップ内蔵基板およびチップ内蔵基板の製造方法
JP2011187635A (ja) 2010-03-08 2011-09-22 Hitachi Metals Ltd 半導体装置およびその製造方法
JP2012099642A (ja) 2010-11-02 2012-05-24 Hitachi Metals Ltd 半導体装置、それを用いた電子部品およびそれらの製造方法

Also Published As

Publication number Publication date
JP2022188977A (ja) 2022-12-22
KR20220167226A (ko) 2022-12-20
US20220399293A1 (en) 2022-12-15
US12406953B2 (en) 2025-09-02
CN115472589A (zh) 2022-12-13

Similar Documents

Publication Publication Date Title
JP5601751B2 (ja) 半導体装置
JP6408986B2 (ja) Ｂｖａインタポーザ
US11482500B2 (en) Method of forming an electronic device structure having an electronic component with an on-edge orientation and related structures
JP2009514237A (ja) 金属立方形半導体デバイスおよび方法
CN101145545A (zh) 包括元件安装表面被树脂层涂覆的布线基板的半导体装置
JP2007103737A (ja) 半導体装置
JP2015153816A (ja) 配線基板、半導体パッケージ及び半導体パッケージの製造方法
JP2006295127A (ja) フリップチップパッケージ構造及びその製作方法
JP2008085089A (ja) 樹脂配線基板および半導体装置
JP2017174849A (ja) 半導体装置及び半導体装置の製造方法
WO2006064863A1 (ja) プリント配線板
JP7661663B2 (ja) 半導体装置及び半導体装置の製造方法
JP2009111307A (ja) 部品内蔵配線板
CN111755409A (zh) 半导体封装基板及其制法与电子封装件及其制法
KR101394647B1 (ko) 반도체 패키지 및 그 제조방법
EP4090141A1 (en) Composite wiring substrate, semiconductor device, and method of manufacturing composite wiring substrate
KR100744138B1 (ko) 볼 그리드 어레이 반도체 패키지 및 그의 제조방법
JP2008153536A (ja) 電子部品内蔵基板および電子部品内蔵基板の製造方法
TW201507097A (zh) 半導體晶片及具有半導體晶片之半導體裝置
KR101391108B1 (ko) 반도체 패키지 제조방법
US12438074B2 (en) Semiconductor apparatus
JP5934057B2 (ja) プリント回路基板
JP2011029669A (ja) 半導体装置
JP2008135483A (ja) 電子部品内蔵基板およびその製造方法
JP6007956B2 (ja) 部品内蔵配線板

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240403

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240403

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20241129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20241203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20250128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250312

R150 Certificate of patent or registration of utility model

Ref document number: 7661663

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150