JP7584512B2 - データ伝送システムのための時間依存ライン等化器 - Google Patents

Description

本発明は、一般に、電気通信システムに関し、より詳細には、高速データ伝送システムにおける等化に関する。

ネットワーキングおよびコンピューティング・システムの最新の電気データ伝送システムは、一般に、チャネル時間分散およびその結果として生じるシンボル間干渉（ＩＳＩ）から生じる歪みを低減するための等化技術を使用する。既知のシステムでは、これらの等化技術は、一般に、送信器デバイスまたは受信器デバイスあるいはその両方でのフィード・フォワード等化（ＦＦＥ）の使用に基づき、システムによっては、受信器連続時間等化（ＣＴＥ）および判定帰還等化（ＤＦＥ）と組み合わされる。等化システムの目標には、受信器のデータ・サンプル時に可能な限り多くのＩＳＩを取り除いて、回復可能なビット誤り率（ＢＥＲ）を改善することが含まれる。最新のシステムのデータ・レートは１００Ｇｂ／ｓ以上に上昇し続けているので、実際の実施態様で達成可能なクロック精度が、システム性能を著しく制限し始める可能性がある。これらの高データ・レートでは、完全な伝送シンボル期間は２０ｐｓ以下になる可能性がある。ＦＦＥ／ＣＴＥ／ＤＦＥの使用に基づく既知の等化システムは、この２０ｐｓ間隔内の１つの特定の時点にＩＳＩを取り除いている。達成可能なクロック精度の事実上の制限のために、所与の受信器サンプルは、等化される特定の時点よりも遅くまたは早く等化信号をサンプリングする可能性があり、それにより、ＢＥＲの劣化がもたらされ、最終的に、達成可能なクロック精度の事実上の制限に起因して達成可能な最大データ・レートが制限される。

１つの実施形態によれば、データ等化システムが提供される。データ・クロック入力部が、クロック信号を受け取るように構成される。クロック信号と同期して状態を変化させる伝送シンボルのデータ信号を受け取るように動作する入力ノードがある。第１のタップが、入力ノードに結合される。第２のタップが、データ信号のバリエーションを受け取るように構成される。第１のタップの重みまたは第２のタップの重みの少なくとも一方が、各伝送シンボルと同期して繰り返す制御パラメータによって動的に調整される。

１つの実施形態において、データ信号のバリエーションは、データ信号の時間遅延である。

１つの実施形態において、動的制御パラメータは、伝送シンボルの入力時間シーケンスの時間依存関数変換（time dependent functional transformation）を提供する。

１つの実施形態において、データ等化システムは、フィード・フォワード等化器（ＦＦＥ）である。

１つの実施形態において、データ等化システムは送信器回路の一部である。

１つの実施形態において、データ等化システムは受信器回路の一部である。

１つの実施形態において、動的制御パラメータは直線傾斜（linear ramp）である。

１つの実施形態において、動的制御パラメータは非線形関数である。

１つの実施形態において、第１および第２のタップは、複数のタップの一部である。複数のタップのうちの少なくとも１つは、各伝送シンボルにより静的に制御されるタップ重みを有する。

１つの実施形態において、第１のタップは、各伝送シンボルに対して一定であるタップ重みを有するプレカーソル・タップ（precursor tap）である。第２のタップは、動的制御パラメータによって調整されるタップ重みを有する第１のポストカーソル・タップ（postcursor tap）である。

１つの実施形態において、動的制御パラメータは差動である。

様々な実施形態によれば、信号を等化するための方法、コンピューティング・デバイス、および非一過性コンピュータ可読ストレージ媒体が提供される。第１のタップおよび第２のタップを有する等化システムが提供される。データ・クロックが受け取られる。データ・クロックと同期して状態を変化させる伝送シンボルのデータ入力が受け取られる。第１のタップまたは第２のタップの少なくとも一方のタップ重みが、データ・クロックの各伝送シンボルと同期して繰り返す動的制御パラメータにより調整される。等化システムにおけるすべてのタップの重みが合計される。出力データが、システムにおけるすべてのタップの合計された重みに基づいて提供される。

１つの実施形態において、第２のタップが、データ入力の時間遅延バージョンを受け取る。

１つの実施形態において、動的制御パラメータが、伝送シンボルの入力時間シーケンス（input time sequence）の時間依存関数変換を提供する。

１つの実施形態において、データ等化システムは、フィード・フォワード等化器（ＦＦＥ）である。

１つの実施形態において、動的制御パラメータは直線傾斜である。

１つの実施形態において、動的制御パラメータは非線形関数である。

１つの実施形態において、第１および第２のタップは、複数のタップの一部であり、複数のタップのうちの少なくとも１つは、各伝送シンボルにより静的に制御されるタップ重みを有する。

１つの実施形態において、第１のタップの重みは、各伝送シンボルに対して一定に保持される。

１つの実施形態において、第２のタップの重みが、動的制御パラメータにより調整される。

１つの実施形態において、第１のタップまたは第２のタップの少なくとも一方の重みは、動的制御パラメータによって差動的に制御される。

本明細書で論じる特徴によって、長距離（２５ｄＢ＋損失）チャネルを介した頑健な１００Ｇｂ／ｓ ４レベル・データ伝送が、ＨＥＹＥマージンを３倍まで改善することによって提供される。１００Ｇｂ／ｓシステムを含む様々な伝送システムが、より低いビット誤り率（ＢＥＲ）によりさらに確実に機能することができる。一般に、本明細書の教示は、静的等化器と比較して、ＨＥＹＥマージンを２倍、３倍、またはそれを超えて向上させる。それに加えてさらに、通信システムのジッタ許容範囲（ＪＴＯＬ）が改善されるとともに、システム・クロックのジッタへの要件が緩和される。

これらのおよび他の特徴は、添付の図面に関連して読むことができるその例示的な実施形態の以下の詳細な説明から明らかになるであろう。

図面は、例示的な実施形態のものである。それらは、すべての実施形態を示しているわけではない。他の実施形態が、加えてまたは代わりに使用されてもよい。明白であるかまたは不要である可能性がある詳細は、スペースを節約するために、またはより効果的な例証のために省略されることがある。いくつかの実施形態は、追加の構成要素またはステップを用いて、または図示された構成要素またはステップのすべてを用いずに、あるいはその両方で実践され得る。同じ数字が異なる図面に現われる場合、それは、同じまたは同様の構成要素またはステップを指す。

一実施形態と一致する、データ伝送システムのブロック図である。 図１のタップのうちの少なくとも１つの時変等化（time variant equalization）の状況におけるチャネル・ビット・パルス応答を示す図である。 異なるデータ・シンボルに対する異なるタップのタップ値の波形を示す図である。 電流モード論理を使用する例示のフィード・フォワード等化器回路を示す図である。 一実施形態と一致する、ＣＭＯＳ回路を使用する動的タップ重み発生器（dynamic tap weight generator）のハードウェア実施態様を示す図である。 図４Ｂのタップ重み発生器回路の例示の波形を示す図である。 異なるシンボルに対する異なるタップのタップ値の波形を示す図である。 例示の５タップＦＦＥのプレカーソルのタップ重みを示す図である。 例示の５タップＦＦＥのポストカーソルのタップ重みを示す図である。 例示の５タップＦＦＥの第２のポストカーソルのタップ重みを示す図である。 例示の５タップＦＦＥの第３のポストカーソルのタップ重みを示す図である。 タップ重みが固定されたＨＥＹＥマーキングを示す図である。 一実施形態により達成された改善されたＨＥＹＥマージンを示す図である。 タップ重みが固定された例示の時変フィード・フォワード・ライン等化器のアイ・ダイアグラムを示す図である。 一実施形態と一致する、タップ重みが調整された例示の時変フィード・フォワード・ライン等化器のアイ・ダイアグラムを示す図である。 タップ重みが固定された別の例示の時変フィード・フォワード・ライン等化器のアイ・ダイアグラムを示す図である。 一実施形態と一致する、タップ重みが調整された、図９Ａで使用されたフィード・フォワード・ライン等化器のアイ・ダイアグラムを示す図である。 タップ重みが固定されたさらなる別の例示の時変フィード・フォワード・ライン等化器のアイ・ダイアグラムを示す図である。 例示の実施形態と一致する、タップ重みが調整された、図１０Ａで使用されたフィード・フォワード・ライン等化器のアイ・ダイアグラムを示す図である。 一実施形態と一致する、データ信号の等化を実行するためのプロセスを提示する図である。 様々なネットワーク化構成要素と通信することができるコンピュータ・ハードウェア・プラットホームのブロック図である。

概要
以下の詳細な説明において、多数の特定の詳細が、関連する教示の完全な理解を提供するために例として記載される。しかしながら、本教示はそのような詳細なしに実践することができることが当業者には明らかであろう。他の例では、よく知られている方法、手順、構成要素、または回路、あるいはその組合せは、本教示の態様を不必要に不明瞭にしないために、詳細なしに比較的高レベルで説明されている。

本明細書で使用される等化は、チャネルを通して伝送される信号によって引き起こされる歪みの除去のことを言う。本明細書の教示は、時間依存等化に基づく強化された等化システムおよび方法を提供し、等化の時間依存は、等化器が各伝送シンボルの伝送間隔の全体にわたって等化の変更を適用できるように、データ伝送間隔と同期される。本明細書で論じる等化アーキテクチャによって、ＩＳＩは、シンボル伝送期間の継続期間の間名目上一定であるタップ重みを使用する既知のフィード・フォワード等化（ＦＦＥ）技術と比較して、シンボル伝送期間内のより広い時間スパンにわたって低下する。その結果として、これにより、データ伝送システムは、一般に避けられないシステム・クロックのジッタの存在下で、より低いＢＥＲで動作することができる。現在の議論を容易にするために、フィード・フォワード等化ＦＦＥアーキテクチャが、限定としてではなく、単に例として、説明される。

例示のアーキテクチャ
図１を参照すると、データ伝送システム１００は、データ・ソース１０２、等化器１０３、送信チャンネル１１６、およびデータ受信器１２０を含む。１つの実施形態では、等化器１０３は、伝送シンボル・シーケンスの時間遅延値の加重合計を作り出すトランスバーサルＦＦＥである。等化器１０３は、データ・ソース１０２によって提供されるデータ信号の異なる段階に結合される複数のタップ１０６（０）から１０６（ｎ）を含む。例えば、データ・ソース１０２は、クロック信号（図示せず）と同期して状態を変化させる伝送シンボルを供給するように動作する。その信号は、信号調整要素１０４（０）から１０４（ｎ）によって異なる段階で調整される。１つの実施形態では、信号調整要素は、受け取った信号を各々対応する期間だけ遅延させるように動作する遅延要素である。

データ・ソース１０２からのデータは、（限定しないが）ＮＲＺ（非ゼロ復帰）、４－ＰＡＭ（パルス振幅変調）、８－ＰＡＭ、または３２－ＱＡＭ（直交振幅変調）などのような様々な技術を使用して、伝送シンボル上に符号化することができ、ここで、数字は、情報を搬送するために使用されるコンステレーション・ポイントの別個の数を示す。合計ノード１１０は、タップ１０６（０）から１０６（ｎ）のすべてを受け取り、出力をバッファ１１２に供給するように動作する。１つの実施形態では、電流モード論理を使用して、異なるタップ１０６（０）から１０６（ｎ）の出力部の電流を合計する。代替として、他の既知の合計回路を使用して、異なる経路の信号の合計を実行することができる。

重要なことには、トランスバーサル等化器１０３によって作り出される加重合計の重みのうちの１つまたは複数は、より広い時間スパンにわたる改善された等化を遂行するために、シンボル伝送間隔内で変化させることができる。概念的には、重みの変化は、図１に示されるように、端から端までのチャネル応答からのタップ重みに由来することが分かる。別の言い方をすれば、一定である（すなわち、シンボル伝送間隔中に変化しない）タップ重みを有する従来のＦＦＥと異なり、タップ１０６（０）から１０６（ｎ）のうちの少なくとも１つが、各伝送シンボルと同期して繰り返す動的制御パラメータによって調整される。したがって、既知のＦＦＥタップ重み決定方法は、端から端までのチャネル応答の時点ｔ０でＦＦＥタップ重みを見いだすことができるが、一方、本明細書の教示は、クロック・サイクル中時間とともに動的に変化することができる少なくとも１つのタップ重みを用意する。この概念は、以下の議論を考慮してよりよく理解することができる。

次に、図１のタップ１６０（０）から１６０（ｎ）のうちの少なくとも１つの時間依存等化の状況におけるチャネル・ビット・パルス応答２００を示す図２を参照する。より広い時間間隔にわたって等化を達成するために適切なタップ重み変化を決定するのに、タップ重みを特定のタップ重みに固定する代わりに、名目上のｔ_０等化点の近くの時間（ｔ_{０－２Δｔ}、ｔ_０－Δｔ、ｔ_０、ｔ_０＋Δｔ、ｔ_{０＋２Δｔ}など）を考慮することができ、ここで、ｔは、シンボル伝送間隔の期間内の（例えば、任意の）小さい時間ステップである。これらの時間の各々において、等化ＦＦＥ係数ｃｉの新しいセットが見いだされる。次いで、改善された等化が、時間依存係数重みをＦＦＥに適用することによって達成され、時間依存係数重みは、計算されたタップ重みを時間経過とともに経る。１つの実施形態では、時間依存等化器の実際の実現を簡単にするために、時間の関数としての係数タップ重みの変化を、ビット・パルス応答２００に示されるような最適値を通過する直線傾斜で近似することができる。そのような実施形態において、ＦＦＥの１つまたは複数のタップは２つのパラメータ、すなわち、（ｉ）タップ重みおよび（ｉｉ）タップ傾斜値もしくは変化率、または代わりに（ｉ）開始タップ重みおよび（ｉｉ）停止タップ重みにより構成することができる。各伝送シンボルと同期して繰り返すタップ重みの調整の概念は、以下で論じるタイミング図の例示の波形を考慮してよりよく理解することができる。

例示のタイミング図
次に、異なるデータ・シンボルに対する異なるタップのタップ値の波形を示す図３を参照する。限定としてではなく、単に例として、図３は、例示のチャネルに対して、５タップＦＦＥのタップ重みが、時間とともにどのように変化するかを示しており、ここで、タップ重みプロットのｘ軸は、シンボル伝送間隔の１／３２の時間増分に対応する単位で与えられる。本議論を容易にするために、図３の例では、タップ重みの線形変化率近似が使用されるが、任意の他の関数が本明細書の教示によって同様にサポートされることが理解されるであろう。波形３０２は、伝送シンボル間隔を示す。時には本明細書においてタップ重みと呼ばれるタップ値は、伝送シンボル間隔と同期する。例えば、プレカーソル・タップ値の波形３１０は、伝送シンボル３０２と同期した係数傾斜位相を有する。この係数傾斜位相３１０は、伝送シンボル３０２と同期して繰り返すタップの動的制御パラメータである。いくつかの実施形態では、動的制御パラメータは、伝送シンボル３０２間で変化する。

すべてのタップが動的制御パラメータに従う必要があるとは限らないことに留意されたい。様々な実施形態において、１つまたは複数のタップは動的制御パラメータを有することができ、一方、残りのタップは、シンボル伝送間隔を通して静的または一定である。これに関して、例として、図３は、各伝送シンボルに対して一定であるカーソル・タップ値３２０を示す。このように、図３の例のＦＦＥカーソル・タップ３２０は固定されているが、プレカーソル３１０、ポストカーソル３３０、第２のポストカーソル３３０、および第３のポストカーソル３４０のタップ値は、データ伝送間隔３０２と時間的に同期して調整される。このようにして、より広い時間間隔にわたって改善されたＩＳＩ補償が達成される。

例示の回路図
等化システムの理論的な動作および波形の前述の説明とともに、図１の等化器を実現するために使用できる例示の回路図を説明することは有用であり得る。これに関して、図４Ａは、例示の実施形態と一致する、電流モード論理を使用する例示のＦＦＥ等化器回路４００を示す。回路４００は、抵抗器とすることができる差動負荷４０２および４０４を含み、各々は、本例ではＶＤＤである第１の基準ノードに結合された第１のノードを有する。図４の例では、２つのタップがあり、第１のタップは、電流源４２０に結合された差動トランジスタ４０６および４１０によって表され、第２のタップは、同期時間依存タップ発生器４４０に結合された差動トランジスタ４３０および４３２によって表される。

様々な実施形態において、トランジスタ４０６、４１０、４３０、および４３２は、ｎチャネル電界効果トランジスタ（ＮＦＥＴ）またはｐチャネル電界効果トランジスタ（ＰＦＥＴ）あるいはその両方などの相補型金属酸化膜半導体（ＣＭＯＳ）技術に基づくことができる。いくつかの実施形態では、バイポーラ・トランジスタ（例えば、ＰＮＰまたはＮＰＮ）が、ＭＯＳトランジスタの代わりに使用されてもよい。トランジスタ対４０６および４１０は、電流源４２０に結合された共通エミッタ（またはソース）を有する。電流源は、接地４２２とすることができる第２の基準ノードに結合される。例えば、第１のトランジスタ対４０６および４１０の入力部は、それぞれ、データ信号を差動的に受け取るように動作する制御入力部４０８および４１２を（例えば、ゲート入力部またはベース入力部）有する。例えば、入力部４０８は、データ信号Ｄ１を受け取ることができ、一方、入力部４１２は、その補完（例えば、

）を受け取る。１つの実施形態では、非ゼロ復帰（ＮＲＺ）シグナリングが使用される。図４Ａの例では、第１のタップは定電流源４２０を有する。別の言い方をすれば、タップ重みの大きさは、伝送シンボルの間時間とともに変化しない。入力部４３４および４３６は、データ履歴およびタップ符号に応じて、適用されるタップ重みの極性を制御する。

固定重みカーソル・タップは、データ・シンボル符号に基づく固定電流４２０を出力負荷４０２および４０４に切り替えることによって形成され、それによって、Ｖ_ＯＰ４８２およびＶ_ＯＮ４８４により差動的に表される伝送出力信号Ｖｏが形成される。１つの実施形態では、インデクス「ｉ」をもつカーソル・タップの固定重みは、インデクス「ｉ」のデータ（Ｓ_ｉ）の符号によって切り替えられた固定重み電流を電流合計することにより形成される。

対照的に、第２のタップは、一定であるタップ重みを提供しない。むしろ、それは、各伝送シンボルの全体にわたってタップ重みを変化させることができる。その目的のために、１つの実施形態では、同期時間依存タップ重み発生器４４０は、クロック・サイクル中の異なる時点に選択することができる複数の電流源に結合された電流補間器４４２を有することができる。例えば、第１の電流源（Ｉ_{ＳＴＡＲＴ}）４４４および第２の電流源（Ｉ_ＳＴＯＰ）４４６があり得る。その結果、差動出力Ｖ_ＯＰ４８２およびＶ_ＯＮ４８４の合計に、同期時間依存タップ重み発生器を使用する少なくとも１つの所与のタップ・インデクス「ｉ」を有する可変重み電流が供給される。１つの実施形態では、同期動的タップ重み発生器４４０は、シンボル伝送間隔にわたって電流Ｉ_{ＳＴＡＲＴ}４４４から電流Ｉ_ＳＴＯＰ４４６に向かって補間することができる電流補間器４４２を使用して実現され、ここで、Ｉ_{ＳＴＡＲＴ}４４４およびＩ_ＳＴＯＰ４４６の値は、適応等化制御システムなどの他のシステムによってプログラム的に事前構成されるかまたは自動的に適合されてもよく、少なくとも２つのタップ設定パラメータ（例えば、ＩｓｔａｒｔおよびＩｓｔｏｐ）を制御して、より広い時間スパンにわたってシンボル間干渉を最小にする新しい能力が与えられる。

図４Ｂは、限定としてではなく、単に例として、ＣＭＯＳ回路を使用する動的タップ重み発生器のハードウェア実施態様を示す。１つの実施形態では、ハーフレートまたはＣ２のクロックが、クロック発生器ブロック４６０を駆動する。クロック発生器は、２つの差動出力クロックＣｉ（または補間器クロック）およびＣｍ（またはマルチプレクサ・クロック）を作る。１つの実施形態では、同期時間依存タップ重み発生器４４０は、シンボル伝送間隔にわたって開始電流および停止電流の値を制御することによって傾斜勾配と傾斜オフセットの両方を構成できるようにする設定パラメータに応答する。

例えば、カーソル・タップから取り除かれた単位シンボル間隔において、ＦＦＥ回路４００Ａは、ＦＦＥタップの符号にデータ（ＮＲＺ伝送の）の符号を乗じたものに基づいて、ＦＦＥタップ電流４２０を出力信号Ｖ_ＯＰ／Ｖ_ＯＮ（４８２、４８４）に切り替える。ＦＦＥ回路４００Ａは、同期動的タップ重み発生器４４０を使用することによって第２のＦＦＥタップの電流を動的に変化させる。同期動的タップ重み発生器４４０は、シンボル伝送間隔およびプログラム制御に関連する入力クロック４６０に応答し、これにより、開始電流Ｉ_{ＳＴＡＲＴ}４４４および停止電流Ｉ_ＳＴＯＰ４４６の構成が可能になる。１つの実施形態では、各データ伝送間隔を通して、タップ重み電流は、名目上、Ｉ_{ＳＴＡＲＴ}４４４の値で始まり、シンボル伝送間隔の終了のＩ_ＳＴＯＰ４４６の値に向かって傾斜し、それにより、適用される等化の所望の変化が時間の関数として提供される。同期動的タップ重み発生器４４０は、少なくとも１つのシステム・クロックに応答して、動的タップ重み発生器４４０がデータ伝送間隔に同期した電流傾斜４３８を作ることを可能にする。図４Ａは、差動アーキテクチャを有する例として回路４００を説明しているが、シングル・エンド手法が、本明細書の教示によって同様にサポートされることが理解されるであろう。

図４Ａの回路図は、例示の波形を考慮してよりよく理解することができる。その目的のために、図５は、異なるシンボルに対する異なるタップのタップ値の波形を示す。２進値「０」および「１」によって表されるデータ・シンボルが、波形５０２によって示される。波形５２０は、データ・シンボル５０２が同期するデータ・クロックを表す。図４Ａのノード４３８の動的タップ重み電流は、Ｉ_{ＳＴＡＲＴ}とＩ_ＳＴＯＰとの間で変化し、データ・クロック５２０と同期する。１つの実施形態では、タップ電流は、直線傾斜Ｉ_{ＳＴＡＲＴ}５３２およびＩ_ＳＴＯＰ５３４である。

次に、例示的な実施形態と一致する、動的タップ重み発生器回路４００Ｂを示す図４Ｂを参照する。限定としてではなく、単に例として、回路４００Ｂは、ＣＭＯＳ技術を使用して示される。タップ重み発生器回路４００Ｂは、電流補間器回路４１５に結合される差動出力Ｃｉｐ／Ｃｉｐの第１のセットを有するクロック発生器回路４１１を含む。クロック発生器ブロック４１１は、２：１電流マルチプレクサ４１７の差動入力に結合される差動出力ＣｍｐおよびＣｍｎの第２のセットを有する。

電流補間器４１５は、第１の電流のＩＳｔａｒｔを供給するように動作する第１の電流源（Ｉ１）に結合された共通ソースを有する２つのＰＦＥＴＳ Ｑ１およびＱ２を含む。電流補間器は、第２の電流ＩＳｔｏｐを供給するように動作する第２の電流源Ｉ２に結合された共通ソースを有する２つのＰＦＥＴＳ Ｑ３およびＱ４をさらに含む。ＰＦＥＴＳ Ｑ１およびＱ４のゲートは、正端子Ｃｉｐに結合され、一方、トランジスタＱ２およびＱ３のゲートは、第１の差動クロック出力の負端子Ｃｉｎに結合される。

２：１電流マルチプレクサ回路４１７は、電流補間器のものと同様の構造を有しており、それゆえに、簡潔にするためにここでは繰り返されない。電流補間器回路４１５の（すなわち、ＰＦＥＴＳ Ｑ１およびＱ３の共通ドレインの）第１の出力は、回路４１７のＰＦＥＴＳ Ｑ５およびＱ６の共通ソースに結合される。電流補間器回路４１５の（すなわち、ＰＦＥＴＳ Ｑ２およびＱ４の共通ドレインの）第２の出力は、回路４１７のＰＦＥＴＳ Ｑ７およびＱ８の共通ソースに結合される。ＰＦＥＴＳ Ｑ５およびＱ８のゲートは、正端子Ｃｍｐに結合され、一方、トランジスタＱ６およびＱ７のゲートは、第２の差動クロック出力の負端子Ｃｍｎに結合される。ＰＦＥＴＳ Ｑ５およびＱ７のドレインは共通レベル（例えば、接地）に結合される。ＰＦＥＴＳ Ｑ６およびＱ８のドレインは、ゲートがドレインに結合されたＮＦＥＴ Ｑ９によって表される電流源に結合される。ドライバ回路があり、それは、ＮＦＥＴ Ｑ１０で表された電流源に結合された共通ソースを有する２つのＮＦＥＴＳ Ｑ１１およびＱ１２を含むフルレート・タップ重みドライバ（full-rate tap weight driver）４２１であり得る。

動的タップ重み発生器回路４００Ｂの動作は、波形を考慮してよりよく理解することができる。その目的のために、図４Ｃは、図４Ｂのタップ重み発生器回路４００Ｂの例示の波形を示す。その結果、タップ重み発生器回路４００Ｂの動作は、図４Ｃの波形を参照して論じられる。

図４Ｂの実施形態において、同期動的タップ重み発生器４００Ｂは、シンボル伝送間隔にわたって電流Ｉｓｔａｒｔから電流Ｉｓｔｏｐに向かって補間することができる電流補間器４１５を使用して実現され、ここで、ＩｓｔａｒｔおよびＩｓｔｏｐの値は、以前に論じたように、プログラム的に事前構成されるかまたは自動的に適合されてもよい。１つの実施形態では、ハーフレートまたはＣ２のクロックが、クロック発生器ブロック４１１を駆動する。クロック発生器ブロック４１１は、図４Ｃにおいて、それぞれ、波形４７１および４７３で示される２つの差動出力クロック、すなわち、Ｃｉまたは補間器クロック、およびＣｍまたはマルチプレクサ・クロックを作る。１つの実施形態では、補間器クロックＣｉ４７１は、ＰＭＯＳデバイスＱ１、Ｑ２、Ｑ３、およびＱ４を含む電流補間器回路４１５を駆動するのに適切な振幅（ｓｗｉｎｇ）をもつ、図４Ｂの入力Ｃ２クロックと同じ周波数の三角波形である。図４Ｃに示された例示の波形では、補間器三角波形４７１は、図４ＢのＰＭＯＳ電流補間器デバイスＱ１からＱ４のゲートを駆動するために０から０．５Ｖまで変化する。ＰＭＯＳ電流補間器４１５は、ＰＭＯＳデバイスＱ５、Ｑ６、Ｑ７、およびＱ８によって形成されたＰＭＯＳ２：１電流マルチプレクサ４１７に出力を供給する。

波形４７３で示された電流補間器クロックＣｍは、電流マルチプレクサ４１７の電流スイッチを駆動して、ゲートとドレインが一緒に結合されたＮＦＥＴとして構成されたＮＭＯＳキャッチ・ダイオードＱ９に２：１多重化電流を供給し、それにより、所望のフルレート電流傾斜波形を作ってタップの重みを制御する。図４Ｃに示された例示の波形では、補間器クロックＣｍ４７３は、名目上の矩形波形状により０から０．５Ｖまで変化して、電流マルチプレクサ４１７の状態を迅速に切り替える。テイル電流デバイスＱ１０と組み合わされたキャッチ・ダイオードＱ９は、電流ミラーを形成して、動的タップ重み電流Ｉ（ｔ）を作り、次いで、動的タップ重み電流Ｉ（ｔ）は、タップ重みＳｉ－ｎの符号にデータ（ＮＲＺ伝送の）Ｄｉ－ｎの符号を乗じたものに基づいて、ＮＭＯＳトランジスタＱ１１およびＱ１２を通してライン・ドライバ端子出力４８３および４８５に切り替えられる。

２つの例示の動的電流発生器構成が、図４Ｃの波形に示されている。より詳細には、波形４７５は、シンボル伝送間隔を通して時間的に増加するタップ重み電流の生成を示しており、一方、波形４７７は、シンボル伝送間隔を通して時間的に減少するタップ重み電流の生成を示している。１つの実施形態では、クロックＣｉ４７１およびＣｍ４７３の位相を調節して、動的電流の過渡部分（動的電流がＩｓｔｏｐからＩｓｔａｒｔに切り替わるとき）を、シンボル伝送間隔内の所望の場所に、例えば、データ波形の移行エッジの近くに集中させることができる。データ波形自体は、図４Ｃに示されていないが、Ｃｍクロック４７３と名目上同期していることが理解されるであろう。

メインまたはカーソル・タップが１０ｍＡ固定電流によりプログラムされた一例では、正規化された動的タップ重みは、名目上、０．１から０．３まで変化する。回路の帯域幅制限のために、実際のプログラムされた開始および停止電流は、１ｍＡおよび３ｍＡに正確に対応しないことがあるが、シンボル伝送にわたる０．１から０．３までのタップ重みの変化に対応する電流傾斜勾配は良好な表示を提供することが理解されるであろう。

いくつかのシナリオでは、所望の傾斜勾配が、データ伝送間隔を通してタップ符号の変化を引き起こし、それが、負電流へのタップ重み構成を含むことがあり、それは、図４Ｂの説明された電流補間器回路で十分に提供されないことがある。１つの実施形態では、実施態様を簡単にするために、タップ重み変化がＩｓｔａｒｔからＩｓｔｏｐまでに符号を変化させる（すなわち、正のＩｓｔａｒｔおよび負のＩｓｔｏｐ）場合、Ｉｓｔｏｐは、小さい値に飽和される。代わりに、Ｉｓｔｏｐが、絶対値でＩｓｔａｒｔよりも著しく大きい場合、タップ重みＳｉの符号を反転させて、Ｉｓｔｏｐを正にし、Ｉｓｔａｒｔを小さい値に飽和させることができる。別の実施形態では、動的等化器タップと組み合わされた第２の静的等化器タップを使用することによって、極性交差を達成することができ、静的等化器タップと動的等化器タップとが、出力の反対極性に適用される。一例として、一方の極性の静的タップ値の正規化重み０．２を、他方の極性の０．１から０．３まで変化する傾斜の正規化重みと組み合わせることにより、組み合わされた静的タップと動的タップの正味の０．１から－０．１の正規化された重みがもたらされる。

例示の結果
本明細書に記載のシステムおよび方法の利点は、いくつかの実際のシミュレーション結果でよりよく理解することができる。その目的のために、異なる等化タップ波形と、対応する等化データ信号の「アイ・ダイアグラム」が、図６から図１０に各々提供される。図の「アイ・ダイアグラム」は、水平アイ（ＨＥＹＥ）および垂直アイ（ＶＥＹＥ）動作マージン・メトリックを作るための様々な既知の統計技術を使用して分析することができる。

図６Ａから図６Ｄは、１７ｄＢの損失チャネルを有する例示の５タップＦＦＥ１００Ｇｂ／ｓ ４レベル伝送のプレカーソル（すなわち、図６Ａ）、ポストカーソル（すなわち、図６Ｂ）、第２のポストカーソル（すなわち、図６Ｃ）、および第３のポストカーソル（すなわち、図６Ｄ）のタップ重みを示す。最適値（６４２などの実線）と直線近似（６４４などの破線）の両方が示される。したがって、図６Ａから図６Ｄは、経時的なタップ重みの時間変化の計算、およびそれらのタップ重みの直線近似を示す。図７Ａは、先行技術（タップ重みが固定されている）の２９．７％のＨＥＹＥマーキングを示し、一方、図７Ｂは、本発明の適用により達成された、その結果の改善されたＨＥＹＥマージンを示す。この例では、ＨＥＹＥは、名目上１７ｄＢの損失チャネルの４レベル・データ伝送を使用して、約３０％ＨＥＹＥから４７％ＨＥＹＥに改善した。

図８Ａおよび図８Ｂは、先行技術（タップ重みが固定されている）と例示の実施形態の両方について、２つのプレカーソルをもつ８タップＦＦＥ、Ｒｘ ＤＦＥ１、１００Ｇｂ／ｓ ４レベル伝送、２５ｄＢ損失チャネルを有する別の例示の時変フィード・フォワード・ライン等化器のアイ・ダイアグラムを示す。この例は、ＦＦＥ等化とＤＦＥ等化の両方を使用するより高い損失のチャネルに基づき、さらに、クロック・ジッタ（すなわち、２００ｆｓ ＲＭＳのランダム・クロック・ジッタ）および振幅雑音（すなわち、３ｍＶ ＲＭＳ振幅雑音）からの劣化を加えている。図８Ａおよび図８Ｂの比較のアイ・ダイアグラム・プロットで示されるように、ＨＥＹＥは、１２．５％マージンから３９％マージンに改善される（すなわち、３倍以上の改善）。

図９Ａおよび図９Ｂは、６レベル伝送をもたらす３２ＱＡＭ変調を使用する、２００ｆｓ ＲＭＳクロックＲＪおよび５ｍＶ ＲＭＳ振幅雑音をもつ１５ｄＢ損失チャネルによる２００Ｇｂ／ｓデータ伝送を有する別の例示の時変フィード・フォワード・ライン等化器のアイ・ダイアグラムを示す。この例では、ＢＥＲフロアは、図９Ａの先行技術の３Ｅ－１１から本開示の一実施形態の図９Ｂの８Ｅ－１５に改善され、１ｅ－６信頼度のＨＥＹＥは１２．５％から３２．７％に向上している。

図１０Ａおよび図１０Ｂは、２００ｆｓ ＲＭＳクロック・ジッタおよび５ｍＶ ＲＭＳ振幅雑音をもつ１５ｄＢ損失チャネルによる２１０Ｇｂ／ｓ ８レベル信号伝送を有するさらなる別の例示の時変フィード・フォワード・ライン等化器のアイ・ダイアグラムを示す。この例では、リード・ソロモン誤り訂正コードを適用した後、ＨＥＹＥは、本開示の一実施形態と一致する、時間依存等化器を使用して、１２．４％（すなわち、タップ重みが固定されている図１０Ａの先行技術）から２８．８％（すなわち、図１０Ｂ）に改善されている。

例示のプロセス
例示の等化器システム１００、例示の波形３０２から３４０、および例示の回路実施態様４００の前述の概要を用いて、ここで、例示のプロセスの高レベルの議論を考えることは有用であり得る。その目的のために、図１１は、例示的な実施形態と一致する、データ信号の等化を実行するためのプロセス１１００を提示する。プロセス１１００は、論理流れ図におけるプロセスの集合として示され、各ブロックは、ハードウェア、ソフトウェア、またはそれらの組合せで実施することができる操作のシーケンスを表す。ソフトウェアのコンテキストにおいて、プロセスは、１つまたは複数のプロセッサによって実行されたとき、列挙された操作を実行するコンピュータ実行可能命令を表す。一般に、コンピュータ実行可能命令は、機能を実行するか、または抽象データ型を実施するルーチン、プログラム、オブジェクト、コンポーネント、データ構造などを含むことができる。操作が記載されている順序は、限定として解釈されることを意図しておらず、任意の数の記載されたプロセスは、任意の順序で組み合わされてもよく、またはプロセスを実施するために並行して実行されてもよく、あるいはその両方であってもよい。議論の目的で、プロセス１１００は、図４を参照して説明される。

限定としてではなく、単に例として、データ信号を受け取るように動作する入力ノード、データ・クロック入力部、第１のタップ、および第２のタップを含むＦＦＥシステムを考える。ブロック１１０４において、クロック信号が受け取られる。ブロック１１０６において、データ信号が、受け取ったクロック信号と同期して状態を変化させる伝送シンボルの入力ノードで受け取られる。ブロック１１０８において、第１のタップ重みまたは第２のタップ重みの少なくとも一方が、各伝送シンボルと同期して繰り返す動的制御パラメータによって調整される。

例示のコンピュータ・プラットフォーム
上述で論じたように、データ信号の等化に関連する機能、ならびに本明細書で論じられる他の機能は、コントローラまたはコンピューティング・デバイスを使用することによって実行することができる。図１２は、本明細書で論じられる１つまたは複数の機能ブロックを実装するために使用することができる、様々なネットワーク化構成要素と通信することができるコンピュータ・ハードウェア・プラットホームの機能ブロック図の例である。

コンピュータ・プラットフォーム１２００は、中央処理装置（ＣＰＵ）１２０４、ハード・ディスク・ドライブ（ＨＤＤ）１２０６、ランダム・アクセス・メモリ（ＲＡＭ）または読出し専用メモリ（ＲＯＭ）１２０８、あるいはその両方、キーボード１２１０、マウス１２１２、ディスプレイ１２１４、および通信インタフェース１２１６を含むことができ、それらは、システムバス１２０２に接続される。

１つの実施形態では、ＨＤＤ１２０６は、本明細書に記載された方法で等化エンジン１２４０などの様々なプロセスを実行することができるプログラムを格納することを含む機能を有する。等化エンジン１２４０は、様々な機能を実行するように構成された様々なモジュールを有することができる。例えば、ネットワークを介して様々なソースからのデータ信号を受け取るように動作するインタラクション・モジュール（interaction module）１２４２があってもよく、ここで、データは、等化エンジン１２４０によって等化され得る。

クロック・モジュール１２４４があってもよく、クロック・モジュール１２４４は、入力データが同期するクロック信号を受け取るかまたはそれ自体のクロック信号を生成するかあるいはその両方を行うように動作する。２つ以上のタップがあり、例として、第１のタップ・モジュール１２４５および第２のタップ・モジュール１２４８として表される。２つのタップ・モジュールが示されているが、様々な実施形態において、本明細書で論じられた概念によってサポートされるタップの数には制限はない。第１のタップ１２４６または第２のタップ１２４８の少なくとも一方のタップ重みを制御するように動作する制御パラメータ・モジュール１２５０があってもよい。制御パラメータ・モジュール１２５０は、クロックの各伝送シンボルと同期して繰り返す動的制御パラメータを提供することによってタップ重みを調整する。第１のタップおよび第２のタップのタップ重みを合計するように動作する合計モジュール１２５０があってもよい。

１つの実施形態では、Ａｐａｃｈｅ（商標）などのプログラムが、システムをＷｅｂサーバとして操作するために格納され得る。１つの実施形態では、ＨＤＤ１２０６は、ＪＶＭ（Ｊａｖａ（Ｒ）（商標）仮想マシン）を実現するためのＪａｖａ（Ｒ）（商標）実行時環境プログラム用のものなどの１つまたは複数のライブラリ・ソフトウェア・モジュールを含む実行アプリケーションを格納することができる。

結論
様々な実施形態の記載は、例証の目的のために提示されたが、網羅的であること、または開示された実施形態に限定されることを意図していない。多くの変形および変更が、本発明の範囲から逸脱することなく、当業者には明らかであろう。本明細書で使用される用語は、本発明の原理、実際の適用、または市場で見いだされる技術を超える技術的改善を最もよく説明するように、あるいは他の当業者が本明細書で開示される実施形態を理解できるように選ばれた。

前述は、最良の状態または他の例あるいはその両方であると考えられるものを説明したが、様々な変形がその中で行われてもよく、本明細書で開示された主題が様々な形態および例で実現されてもよく、教示が多数の用途に適用されてもよく、それらの一部のみが本明細書で説明されていることを理解されたい。以下の特許請求の範囲により、本教示の真の範囲内にある任意のすべての用途、変形、および変更を特許請求することが意図されている。

本明細書で論じられた構成要素、ステップ、特徴、目的、利益、および利点は単に例示である。それらのどれも、またそれらに関連する議論も、保護の範囲を限定するように意図されていない。様々な利点が本明細書で論じられたが、すべての実施形態が必ずしもすべての利点を含むとは限らないことが理解されるであろう。特に明記しない限り、以下の特許請求の範囲を含めて本明細書に記載されるすべての測定、値、定格、位置、大きさ、サイズ、および他の仕様は、近似であり、正確ではない。それらは、それらが関連する機能と、それらが関係する技術分野において慣例であるものと一致する妥当な範囲を有するように意図されている。

多数の他の実施形態も考慮される。これらには、より少ない、追加の、または異なる、あるいはその組合せの構成要素、ステップ、特徴、目的、利益、および利点を有する実施形態が含まれる。これらには、構成要素またはステップあるいはその両方が異なるように配列されるかまたは順序づけられるかあるいはその両方である実施形態がさらに含まれる。例えば、本明細書で論じられた任意の信号は、基礎をなす制御方法を実質的に変更することなしに、スケーリングされ、バッファされ、スケーリングおよびバッファされ、別の状態（例えば、電圧、電流、電荷、時間など）に変換され、または別の状態に（例えば、ハイからローに、およびローからハイに）変換され得る。

ＮＦＥＴＳおよびＰＦＥＴＳが、本明細書の例のうちのいくつかに図示されているかまたは論じられているかあるいはその両方であるが、これらのトランジスタは、限定としてではなく、単に例として、提供された。本明細書で開示された概念に基づいて、相補型論理による他のタイプの絶縁ゲート電界効果トランジスタ（ＩＧＦＥＴ）が、同様に使用されてもよいことが理解されるであろう。例えば、カーボン・ナノチューブＦＥＴＳを含む周期律表の列ＩＩＩ－Ｖからの任意のＦＥＴＳが、本明細書で説明された構造を実現するために同様に使用されてもよい。いくつかの実施形態では、バイポーラ・トランジスタ（例えば、ＰＮＰまたはＮＰＮ）またはＢｉＣＭＯＳあるいはその両方が、ＭＯＳトランジスタの代わりに使用されてもよい。

本発明の態様は、本出願の実施形態による方法、装置（システム）、およびコンピュータ・プログラム製品の流れ図またはブロック図あるいはその両方を参照して本明細書に記載されている。流れ図またはブロック図あるいはその両方の各ブロック、および流れ図またはブロック図あるいはその両方のブロックの組合せは、コンピュータ可読プログラム命令によって実現され得ることが理解されるであろう。

これらのコンピュータ可読プログラム命令は、コンピュータまたは他のプログラマブル・データ処理装置のプロセッサを介して実行される命令が流れ図またはブロック図あるいはその両方の１つまたは複数のブロックにおいて指定された機能／動作を実施するための手段を作り出すように、汎用コンピュータ、専用コンピュータ、またはマシンを作るための他のプログラマブル・データ処理装置のプロセッサに提供され得る。これらのコンピュータ可読プログラム命令はまた、命令が格納されたコンピュータ可読ストレージ媒体が流れ図またはブロック図あるいはその両方の１つまたは複数のブロックにおいて指定された機能／動作の態様を実施する命令を含む製品を構成するように、コンピュータ、プログラマブル・データ処理装置、または他のデバイス、あるいはその組合せに、特定の方法で機能するように指示することができるコンピュータ可読ストレージ媒体に格納されてもよい。

コンピュータ可読プログラム命令はまた、コンピュータ、他のプログラマブル装置、または他のデバイスで実行される命令が流れ図またはブロック図あるいはその両方の１つまたは複数のブロックにおいて指定された機能／動作を実施するように、コンピュータ、他のプログラマブル・データ処理装置、または他のデバイスにロードされて、一連の動作ステップをコンピュータ、他のプログラマブル装置、または他のデバイスで実行させて、コンピュータ実装プロセスを生じさせることができる。

図における流れ図およびブロック図は、本発明の様々な実施形態によるシステム、方法、およびコンピュータ・プログラム製品の可能な実施態様のアーキテクチャ、機能、および動作を示す。これに関しては、流れ図またはブロック図の各ブロックは、指定された論理機能を実施するための１つまたは複数の実行可能命令を含む命令のモジュール、セグメント、または一部を表すことができる。いくつかの代替の実施態様では、ブロックに記された機能は、図に記された順序から外れて行われてもよい。例えば、連続して示された２つのブロックは、実際には、実質的に同時に実行されてもよく、またはブロックは、時には、関連する機能に応じて逆の順序で実行されてもよい。ブロック図または流れ図あるいはその両方の各ブロック、およびブロック図または流れ図あるいはその両方のブロックの組合せは、指定された機能または動作を実行するかあるいは専用ハードウェア命令とコンピュータ命令の組合せを実行する専用ハードウェア・ベース・システムで実施され得ることにも留意されたい。

前述は例示的な実施形態に関連して説明されたが、「例示的な」という用語は、最良または最適ではなく単に一例としてのものを意味していることを理解されたい。すぐ上に記載されている場合を除き、記載または図示されているものは、特許請求の範囲に詳述されているか否かに関係なく、いかなる構成要素、ステップ、特徴、目的、利益、利点、または等価物も一般の人々に提供することを意図したものではなく、またはそのように解釈されるべきでない。

本明細書で使用される用語および表現は、特定の意味が本明細書において別に記載されている場合を除いて、それらの対応する調査および研究のそれぞれの分野に関してそのような用語および表現に与えられるような通常の意味を有することが理解されるであろう。第１の、第２のなどの関係語は、そのようなエンティティまたはアクション間の実際の任意のそのような関係または順序を必ずしも必要とするかまたは意味することなく、あるエンティティまたはアクションを別のものから区別するためにもっぱら使用され得る。「備える、含む（ｃｏｍｐｒｉｓｅｓ）」、「備えている、含んでいる（ｃｏｍｐｒｉｓｉｎｇ）」という用語、またはそれの任意の他の変形例は、要素のリストを含むプロセス、方法、物品、または装置が、それらの要素のみを含むのではなく、そのようなプロセス、方法、物品、または装置に明確にリストされずまたは固有でない他の要素を含むことができるように、非排他的包括を包含することが意図される。「ａ」または「ａｎ」に続く要素は、さらなる制約なしに、その要素を含むプロセス、方法、物品、または装置における追加の同様の要素の存在を排除しない。

読者が技術的な開示の性質を速やかに確認できるように、「本開示の要約」が提供される。その要約は、特許請求の範囲の範囲または意味を解釈または限定するために使用されないという理解の下に提示される。加えて、前述の「詳細な説明」において、本開示を簡素化する目的で、様々な特徴が様々な実施形態において一緒にグループ化されていることを理解することができる。開示のこの方法は、特許請求される実施形態が、各請求項に明確に列挙されているものよりも多くの特徴を必要とするという意図を反映するものと解釈されるべきでない。むしろ、以下の特許請求の範囲が反映するように、発明の主題は、単一の開示された実施形態のすべての特徴よりも少ない特徴に存在する。したがって、以下の特許請求の範囲は、本明細書によって、「詳細な説明」に組み込まれ、各請求項は、別々に特許請求される主題として自立している。

Claims (18)

1. クロック信号を受け取るように構成されたデータ・クロック入力部と、
   前記クロック信号と同期して状態を変化させる伝送シンボルのデータ信号を受け取るように動作する入力ノードと、
   前記入力ノードに結合された第１のタップと、
   前記データ信号のバリエーションを受け取るように構成された第２のタップであって、前記第１のタップの重みまたは前記第２のタップの重みの少なくとも一方が、各伝送シンボルと同期して繰り返す動的制御パラメータによって調整される、前記第２のタップと
   を含み、
   前記第１および第２のタップが、複数のタップの一部であり、
   前記複数のタップのうちの少なくとも１つが、各伝送シンボルにより静的に制御されるタップ重みを有する、
   データ等化システム。
2. 前記データ信号の前記バリエーションが前記データ信号の時間遅延である、請求項１に記載のデータ等化システム。
3. 前記動的制御パラメータが、前記伝送シンボルの入力時間シーケンスの時間依存関数変換を提供する、請求項１に記載のデータ等化システム。
4. 前記データ等化システムがフィード・フォワード等化器（ＦＦＥ）である、請求項１に記載のデータ等化システム。
5. 前記データ等化システムが送信器回路の一部である、請求項１に記載のデータ等化システム。
6. 前記データ等化システムが受信器回路の一部である、請求項１に記載のデータ等化システム。
7. 前記動的制御パラメータが時間の軸について直線傾斜である、請求項１に記載のデータ等化システム。
8. 前記動的制御パラメータが時間の変数について非線形関数である、請求項１に記載のデータ等化システム。
9. 前記第１のタップが、各伝送シンボルに対して一定であるタップ重みを有するプレカーソル・タップであり、
   前記第２のタップが、前記動的制御パラメータによって調整されるタップ重みを有する第１のポストカーソル・タップである、
   請求項１に記載のデータ等化システム。
10. 等化の方法であって、前記方法が、
    第１のタップおよび第２のタップを有する等化システムを用意することと、
    データ・クロックを受け取ることと、
    前記データ・クロックと同期して状態を変化させる伝送シンボルのデータ入力を受け取ることと、
    前記データ・クロックの各伝送シンボルと同期して繰り返す動的制御パラメータにより前記第１のタップまたは前記第２のタップの少なくとも一方のタップ重みを調整することと、
    前記等化システムにおけるすべてのタップの重みを合計することと、
    前記システムにおける前記すべてのタップの合計された重みに基づいて出力データを提供することと
    を含み、
    前記第１および第２のタップが、複数のタップの一部であり、
    前記複数のタップのうちの少なくとも１つが、各伝送シンボルにより静的に制御されるタップ重みを有する、
    方法。
11. 前記第２のタップが、前記データ入力の時間遅延バージョンを受け取る、請求項１０に記載の方法。
12. 前記動的制御パラメータが、前記伝送シンボルの入力時間シーケンスの時間依存関数変換を提供する、請求項１０に記載の方法。
13. 前記等化システムがフィード・フォワード等化器（ＦＦＥ）である、請求項１０に記載の方法。
14. 前記動的制御パラメータが時間の軸について直線傾斜である、請求項１０に記載の方法。
15. 前記動的制御パラメータが時間の変数について非線形関数である、請求項１０に記載の方法。
16. 各伝送シンボルに対して前記第１のタップの重みを一定に保持することと、
    前記第２のタップの重みを前記動的制御パラメータにより調整することと
    をさらに含む、請求項１０に記載の方法。
17. プロセッサと、
    ネットワークを介した通信を可能にするために前記プロセッサに結合されたネットワーク・インタフェースと、
    前記プロセッサに結合され、請求項１０ないし１６のいずれか一項に記載の方法の動作を実行するように構成された等化エンジンと
    を含むコンピューティング・デバイス。
18. 実行されたとき、請求項１０ないし１６のいずれか一項に記載の方法をコンピュータ・デバイスに実行させるコンピュータ可読命令を有するコンピュータ可読プログラム・コードを記憶するコンピュータ可読ストレージ媒体。