JP7537571B2 - 光検出素子 - Google Patents

Description

本開示は、光検出素子に関する。

光電変換層に有機半導体材料を用いる撮像素子は、特定の色（波長帯）を光電変換することが可能である。そして、このような特徴を有するが故に、固体撮像装置における撮像素子として用いる場合、オンチップ・カラーフィルタ（ＯＣＣＦ）と撮像素子との組合せから副画素が成り、副画素が２次元配列されている、従来の固体撮像装置では不可能な、副画素を積層した構造（積層型撮像素子）を得ることが可能である（例えば、特開２０１１－１３８９２７参照）。また、デモザイク処理を必要としないことから、偽色が発生しないといった利点がある。尚、以下の説明において、半導体基板の上あるいは上方に設けられた光電変換部を備えた撮像素子を、便宜上、『第１タイプの撮像素子』と呼び、第１タイプの撮像素子を構成する光電変換部を、便宜上、『第１タイプの光電変換部』と呼び、半導体基板内に設けられた撮像素子を、便宜上、『第２タイプの撮像素子』と呼び、第２タイプの撮像素子を構成する光電変換部を、便宜上、『第２タイプの光電変換部』と呼ぶ場合がある。

図４９に従来の積層型撮像素子（積層型固体撮像装置）の構造例を示す。図４９に示す例では、半導体基板３７０内に、第２タイプの撮像素子である第３撮像素子３３０及び第２撮像素子３２０を構成する第２タイプの光電変換部である第３光電変換部３３１及び第２光電変換部３２１が積層され、形成されている。また、半導体基板３７０の上方（具体的には、第２撮像素子３２０の上方）には、第１タイプの光電変換部である第１光電変換部３１１が配置されている。ここで、第１光電変換部３１１は、第１電極３１１、有機材料から成る光電変換層３１５、第２電極３１６を備えており、第１タイプの撮像素子である第１撮像素子３１０を構成する。第２光電変換部３２１及び第３光電変換部３３１においては、吸収係数の違いにより、それぞれ、例えば、青色及び赤色の光が光電変換される。また、第１光電変換部３１１においては、例えば、緑色の光が光電変換される。

第２光電変換部３２１及び第３光電変換部３３１において光電変換によって生成した電荷は、これらの第２光電変換部３２１及び第３光電変換部３３１に一旦蓄積された後、それぞれ、縦型トランジスタ（ゲート部３２２を図示する）と転送トランジスタ（ゲート部３３２を図示する）によって第２浮遊拡散層（Floating Diffusion）ＦＤ2及び第３浮遊拡散層ＦＤ3に転送され、更に、外部の読み出し回路（図示せず）に出力される。これらのトランジスタ及び浮遊拡散層ＦＤ2，ＦＤ3も半導体基板３７０に形成されている。

第１光電変換部３１１において光電変換によって生成した電荷は、コンタクトホール部３６１、配線層３６２を介して、半導体基板３７０に形成された第１浮遊拡散層ＦＤ1に蓄積される。また、第１光電変換部３１１は、コンタクトホール部３６１、配線層３６２を介して、電荷量を電圧に変換する増幅トランジスタのゲート部３１８にも接続されている。そして、第１浮遊拡散層ＦＤ1は、リセット・トランジスタ（ゲート部３１７を図示する）の一部を構成している。尚、参照番号３７１は素子分離領域であり、参照番号３７２は半導体基板３７０の表面に形成された酸化膜であり、参照番号３７６，３８１は層間絶縁層であり、参照番号３８３は保護層であり、参照番号３９０はオンチップ・マイクロ・レンズである。

特開２０１１－１３８９２７

ところで、第２光電変換部３２１及び第３光電変換部３３１において光電変換によって生成した電荷は、第２光電変換部３２１及び第３光電変換部３３１に一旦蓄積された後、第２浮遊拡散層ＦＤ2及び第３浮遊拡散層ＦＤ3に転送される。それ故、第２光電変換部３２１及び第３光電変換部３３１を完全空乏化することができる。しかしながら、第１光電変換部３１１において光電変換によって生成した電荷は、直接、第１浮遊拡散層ＦＤ1に蓄積される。それ故、第１光電変換部３１１を完全空乏化することは困難である。そして、以上の結果、ｋＴＣノイズが大きくなり、ランダムノイズが悪化し、撮像画質の低下をもたらす。

従って、本開示の目的は、撮像画質の低下を抑制し得る構成、構造の光検出素子を提供することにある。

上記の目的を達成するための本開示の光検出素子は、
第１電極、光電変換層及び第２電極が積層されて成る光電変換部を備えている。
光電変換部は、更に、第１電極と離間して配置され、且つ、絶縁層を介して光電変換層と対向して配置された電荷蓄積用電極を備えている。光電変換層は、第１電極側から、下層半導体層と上層光電変換層との積層層構造を有する。下層半導体層は、酸化物半導体材料を含む。下層半導体層を構成する材料は、上層光電変換層を構成する材料よりも高い移動度を有する。

本開示の光検出素子にあっては、第１電極と離間して配置され、且つ、絶縁層を介して光電変換層と対向して配置された電荷蓄積用電極が備えられているので、光電変換部に光が照射され、光電変換部において光電変換されるとき、光電変換層に電荷を蓄えることができる。それ故、露光開始時、電荷蓄積部を完全空乏化し、電荷を消去することが可能となる。その結果、ｋＴＣノイズが大きくなり、ランダムノイズが悪化し、撮像画質の低下をもたらすといった現象の発生を抑制することができる。尚、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また、付加的な効果があってもよい。

図１は、実施例１の撮像素子、積層型撮像素子の模式的な一部断面図である。 図２は、実施例１の撮像素子、積層型撮像素子の等価回路図である。 図３は、実施例１の撮像素子、積層型撮像素子の等価回路図である。 図４は、実施例１の撮像素子を構成する第１電極及び電荷蓄積用電極並びに制御部を構成するトランジスタの模式的な配置図である。 図５は、実施例１の撮像素子の動作時の各部位における電位の状態を模式的に示す図である。 図６は、実施例１の撮像素子を構成する第１電極及び電荷蓄積用電極の模式的な配置図である。 図７は、実施例１の撮像素子を構成する第１電極、電荷蓄積用電極、第２電極及びコンタクトホール部の模式的な透視斜視図である。 図８は、実施例１の固体撮像装置の概念図である。 図９は、実施例１の撮像素子、積層型撮像素子の変形例の等価回路図である。 図１０は、図９に示した実施例１の撮像素子の変形例を構成する第１電極及び電荷蓄積用電極並びに制御部を構成するトランジスタの模式的な配置図である。 図１１は、実施例２の撮像素子、積層型撮像素子の模式的な一部断面図である。 図１２は、実施例３の撮像素子、積層型撮像素子の模式的な一部断面図である。 図１３は、実施例３の撮像素子、積層型撮像素子の変形例の模式的な一部断面図である。 図１４は、実施例３の撮像素子の別の変形例の模式的な一部断面図である。 図１５は、実施例３の撮像素子の更に別の変形例の模式的な一部断面図である。 図１６は、実施例４の撮像素子、積層型撮像素子の一部分の模式的な一部断面図である。 図１７は、実施例４の撮像素子、積層型撮像素子の等価回路図である。 図１８は、実施例４の撮像素子、積層型撮像素子の等価回路図である。 図１９は、実施例４の撮像素子を構成する第１電極、転送制御用電極及び電荷蓄積用電極並びに制御部を構成するトランジスタの模式的な配置図である。 図２０は、実施例４の撮像素子の動作時の各部位における電位の状態を模式的に示す図である。 図２１は、実施例４の撮像素子の別の動作時の各部位における電位の状態を模式的に示す図である。 図２２は、実施例４の撮像素子を構成する第１電極、転送制御用電極及び電荷蓄積用電極の模式的な配置図である。 図２３は、実施例４の撮像素子を構成する第１電極、転送制御用電極、電荷蓄積用電極、第２電極及びコンタクトホール部の模式的な透視斜視図である。 図２４は、実施例４の撮像素子の変形例を構成する第１電極、転送制御用電極及び電荷蓄積用電極並びに制御部を構成するトランジスタの模式的な配置図である。 図２５は、実施例５の撮像素子、積層型撮像素子の一部分の模式的な一部断面図である。 図２６は、実施例５の撮像素子を構成する第１電極、電荷蓄積用電極及び電荷排出電極の模式的な配置図である。 図２７は、実施例５の撮像素子を構成する第１電極、電荷蓄積用電極、電荷排出電極、第２電極及びコンタクトホール部の模式的な透視斜視図である。 図２８は、実施例６の撮像素子、積層型撮像素子の一部分の模式的な一部断面図である。 図２９は、実施例６の撮像素子、積層型撮像素子の等価回路図である。 図３０は、実施例６の撮像素子、積層型撮像素子の等価回路図である。 図３１は、実施例６の撮像素子を構成する第１電極及び電荷蓄積用電極並びに制御部を構成するトランジスタの模式的な配置図である。 図３２は、実施例６の撮像素子の動作時の各部位における電位の状態を模式的に示す図である。 図３３は、実施例６の撮像素子の別の動作時（転送時）の各部位における電位の状態を模式的に示す図である。 図３４は、実施例６の撮像素子を構成する第１電極及び電荷蓄積用電極の模式的な配置図である。 図３５は、実施例６の撮像素子を構成する第１電極、電荷蓄積用電極、第２電極及びコンタクトホール部の模式的な透視斜視図である。 図３６は、実施例６の撮像素子の変形例を構成する第１電極及び電荷蓄積用電極の模式的な配置図である。 図３７は、実施例１の撮像素子、積層型撮像素子の別の変形例の模式的な一部断面図である。 図３８は、実施例１の撮像素子、積層型撮像素子の更に別の変形例の模式的な一部断面図である。 図３９Ａ、図３９Ｂ及び図３９Ｃは、実施例１の撮像素子、積層型撮像素子の更に別の変形例の第１電極の部分等の拡大された模式的な一部断面図である。 図４０は、実施例５の撮像素子、積層型撮像素子の別の変形例の電荷排出電極の部分等の拡大された模式的な一部断面図である。 図４１は、実施例１の撮像素子、積層型撮像素子の更に別の変形例の模式的な一部断面図である。 図４２は、実施例１の撮像素子、積層型撮像素子の更に別の変形例の模式的な一部断面図である。 図４３は、実施例１の撮像素子、積層型撮像素子の更に別の変形例の模式的な一部断面図である。 図４４は、実施例４の撮像素子、積層型撮像素子の別の変形例の模式的な一部断面図である。 図４５は、実施例１の撮像素子、積層型撮像素子の更に別の変形例の模式的な一部断面図である。 図４６は、実施例１の撮像素子、積層型撮像素子の更に別の変形例の模式的な一部断面図である。 図４７は、実施例４の撮像素子、積層型撮像素子の更に別の変形例の模式的な一部断面図である。 図４８は、本開示の撮像素子、積層型撮像素子から構成された固体撮像装置を電子機器（カメラ）を用いた例の概念図である。 図４９は、従来の積層型撮像素子（積層型固体撮像装置）の概念図である。

以下、図面を参照して、実施例に基づき本開示を説明するが、本開示は実施例に限定されるものではなく、実施例における種々の数値や材料は例示である。尚、説明は、以下の順序で行う。
１．本開示の撮像素子、本開示の積層型撮像素子及び本開示の第１の態様～第２の態様に係る固体撮像装置、並びに、固体撮像装置の駆動方法、全般に関する説明
２．実施例１（本開示の撮像素子、本開示の積層型撮像素子及び本開示の第２の態様に係る固体撮像装置）
３．実施例２（実施例１の変形）
４．実施例３（実施例１～実施例２の変形）
５．実施例４（実施例１～実施例３の変形、転送制御用電極を備えた撮像素子）
６．実施例５（実施例１～実施例４の変形、電荷排出電極を備えた撮像素子）
７．実施例６（実施例１～実施例５の変形、複数の電荷蓄積用電極セグメントを備えた撮像素子）
８．その他

〈本開示の撮像素子、本開示の積層型撮像素子及び本開示の第１の態様～第２の態様に係る固体撮像装置、並びに、固体撮像装置の駆動方法、全般に関する説明〉
本開示の撮像素子等にあっては、
半導体基板を更に備えており、
光電変換部は、半導体基板の上方に配置されている形態とすることができる。尚、第１電極、電荷蓄積用電極及び第２電極は、後述する駆動回路に接続されている。

光入射側に位置する第２電極は、複数の撮像素子において共通化されていてもよい。即ち、第２電極を所謂ベタ電極とすることができる。光電変換層は、複数の撮像素子において共通化されていてもよいし、即ち、複数の撮像素子において１層の光電変換層が形成されていてもよいし、撮像素子毎に設けられていてもよい。

更には、以上に説明した各種の好ましい形態、構成を含む本開示の撮像素子等において、第１電極は、絶縁層に設けられた開口部内を延在し、光電変換層と接続されている形態とすることができる。あるいは又、光電変換層は、絶縁層に設けられた開口部内を延在し、第１電極と接続されている形態とすることができ、この場合、
第１電極の頂面の縁部は絶縁層で覆われており、
開口部の底面には第１電極が露出しており、
第１電極の頂面と接する絶縁層の面を第１面、電荷蓄積用電極と対向する光電変換層の部分と接する絶縁層の面を第２面としたとき、開口部の側面は、第１面から第２面に向かって広がる傾斜を有する形態とすることができ、更には、第１面から第２面に向かって広がる傾斜を有する開口部の側面は、電荷蓄積用電極側に位置する形態とすることができる。尚、光電変換層と第１電極との間に他の層が形成されている形態（例えば、光電変換層と第１電極との間に電荷蓄積に適した材料層が形成されている形態）を包含する。

更には、以上に説明した各種の好ましい形態、構成を含む本開示の撮像素子等において、
半導体基板に設けられ、駆動回路を有する制御部を更に備えており、
第１電極及び電荷蓄積用電極は、駆動回路に接続されており、
電荷蓄積期間において、駆動回路から、第１電極に電位Ｖ11が印加され、電荷蓄積用電極に電位Ｖ12が印加され、光電変換層に電荷が蓄積され、
電荷転送期間において、駆動回路から、第１電極に電位Ｖ21が印加され、電荷蓄積用電極に電位Ｖ22が印加され、光電変換層に蓄積された電荷が第１電極を経由して制御部に読み出される構成とすることができる。但し、第１電極の電位が第２電極の電位よりも高い場合、
Ｖ12≧Ｖ11、且つ、Ｖ22＜Ｖ21
であり、第１電極の電位が第２電極の電位よりも低い場合、
Ｖ12≦Ｖ11、且つ、Ｖ22＞Ｖ21
である。

更には、以上に説明した各種の好ましい形態、構成を含む本開示の撮像素子等にあっては、第１電極と電荷蓄積用電極との間に、第１電極及び電荷蓄積用電極と離間して配置され、且つ、絶縁層を介して光電変換層と対向して配置された転送制御用電極（電荷転送電極）を更に備えている形態とすることができる。尚、このような形態の本開示の撮像素子等を、便宜上、『転送制御用電極を備えた本開示の撮像素子等』と呼ぶ。

また、転送制御用電極を備えた本開示の撮像素子等にあっては、
半導体基板に設けられ、駆動回路を有する制御部を更に備えており、
第１電極、電荷蓄積用電極及び転送制御用電極は、駆動回路に接続されており、
電荷蓄積期間において、駆動回路から、第１電極に電位Ｖ11が印加され、電荷蓄積用電極に電位Ｖ12が印加され、転送制御用電極に電位Ｖ13が印加され、光電変換層に電荷が蓄積され、
電荷転送期間において、駆動回路から、第１電極に電位Ｖ21が印加され、電荷蓄積用電極に電位Ｖ22が印加され、転送制御用電極に電位Ｖ23が印加され、光電変換層に蓄積された電荷が第１電極を介して制御部に読み出される構成とすることができる。但し、第１電極の電位が第２電極の電位よりも高い場合、
Ｖ12＞Ｖ13、且つ、Ｖ22≦Ｖ23≦Ｖ21
であり、第１電極の電位が第２電極の電位よりも低い場合、
Ｖ12＜Ｖ13、且つ、Ｖ22≧Ｖ23≧Ｖ21
である。

更には、以上に説明した各種の好ましい形態、構成を含む本開示の撮像素子等にあっては、光電変換層に接続され、第１電極及び電荷蓄積用電極と離間して配置された電荷排出電極を更に備えている形態とすることができる。尚、このような形態の本開示の撮像素子等を、便宜上、『電荷排出電極を備えた本開示の撮像素子等』と呼ぶ。そして、電荷排出電極を備えた本開示の撮像素子等において、電荷排出電極は、第１電極及び電荷蓄積用電極を取り囲むように（即ち、額縁状に）配置されている形態とすることができる。電荷排出電極は、複数の撮像素子において共有化（共通化）することができる。そして、この場合、
光電変換層は、絶縁層に設けられた第２開口部内を延在し、電荷排出電極と接続されており、
電荷排出電極の頂面の縁部は絶縁層で覆われており、
第２開口部の底面には電荷排出電極が露出しており、
電荷排出電極の頂面と接する絶縁層の面を第３面、電荷蓄積用電極と対向する光電変換層の部分と接する絶縁層の面を第２面としたとき、第２開口部の側面は、第３面から第２面に向かって広がる傾斜を有する形態とすることができる。

更には、電荷排出電極を備えた本開示の撮像素子等にあっては、
半導体基板に設けられ、駆動回路を有する制御部を更に備えており、
第１電極、電荷蓄積用電極及び電荷排出電極は、駆動回路に接続されており、
電荷蓄積期間において、駆動回路から、第１電極に電位Ｖ11が印加され、電荷蓄積用電極に電位Ｖ12が印加され、電荷排出電極に電位Ｖ14が印加され、光電変換層に電荷が蓄積され、
電荷転送期間において、駆動回路から、第１電極に電位Ｖ21が印加され、電荷蓄積用電極に電位Ｖ22が印加され、電荷排出電極に電位Ｖ24が印加され、光電変換層に蓄積された電荷が第１電極を介して制御部に読み出される構成とすることができる。但し、第１電極の電位が第２電極の電位よりも高い場合、
Ｖ14＞Ｖ11、且つ、Ｖ24＜Ｖ21
であり、第１電極の電位が第２電極の電位よりも低い場合、
Ｖ14＜Ｖ11、且つ、Ｖ24＞Ｖ21
である。

更には、本開示の撮像素子等における以上に説明した各種の好ましい形態、構成において、電荷蓄積用電極は、複数の電荷蓄積用電極セグメントから構成されている形態とすることができる。尚、このような形態の本開示の撮像素子等を、便宜上、『複数の電荷蓄積用電極セグメントを備えた本開示の撮像素子等』と呼ぶ。電荷蓄積用電極セグメントの数は、２以上であればよい。そして、複数の電荷蓄積用電極セグメントを備えた本開示の撮像素子等にあっては、
第１電極の電位が第２電極の電位よりも高い場合、電荷転送期間において、第１電極に最も近い所に位置する電荷蓄積用電極セグメントに印加される電位は、第１電極に最も遠い所に位置する電荷蓄積用電極セグメントに印加される電位よりも高く、
第１電極の電位が第２電極の電位よりも低い場合、電荷転送期間において、第１電極に最も近い所に位置する電荷蓄積用電極セグメントに印加される電位は、第１電極に最も遠い所に位置する電荷蓄積用電極セグメントに印加される電位よりも低い形態とすることができる。

以上に説明した各種の好ましい形態、構成を含む本開示の撮像素子等において、
半導体基板には、制御部を構成する少なくとも浮遊拡散層及び増幅トランジスタが設けられており、
第１電極は、浮遊拡散層及び増幅トランジスタのゲート部に接続されている構成とすることができ、この場合、更には、
半導体基板には、更に、制御部を構成するリセット・トランジスタ及び選択トランジスタが設けられており、
浮遊拡散層は、リセット・トランジスタの一方のソース／ドレイン領域に接続されており、
増幅トランジスタの一方のソース／ドレイン領域は、選択トランジスタの一方のソース／ドレイン領域に接続されており、選択トランジスタの他方のソース／ドレイン領域は信号線に接続されている構成とすることができる。

更には、以上に説明した各種の好ましい形態、構成を含む本開示の撮像素子等において、電荷蓄積用電極の大きさは第１電極よりも大きい形態とすることができる。電荷蓄積用電極の面積をＳ1’、第１電極の面積をＳ1としたとき、限定するものではないが、
４≦Ｓ1’／Ｓ1
を満足することが好ましい。

更には、以上に説明した各種の好ましい形態、構成を含む本開示の撮像素子等において、第２電極側から光が入射し、第２電極よりの光入射側には遮光層が形成されている形態とすることができる。あるいは又、第２電極側から光が入射し、第１電極（場合によっては、第１電極及び転送制御用電極）には光が入射しない形態とすることができ、この場合、第２電極よりの光入射側であって、第１電極（場合によっては、第１電極及び転送制御用電極）の上方には遮光層が形成されている構成とすることができ、あるいは又、
電荷蓄積用電極及び第２電極の上方にはオンチップ・マイクロ・レンズが設けられており、
オンチップ・マイクロ・レンズに入射する光は、電荷蓄積用電極に集光される構成とすることができる。ここで、遮光層は、第２電極の光入射側の面よりも上方に配設されてもよいし、第２電極の光入射側の面の上に配設されてもよい。場合によっては、第２電極に遮光層が形成されていてもよい。遮光層を構成する材料として、クロム（Ｃｒ）や銅（Ｃｕ）、アルミニウム（Ａｌ）、タングステン（Ｗ）、光を通さない樹脂（例えば、ポリイミド樹脂）を例示することができる。

本開示の撮像素子として、具体的には、青色の光（４２５ｎｍ乃至４９５ｎｍの光）を吸収する光電変換層（便宜上、『第１タイプの青色光電変換層』と呼ぶ）を備えた青色に感度を有する撮像素子（便宜上、『第１タイプの青色用撮像素子』と呼ぶ）、緑色の光（４９５ｎｍ乃至５７０ｎｍの光）を吸収する光電変換層（便宜上、『第１タイプの緑色光電変換層』と呼ぶ）を備えた緑色に感度を有する撮像素子（便宜上、『第１タイプの緑色用撮像素子』と呼ぶ）、赤色の光（６２０ｎｍ乃至７５０ｎｍの光）を吸収する光電変換層（便宜上、『第１タイプの赤色光電変換層』と呼ぶ）を備えた赤色に感度を有する撮像素子（便宜上、『第１タイプの赤色用撮像素子』と呼ぶ）を挙げることができる。また、電荷蓄積用電極を備えていない従来の撮像素子であって、青色に感度を有する撮像素子を、便宜上、『第２タイプの青色用撮像素子』と呼び、緑色に感度を有する撮像素子を、便宜上、『第２タイプの緑色用撮像素子』と呼び、赤色に感度を有する撮像素子を、便宜上、『第２タイプの赤色用撮像素子』と呼び、第２タイプの青色用撮像素子を構成する光電変換層を、便宜上、『第２タイプの青色光電変換層』と呼び、第２タイプの緑色用撮像素子を構成する光電変換層を、便宜上、『第２タイプの緑色光電変換層』と呼び、第２タイプの赤色用撮像素子を構成する光電変換層を、便宜上、『第２タイプの赤色光電変換層』と呼ぶ。

本開示の積層型撮像素子は、少なくとも本開示の撮像素子（光電変換素子）を１つ有するが、具体的には、例えば、
［Ａ］第１タイプの青色用光電変換部、第１タイプの緑色用光電変換部及び第１タイプの赤色用光電変換部が、垂直方向に積層され、
第１タイプの青色用撮像素子、第１タイプの緑色用撮像素子及び第１タイプの赤色用撮像素子の制御部のそれぞれが、半導体基板に設けられた構成、構造
［Ｂ］第１タイプの青色用光電変換部及び第１タイプの緑色用光電変換部が、垂直方向に積層され、
これらの２層の第１タイプの光電変換部の下方に、第２タイプの赤色用光電変換部が配置され、
第１タイプの青色用撮像素子、第１タイプの緑色用撮像素子及び第２タイプの赤色用撮像素子の制御部のそれぞれが、半導体基板に設けられた構成、構造
［Ｃ］第１タイプの緑色用光電変換部の下方に、第２タイプの青色用光電変換部及び第２タイプの赤色用光電変換部が配置され、
第１タイプの緑色用撮像素子、第２タイプの青色用撮像素子及び第２タイプの赤色用撮像素子の制御部のそれぞれが、半導体基板に設けられた構成、構造
［Ｄ］第１タイプの青色用光電変換部の下方に、第２タイプの緑色用光電変換部及び第２タイプの赤色用光電変換部が配置され、
第１タイプの青色用撮像素子、第２タイプの緑色用撮像素子及び第２タイプの赤色用撮像素子の制御部のそれぞれが、半導体基板に設けられた構成、構造を挙げることができる。尚、これらの撮像素子の光電変換部の垂直方向における配置順は、光入射方向から青色用光電変換部、緑色用光電変換部、赤色用光電変換部の順、あるいは、光入射方向から緑色用光電変換部、青色用光電変換部、赤色用光電変換部の順であることが好ましい。これは、より短い波長の光がより入射表面側において効率良く吸収されるからである。赤色は３色の中では最も長い波長であるので、光入射面から見て赤色用光電変換部を最下層に位置させることが好ましい。これらの撮像素子の積層構造によって、１つの画素が構成される。また、第１タイプの赤外線用光電変換部を備えていてもよい。ここで、第１タイプの赤外線用光電変換部の光電変換層は、例えば、有機系材料から構成され、第１タイプの撮像素子の積層構造の最下層であって、第２タイプの撮像素子よりも上に配置することが好ましい。あるいは又、第１タイプの光電変換部の下方に、第２タイプの赤外線用光電変換部を備えていてもよい。

第１タイプの撮像素子にあっては、例えば、第１電極が、半導体基板の上に設けられた層間絶縁層上に形成されている。半導体基板に形成された撮像素子は、裏面照射型とすることもできるし、表面照射型とすることもできる。

光電変換層を有機系材料から構成する場合、光電変換層を、
（１）ｐ型有機半導体から構成する。
（２）ｎ型有機半導体から構成する。
（３）ｐ型有機半導体層／ｎ型有機半導体層の積層構造から構成する。ｐ型有機半導体層／ｐ型有機半導体とｎ型有機半導体との混合層（バルクヘテロ構造）／ｎ型有機半導体層の積層構造から構成する。ｐ型有機半導体層／ｐ型有機半導体とｎ型有機半導体との混合層（バルクヘテロ構造）の積層構造から構成する。ｎ型有機半導体層／ｐ型有機半導体とｎ型有機半導体との混合層（バルクヘテロ構造）の積層構造から構成する。
（４）ｐ型有機半導体とｎ型有機半導体の混合（バルクヘテロ構造）から構成する。
の４態様のいずれかとすることができる。但し、積層順は任意に入れ替えた構成とすることができる。

ｐ型有機半導体として、ナフタレン誘導体、アントラセン誘導体、フェナントレン誘導体、ピレン誘導体、ペリレン誘導体、テトラセン誘導体、ペンタセン誘導体、キナクリドン誘導体、チオフェン誘導体、チエノチオフェン誘導体、ベンゾチオフェン誘導体、ベンゾチエノベンゾチオフェン誘導体、トリアリルアミン誘導体、カルバゾール誘導体、ペリレン誘導体、ピセン誘導体、クリセン誘導体、フルオランテン誘導体、フタロシアニン誘導体、サブフタロシアニン誘導体、サブポルフィラジン誘導体、複素環化合物を配位子とする金属錯体、ポリチオフェン誘導体、ポリベンゾチアジアゾール誘導体、ポリフルオレン誘導体等を挙げることができる。ｎ型有機半導体として、フラーレン及びフラーレン誘導体〈例えば、Ｃ６０や、Ｃ７０，Ｃ７４等のフラーレン（高次フラーレン）、内包フラーレン等）又はフラーレン誘導体（例えば、フラーレンフッ化物やＰＣＢＭフラーレン化合物、フラーレン多量体等）〉、ｐ型有機半導体よりもＨＯＭＯ及びＬＵＭＯが大きい（深い）有機半導体、透明な無機金属酸化物を挙げることができる。ｎ型有機半導体として、具体的には、窒素原子、酸素原子、硫黄原子を含有する複素環化合物、例えば、ピリジン誘導体、ピラジン誘導体、ピリミジン誘導体、トリアジン誘導体、キノリン誘導体、キノキサリン誘導体、イソキノリン誘導体、アクリジン誘導体、フェナジン誘導体、フェナントロリン誘導体、テトラゾール誘導体、ピラゾール誘導体、イミダゾール誘導体、チアゾール誘導体、オキサゾール誘導体、イミダゾール誘導体、ベンズイミダゾール誘導体、ベンゾトリアゾール誘導体、ベンズオキサゾール誘導体、ベンズオキサゾール誘導体、カルバゾール誘導体、ベンゾフラン誘導体、ジベンゾフラン誘導体、サブポルフィラジン誘導体、ポリフェニレンビニレン誘導体、ポリベンゾチアジアゾール誘導体、ポリフルオレン誘導体等を分子骨格の一部に有する有機分子、有機金属錯体やサブフタロシアニン誘導体を挙げることができる。フラーレン誘導体に含まれる基等として、ハロゲン原子；直鎖、分岐若しくは環状のアルキル基若しくはフェニル基；直鎖若しくは縮環した芳香族化合物を有する基；ハロゲン化物を有する基；パーシャルフルオロアルキル基；パーフルオロアルキル基；シリルアルキル基；シリルアルコキシ基；アリールシリル基；アリールスルファニル基；アルキルスルファニル基；アリールスルホニル基；アルキルスルホニル基；アリールスルフィド基；アルキルスルフィド基；アミノ基；アルキルアミノ基；アリールアミノ基；ヒドロキシ基；アルコキシ基；アシルアミノ基；アシルオキシ基；カルボニル基；カルボキシ基；カルボキソアミド基；カルボアルコキシ基；アシル基；スルホニル基；シアノ基；ニトロ基；カルコゲン化物を有する基；ホスフィン基；ホスホン基；これらの誘導体を挙げることができる。有機系材料から構成された光電変換層（『有機光電変換層』と呼ぶ場合がある）の厚さは、限定するものではないが、例えば、１×１０-8ｍ乃至５×１０-7ｍ、好ましくは２．５×１０-8ｍ乃至３×１０-7ｍ、より好ましくは２．５×１０-8ｍ乃至２×１０-7ｍ、一層好ましくは１×１０-7ｍ乃至１．８×１０-7ｍを例示することができる。尚、有機半導体は、ｐ型、ｎ型と分類されることが多いが、ｐ型とは正孔を輸送し易いという意味であり、ｎ型とは電子を輸送し易いという意味であり、無機半導体のように熱励起の多数キャリアとして正孔又は電子を有しているという解釈に限定されない。

あるいは又、緑色の波長の光を光電変換する有機光電変換層を構成する材料として、例えば、ローダミン系色素、メラシアニン系色素、キナクリドン誘導体、サブフタロシアニン系色素（サブフタロシアニン誘導体）等を挙げることができるし、青色の光を光電変換する有機光電変換層を構成する材料として、例えば、クマリン酸色素、トリス－８－ヒドリキシキノリアルミニウム（Ａｌｑ３）、メラシアニン系色素等を挙げることができるし、赤色の光を光電変換する有機光電変換層を構成する材料として、例えば、フタロシアニン系色素、サブフタロシアニン系色素（サブフタロシアニン誘導体）を挙げることができる。

あるいは又、光電変換層を構成する無機系材料として、結晶シリコン、アモルファスシリコン、微結晶シリコン、結晶セレン、アモルファスセレン、及び、カルコパライト系化合物であるＣＩＧＳ（ＣｕＩｎＧａＳｅ）、ＣＩＳ（ＣｕＩｎＳｅ2）、ＣｕＩｎＳ2、ＣｕＡｌＳ2、ＣｕＡｌＳｅ2、ＣｕＧａＳ2、ＣｕＧａＳｅ2、ＡｇＡｌＳ2、ＡｇＡｌＳｅ2、ＡｇＩｎＳ2、ＡｇＩｎＳｅ2、あるいは又、ＩＩＩ－Ｖ族化合物であるＧａＡｓ、ＩｎＰ、ＡｌＧａＡｓ、ＩｎＧａＰ、ＡｌＧａＩｎＰ、ＩｎＧａＡｓＰ、更には、ＣｄＳｅ、ＣｄＳ、Ｉｎ2Ｓｅ3、Ｉｎ2Ｓ3、Ｂｉ2Ｓｅ3、Ｂｉ2Ｓ3、ＺｎＳｅ、ＺｎＳ、ＰｂＳｅ、ＰｂＳ等の化合物半導体を挙げることができる。加えて、これらの材料から成る量子ドットを光電変換層に使用することも可能である。

あるいは又、光電変換層を、下層半導体層と、上層光電変換層の積層構造とすることができる。このように下層半導体層を設けることで、電荷蓄積時の再結合を防止することができ、光電変換層に蓄積した電荷の第１電極への転送効率を増加させることができるし、暗電流の生成を抑制することができる。上層光電変換層を構成する材料は、上記の光電変換層を構成する各種材料から、適宜、選択すればよい。一方、下層半導体層を構成する材料として、バンドギャップエネルギーの値が大きく（例えば、３．０ｅＶ以上のバンドギャップエネルギーの値）、しかも、光電変換層を構成する材料よりも高い移動度を有する材料を用いることが好ましい。具体的には、ＩＧＺＯ等の酸化物半導体材料；遷移金属ダイカルコゲナイド；シリコンカーバイド；ダイヤモンド；グラフェン；カーボンナノチューブ；縮合多環炭化水素化合物や縮合複素環化合物等の有機半導体材料を挙げることができる。あるいは又、下層半導体層を構成する材料として、蓄積すべき電荷が正孔である場合、光電変換層を構成する材料のイオン化ポテンシャルよりも小さなイオン化ポテンシャルを有する材料を挙げることができるし、蓄積すべき電荷が電子である場合、光電変換層を構成する材料の電子親和力よりも大きな電子親和力を有する材料を挙げることができる。あるいは又、下層半導体層を構成する材料における不純物濃度は１×１０18ｃｍ-3以下であることが好ましい。下層半導体層は、単層構成であってもよいし、多層構成であってもよい。また、電荷蓄積用電極の上方に位置する下層半導体層を構成する材料と、第１電極の上方に位置する下層半導体層を構成する材料とを、異ならせてもよい。

本開示の第１の態様～第２の態様に係る固体撮像装置によって、単板式カラー固体撮像装置を構成することができる。

積層型撮像素子を備えた本開示の第２の態様に係る固体撮像装置にあっては、ベイヤ配列の撮像素子を備えた固体撮像装置と異なり（即ち、カラーフィルタを用いて青色、緑色、赤色の分光を行うのではなく）、同一画素内で光の入射方向において、複数種の波長の光に対して感度を有する撮像素子を積層して１つの画素を構成するので、感度の向上及び単位体積当たりの画素密度の向上を図ることができる。また、有機系材料は吸収係数が高いため、有機光電変換層の膜厚を従来のＳｉ系光電変換層と比較して薄くすることができ、隣接画素からの光漏れや、光の入射角の制限が緩和される。更には、従来のＳｉ系撮像素子では３色の画素間で補間処理を行って色信号を作成するために偽色が生じるが、積層型撮像素子を備えた本開示の第２の態様に係る固体撮像装置にあっては、偽色の発生が抑えられる。有機光電変換層それ自体がカラーフィルタとしても機能するので、カラーフィルタを配設しなくとも色分離が可能である。

一方、本開示の第１の態様に係る固体撮像装置にあっては、カラーフィルタを用いることで、青色、緑色、赤色の分光特性への要求を緩和することができるし、また、高い量産性を有する。本開示の第１の態様に係る固体撮像装置における撮像素子の配列として、ベイヤ配列の他、インターライン配列、ＧストライプＲＢ市松配列、ＧストライプＲＢ完全市松配列、市松補色配列、ストライプ配列、斜めストライプ配列、原色色差配列、フィールド色差順次配列、フレーム色差順次配列、ＭＯＳ型配列、改良ＭＯＳ型配列、フレームインターリーブ配列、フィールドインターリーブ配列を挙げることができる。ここで、１つの撮像素子によって１つの画素（あるいは副画素）が構成される。

本開示の撮像素子あるいは本開示の積層型撮像素子が複数配列された画素領域は、２次元アレイ状に規則的に複数配列された画素から構成される。画素領域は、通常、実際に光を受光し光電変換によって生成された信号電荷を増幅して駆動回路に読み出す有効画素領域と、黒レベルの基準になる光学的黒を出力するための黒基準画素領域とから構成されている。黒基準画素領域は、通常は、有効画素領域の外周部に配置されている。

以上に説明した各種の好ましい形態、構成を含む本開示の撮像素子等において、光が照射され、光電変換層で光電変換が生じ、正孔（ホール）と電子がキャリア分離される。そして、正孔が取り出される電極を陽極、電子が取り出される電極を陰極とする。第１電極が陽極を構成し、第２電極が陰極を構成する形態もあるし、逆に、第１電極が陰極を構成し、第２電極が陽極を構成する形態もある。

積層型撮像素子を構成する場合、第１電極、電荷蓄積用電極、転送制御用電極、電荷排出電極及び第２電極は透明導電材料から成る構成とすることができる。尚、第１電極、電荷蓄積用電極、転送制御用電極及び電荷排出電極を総称して、『第１電極等』と呼ぶ場合がある。あるいは又、本開示の撮像素子等が、例えばベイヤ配列のように平面に配される場合には、第２電極は透明導電材料から成り、第１電極は金属材料から成る構成とすることができ、この場合、具体的には、光入射側に位置する第２電極は透明導電材料から成り、第１電極等は、例えば、Ａｌ－Ｎｄ（アルミニウム及びネオジウムの合金）又はＡＳＣ（アルミニウム、サマリウム及び銅の合金）から成る構成とすることができる。尚、透明導電材料から成る電極を『透明電極』と呼ぶ場合がある。ここで、透明導電材料のバンドギャップエネルギーは、２．５ｅＶ以上、好ましくは３．１ｅＶ以上であることが望ましい。透明電極を構成する透明導電材料として、導電性のある金属酸化物を挙げることができ、具体的には、酸化インジウム、インジウム－錫酸化物（ＩＴＯ，Indium Tin Oxide，ＳｎドープのＩｎ2Ｏ3、結晶性ＩＴＯ及びアモルファスＩＴＯを含む）、酸化亜鉛にドーパントとしてインジウムを添加したインジウム－亜鉛酸化物（ＩＺＯ，Indium Zinc Oxide）、酸化ガリウムにドーパントとしてインジウムを添加したインジウム－ガリウム酸化物（ＩＧＯ）、酸化亜鉛にドーパントとしてインジウムとガリウムを添加したインジウム－ガリウム－亜鉛酸化物（ＩＧＺＯ，Ｉｎ－ＧａＺｎＯ4）、酸化亜鉛にドーパントとしてインジウムと錫を添加したインジウム－錫－亜鉛酸化物（ＩＴＺＯ）、ＩＦＯ（ＦドープのＩｎ2Ｏ3）、酸化錫（ＳｎＯ2）、ＡＴＯ（ＳｂドープのＳｎＯ2）、ＦＴＯ（ＦドープのＳｎＯ2）、酸化亜鉛（他元素をドープしたＺｎＯを含む）、酸化亜鉛にドーパントとしてアルミニウムを添加したアルミニウム－亜鉛酸化物（ＡＺＯ）、酸化亜鉛にドーパントとしてガリウムを添加したガリウム－亜鉛酸化物（ＧＺＯ）、酸化チタン（ＴｉＯ2）、酸化チタンにドーパントとしてニオブを添加したニオブ－チタン酸化物(ＴＮＯ)、酸化アンチモン、スピネル型酸化物、ＹｂＦｅ2Ｏ4構造を有する酸化物を例示することができる。あるいは又、ガリウム酸化物、チタン酸化物、ニオブ酸化物、ニッケル酸化物等を母層とする透明電極を挙げることができる。透明電極の厚さとして、２×１０-8ｍ乃至２×１０-7ｍ、好ましくは３×１０-8ｍ乃至１×１０-7ｍを挙げることができる。第１電極が透明性を要求される場合、製造プロセスの簡素化といった観点から、電荷排出電極も透明導電材料から構成することが好ましい。

あるいは又、透明性が不要である場合、正孔を取り出す電極としての機能を有する陽極を構成する導電材料として、高仕事関数（例えば、φ＝４．５ｅＶ～５．５ｅＶ）を有する導電材料から構成することが好ましく、具体的には、金（Ａｕ）、銀（Ａｇ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、鉄（Ｆｅ）、イリジウム（Ｉｒ）、ゲルマニウム（Ｇｅ）、オスミウム（Ｏｓ）、レニウム（Ｒｅ）、テルル（Ｔｅ）を例示することができる。一方、電子を取り出す電極としての機能を有する陰極を構成する導電材料として、低仕事関数（例えば、φ＝３．５ｅＶ～４．５ｅＶ）を有する導電材料から構成することが好ましく、具体的には、アルカリ金属（例えばＬｉ、Ｎａ、Ｋ等）及びそのフッ化物又は酸化物、アルカリ土類金属（例えばＭｇ、Ｃａ等）及びそのフッ化物又は酸化物、アルミニウム（Ａｌ）、亜鉛（Ｚｎ）、錫（Ｓｎ）、タリウム（Ｔｌ）、ナトリウム－カリウム合金、アルミニウム－リチウム合金、マグネシウム－銀合金、インジウム、イッテリビウム等の希土類金属、あるいは、これらの合金を挙げることができる。あるいは又、陽極や陰極を構成する材料として、白金（Ｐｔ）、金（Ａｕ）、パラジウム（Ｐｄ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、銀（Ａｇ）、タンタル（Ｔａ）、タングステン（Ｗ）、銅（Ｃｕ）、チタン（Ｔｉ）、インジウム（Ｉｎ）、錫（Ｓｎ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、モリブデン（Ｍｏ）等の金属、あるいは、これらの金属元素を含む合金、これらの金属から成る導電性粒子、これらの金属を含む合金の導電性粒子、不純物を含有したポリシリコン、炭素系材料、酸化物半導体、カーボン・ナノ・チューブ、グラフェン等の導電性材料を挙げることができるし、これらの元素を含む層の積層構造とすることもできる。更には、陽極や陰極を構成する材料として、ポリ（３，４－エチレンジオキシチオフェン）／ポリスチレンスルホン酸［ＰＥＤＯＴ／ＰＳＳ］といった有機材料（導電性高分子）を挙げることもできる。また、これらの導電性材料をバインダー（高分子）に混合してペースト又はインクとしたものを硬化させ、電極として用いてもよい。

第１電極等や第２電極（陽極や陰極）の成膜方法として、乾式法あるいは湿式法を用いることが可能である。乾式法として、物理的気相成長法（ＰＶＤ法）及び化学的気相成長法（ＣＶＤ法）を挙げることができる。ＰＶＤ法の原理を用いた成膜方法として、抵抗加熱あるいは高周波加熱を用いた真空蒸着法、ＥＢ（電子ビーム）蒸着法、各種スパッタリング法（マグネトロンスパッタリング法、ＲＦ－ＤＣ結合形バイアススパッタリング法、ＥＣＲスパッタリング法、対向ターゲットスパッタリング法、高周波スパッタリング法）、イオンプレーティング法、レーザーアブレーション法、分子線エピタキシー法、レーザー転写法を挙げることができる。また、ＣＶＤ法として、プラズマＣＶＤ法、熱ＣＶＤ法、有機金属（ＭＯ）ＣＶＤ法、光ＣＶＤ法を挙げることができる。一方、湿式法として、電解メッキ法や無電解メッキ法、スピンコート法、インクジェット法、スプレーコート法、スタンプ法、マイクロコンタクトプリント法、フレキソ印刷法、オフセット印刷法、グラビア印刷法、ディップ法等の方法を挙げることができる。パターニング法として、シャドーマスク、レーザー転写、フォトリソグラフィー等の化学的エッチング、紫外線やレーザー等による物理的エッチング等を挙げることができる。第１電極等や第２電極の平坦化技術として、レーザー平坦化法、リフロー法、ＣＭＰ（Chemical Mechanical Polishing）法等を用いることができる。

絶縁層を構成する材料として、酸化ケイ素系材料；窒化ケイ素（ＳｉＮY）；酸化アルミニウム（Ａｌ2Ｏ3）等の金属酸化物高誘電絶縁材料に例示される無機系絶縁材料だけでなく、ポリメチルメタクリレート（ＰＭＭＡ）；ポリビニルフェノール（ＰＶＰ）；ポリビニルアルコール（ＰＶＡ）；ポリイミド；ポリカーボネート（ＰＣ）；ポリエチレンテレフタレート（ＰＥＴ）；ポリスチレン；Ｎ－２（アミノエチル）３－アミノプロピルトリメトキシシラン（ＡＥＡＰＴＭＳ）、３－メルカプトプロピルトリメトキシシラン（ＭＰＴＭＳ）、オクタデシルトリクロロシラン（ＯＴＳ）等のシラノール誘導体（シランカップリング剤）；ノボラック型フェノール樹脂；フッ素系樹脂；オクタデカンチオール、ドデシルイソシアネイト等の一端に制御電極と結合可能な官能基を有する直鎖炭化水素類にて例示される有機系絶縁材料（有機ポリマー）を挙げることができるし、これらの組み合わせを用いることもできる。尚、酸化ケイ素系材料として、酸化シリコン（ＳｉＯX）、ＢＰＳＧ、ＰＳＧ、ＢＳＧ、ＡｓＳＧ、ＰｂＳＧ、酸化窒化シリコン（ＳｉＯＮ）、ＳＯＧ（スピンオングラス）、低誘電率材料（例えば、ポリアリールエーテル、シクロパーフルオロカーボンポリマー及びベンゾシクロブテン、環状フッ素樹脂、ポリテトラフルオロエチレン、フッ化アリールエーテル、フッ化ポリイミド、アモルファスカーボン、有機ＳＯＧ）を例示することができる。各種層間絶縁層や絶縁膜を構成する材料も、これらの材料から適宜選択すればよい。

制御部を構成する浮遊拡散層、増幅トランジスタ、リセット・トランジスタ及び選択トランジスタの構成、構造は、従来の浮遊拡散層、増幅トランジスタ、リセット・トランジスタ及び選択トランジスタの構成、構造と同様とすることができる。駆動回路も周知の構成、構造とすることができる。

第１電極は、浮遊拡散層及び増幅トランジスタのゲート部に接続されているが、第１電極と浮遊拡散層及び増幅トランジスタのゲート部との接続のためにコンタクトホール部を形成すればよい。コンタクトホール部を構成する材料として、不純物がドーピングされたポリシリコンや、タングステン、Ｔｉ、Ｐｔ、Ｐｄ、Ｃｕ、ＴｉＷ、ＴｉＮ、ＴｉＮＷ、ＷＳｉ2、ＭｏＳｉ2等の高融点金属や金属シリサイド、これらの材料から成る層の積層構造（例えば、Ｔｉ／ＴｉＮ／Ｗ）を例示することができる。

有機光電変換層と第１電極との間に、第１キャリアブロッキング層を設けてもよいし、有機光電変換層と第２電極との間に、第２キャリアブロッキング層を設けてもよい。また、第１キャリアブロッキング層と第１電極との間に第１電荷注入層を設けてもよいし、第２キャリアブロッキング層と第２電極との間に第２電荷注入層を設けてもよい。例えば、電子注入層を構成する材料として、例えば、リチウム（Ｌｉ）、ナトリウム（Ｎａ）、カリウム（Ｋ）といったアルカリ金属及びそのフッ化物や酸化物、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）といったアルカリ土類金属及びそのフッ化物や酸化物を挙げることができる。

各種有機層の成膜方法として、乾式成膜法及び湿式成膜法を挙げることができる。乾式成膜法として、抵抗加熱あるいは高周波加熱、電子ビーム加熱を用いた真空蒸着法、フラッシュ蒸着法、プラズマ蒸着法、ＥＢ蒸着法、各種スパッタリング法（２極スパッタリング法、直流スパッタリング法、直流マグネトロンスパッタリング法、高周波スパッタリング法、マグネトロンスパッタリング法、ＲＦ－ＤＣ結合形バイアススパッタリング法、ＥＣＲスパッタリング法、対向ターゲットスパッタリング法、高周波スパッタリング法、イオンビームスパッタリング法）、ＤＣ（Direct Current）法、ＲＦ法、多陰極法、活性化反応法、電界蒸着法、高周波イオンプレーティング法や反応性イオンプレーティング法等の各種イオンプレーティング法、レーザーアブレーション法、分子線エピタキシー法、レーザー転写法、分子線エピタキシー法（ＭＢＥ法）を挙げることができる。また、ＣＶＤ法として、プラズマＣＶＤ法、熱ＣＶＤ法、ＭＯＣＶＤ法、光ＣＶＤ法を挙げることができる。一方、湿式法として、具体的には、スピンコート法；浸漬法；キャスト法；マイクロコンタクトプリント法；ドロップキャスト法；スクリーン印刷法やインクジェット印刷法、オフセット印刷法、グラビア印刷法、フレキソ印刷法といった各種印刷法；スタンプ法；スプレー法；エアドクタコーター法、ブレードコーター法、ロッドコーター法、ナイフコーター法、スクイズコーター法、リバースロールコーター法、トランスファーロールコーター法、グラビアコーター法、キスコーター法、キャストコーター法、スプレーコーター法、スリットオリフィスコーター法、カレンダーコーター法といった各種コーティング法を例示することができる。尚、塗布法においては、溶媒として、トルエン、クロロホルム、ヘキサン、エタノールといった無極性又は極性の低い有機溶媒を例示することができる。パターニング法として、シャドーマスク、レーザー転写、フォトリソグラフィー等の化学的エッチング、紫外線やレーザー等による物理的エッチング等を挙げることができる。各種有機層の平坦化技術として、レーザー平坦化法、リフロー法等を用いることができる。

撮像素子あるいは固体撮像装置には、前述したとおり、必要に応じて、オンチップ・マイクロ・レンズや遮光層を設けてもよいし、撮像素子を駆動するための駆動回路や配線が設けられている。必要に応じて、撮像素子への光の入射を制御するためのシャッターを配設してもよいし、固体撮像装置の目的に応じて光学カットフィルタを具備してもよい。

例えば、固体撮像装置を読出し用集積回路（ＲＯＩＣ）と積層する場合、読出し用集積回路及び銅（Ｃｕ）から成る接続部が形成された駆動用基板と、接続部が形成された撮像素子とを、接続部同士が接するように重ね合わせ、接続部同士を接合することで、積層することができるし、接続部同士をハンダバンプ等を用いて接合することもできる。

実施例１は、本開示の撮像素子、本開示の積層型撮像素子、及び、本開示の第２の態様に係る固体撮像装置に関する。

実施例１の撮像素子、積層型撮像素子の模式的な一部断面図を図１に示し、実施例１の撮像素子、積層型撮像素子の等価回路図を図２及び図３に示し、実施例１の撮像素子を構成する第１電極及び電荷蓄積用電極並びに制御部を構成するトランジスタの模式的な配置図を図４に示し、実施例１の撮像素子の動作時の各部位における電位の状態を模式的に図５に示す。また、実施例１の撮像素子を構成する第１電極及び電荷蓄積用電極の模式的な配置図を図６に示し、実施例１の撮像素子を構成する第１電極、電荷蓄積用電極、第２電極及びコンタクトホール部の模式的な透視斜視図を図７に示し、実施例１の固体撮像装置の概念図を図８に示す。

実施例１の撮像素子（例えば、後述する緑色用撮像素子）は、第１電極１１、光電変換層１５及び第２電極１６が積層されて成る光電変換部を備えており、光電変換部は、更に、第１電極１１と離間して配置され、且つ、絶縁層８２を介して光電変換層１５と対向して配置された電荷蓄積用電極１２を備えている。

また、実施例１の積層型撮像素子は、実施例１の撮像素子を少なくとも１つ、実施例１にあっては実施例１の撮像素子を１つ、有する。

更には、実施例１の固体撮像装置は、実施例１の積層型撮像素子を、複数、備えている。

そして、半導体基板（より具体的には、シリコン半導体層）７０を更に備えており、光電変換部は、半導体基板７０の上方に配置されている。また、半導体基板７０に設けられ、第１電極１１が接続された駆動回路を有する制御部を更に備えている。ここで、半導体基板７０における光入射面を上方とし、半導体基板７０の反対側を下方とする。半導体基板７０の下方には複数の配線から成る配線層６２が設けられている。また、半導体基板７０には、制御部を構成する少なくとも浮遊拡散層ＦＤ1及び増幅トランジスタＴＲ１ampが設けられており、第１電極１１は、浮遊拡散層ＦＤ1及び増幅トランジスタＴＲ１ampのゲート部に接続されている。半導体基板７０には、更に、制御部を構成するリセット・トランジスタＴＲ１rst及び選択トランジスタＴＲ１selが設けられている。また、浮遊拡散層ＦＤ1は、リセット・トランジスタＴＲ１rstの一方のソース／ドレイン領域に接続されており、増幅トランジスタＴＲ１ampの一方のソース／ドレイン領域は、選択トランジスタＴＲ１selの一方のソース／ドレイン領域に接続されており、選択トランジスタＴＲ１selの他方のソース／ドレイン領域は信号線ＶＳＬ1に接続されている。これらの増幅トランジスタＴＲ１amp、リセット・トランジスタＴＲ１rst及び選択トランジスタＴＲ１selは、駆動回路を構成する。

具体的には、実施例１の撮像素子、積層型撮像素子は、裏面照射型の撮像素子、積層型撮像素子であり、緑色の光を吸収する第１タイプの緑色光電変換層を備えた緑色に感度を有する第１タイプの実施例１の緑色用撮像素子（以下、『第１撮像素子』と呼ぶ）、青色の光を吸収する第２タイプの青色光電変換層を備えた青色に感度を有する第２タイプの従来の青色用撮像素子（以下、『第２撮像素子』と呼ぶ）、赤色の光を吸収する第２タイプの赤色光電変換層を備えた赤色に感度を有する第２タイプの従来の赤色用撮像素子（以下、『第３撮像素子』と呼ぶ）の３つの撮像素子が積層された構造を有する。ここで赤色用撮像素子（第３撮像素子）及び青色用撮像素子（第２撮像素子）は、半導体基板７０内に設けられており、第２撮像素子の方が、第３撮像素子よりも光入射側に位置する。また、緑色用撮像素子（第１撮像素子）は、青色用撮像素子（第２撮像素子）の上方に設けられている。第１撮像素子、第２撮像素子及び第３撮像素子の積層構造によって、１画素が構成される。カラーフィルタは設けられていない。

第１撮像素子にあっては、層間絶縁層８１上に、第１電極１１及び電荷蓄積用電極１２が、離間して形成されている。層間絶縁層８１及び電荷蓄積用電極１２は、絶縁層８２によって覆われている。絶縁層８２上には光電変換層１５が形成され、光電変換層１５上には第２電極１６が形成されている。第２電極１６を含む全面には、保護層８３が形成されており、保護層８３上にオンチップ・マイクロ・レンズ９０が設けられている。第１電極１１、電荷蓄積用電極１２及び第２電極１６は、例えば、ＩＴＯから成る透明電極から構成されている。光電変換層１５は、少なくとも緑色に感度を有する周知の有機光電変換材料（例えば、ローダミン系色素、メラシアニン系色素、キナクリドン等の有機系材料）を含む層から構成されている。また、光電変換層１５は、更に、電荷蓄積に適した材料層を含む構成であってもよい。即ち、光電変換層１５と第１電極１１との間に（例えば、接続部６７内に）、更に、電荷蓄積に適した材料層が形成されていてもよい。層間絶縁層８１や絶縁層８２、保護層８３は、周知の絶縁材料（例えば、ＳｉＯ2やＳｉＮ）から構成されている。光電変換層１５と第１電極１１とは、絶縁層８２に設けられた接続部６７によって接続されている。接続部６７内には、光電変換層１５が延在している。即ち、光電変換層１５は、絶縁層８２に設けられた開口部８４内を延在し、第１電極１１と接続されている。

電荷蓄積用電極１２は駆動回路に接続されている。具体的には、電荷蓄積用電極１２は、層間絶縁層８１内に設けられた接続孔６６、パッド部６４及び配線ＶOAを介して、駆動回路を構成する垂直駆動回路１１２に接続されている。

電荷蓄積用電極１２の大きさは第１電極１１よりも大きい。電荷蓄積用電極１２の面積をＳ1’、第１電極１１の面積をＳ1としたとき、限定するものではないが、
４≦Ｓ1’／Ｓ1
を満足することが好ましく、実施例１にあっては、限定するものではないが、例えば、
Ｓ1’／Ｓ1＝８
とした。

半導体基板７０の第１面（おもて面）７０Ａの側には素子分離領域７１が形成され、また、半導体基板７０の第１面７０Ａには酸化膜７２が形成されている。更には、半導体基板７０の第１面側には、第１撮像素子の制御部を構成するリセット・トランジスタＴＲ１rst、増幅トランジスタＴＲ１amp及び選択トランジスタＴＲ１selが設けられ、更に、第１浮遊拡散層ＦＤ1が設けられている。

リセット・トランジスタＴＲ１rstは、ゲート部５１、チャネル形成領域５１Ａ、及び、ソース／ドレイン領域５１Ｂ，５１Ｃから構成されている。リセット・トランジスタＴＲ１rstのゲート部５１はリセット線ＲＳＴ1に接続され、リセット・トランジスタＴＲ１rstの一方のソース／ドレイン領域５１Ｃは、第１浮遊拡散層ＦＤ1を兼ねており、他方のソース／ドレイン領域５１Ｂは、電源ＶDDに接続されている。

第１電極１１は、層間絶縁層８１内に設けられた接続孔６５、パッド部６３、半導体基板７０及び層間絶縁層７６に形成されたコンタクトホール部６１、層間絶縁層７６に形成された配線層６２を介して、リセット・トランジスタＴＲ１rstの一方のソース／ドレイン領域５１Ｃ（第１浮遊拡散層ＦＤ1）に接続されている。

増幅トランジスタＴＲ１ampは、ゲート部５２、チャネル形成領域５２Ａ、及び、ソース／ドレイン領域５２Ｂ，５２Ｃから構成されている。ゲート部５２は配線層６２を介して、第１電極１１及びリセット・トランジスタＴＲ１rstの一方のソース／ドレイン領域５１Ｃ（第１浮遊拡散層ＦＤ1）に接続されている。また、一方のソース／ドレイン領域５２Ｂは、リセット・トランジスタＴＲ１rstを構成する他方のソース／ドレイン領域５１Ｂと、領域を共有しており、電源ＶDDに接続されている。

選択トランジスタＴＲ１selは、ゲート部５３、チャネル形成領域５３Ａ、及び、ソース／ドレイン領域５３Ｂ，５３Ｃから構成されている。ゲート部５３は、選択線ＳＥＬ1に接続されている。また、一方のソース／ドレイン領域５３Ｂは、増幅トランジスタＴＲ１ampを構成する他方のソース／ドレイン領域５２Ｃと、領域を共有しており、他方のソース／ドレイン領域５３Ｃは、信号線（データ出力線）ＶＳＬ1（１１７）に接続されている。

第２撮像素子は、半導体基板７０に設けられたｎ型半導体領域４１を光電変換層として備えている。縦型トランジスタから成る転送トランジスタＴＲ２trsのゲート部４５が、ｎ型半導体領域４１まで延びており、且つ、転送ゲート線ＴＧ2に接続されている。また、転送トランジスタＴＲ２trsのゲート部４５の近傍の半導体基板７０の領域４５Ｃには、第２浮遊拡散層ＦＤ2が設けられている。ｎ型半導体領域４１に蓄積された電荷は、ゲート部４５に沿って形成される転送チャネルを介して第２浮遊拡散層ＦＤ2に読み出される。

第２撮像素子にあっては、更に、半導体基板７０の第１面側に、第２撮像素子の制御部を構成するリセット・トランジスタＴＲ２rst、増幅トランジスタＴＲ２amp及び選択トランジスタＴＲ２selが設けられている。

リセット・トランジスタＴＲ２rstは、ゲート部、チャネル形成領域、及び、ソース／ドレイン領域から構成されている。リセット・トランジスタＴＲ２rstのゲート部はリセット線ＲＳＴ2に接続され、リセット・トランジスタＴＲ２rstの一方のソース／ドレイン領域は電源ＶDDに接続され、他方のソース／ドレイン領域は、第２浮遊拡散層ＦＤ2を兼ねている。

増幅トランジスタＴＲ２ampは、ゲート部、チャネル形成領域、及び、ソース／ドレイン領域から構成されている。ゲート部は、リセット・トランジスタＴＲ２rstの他方のソース／ドレイン領域（第２浮遊拡散層ＦＤ2）に接続されている。また、一方のソース／ドレイン領域は、リセット・トランジスタＴＲ２rstを構成する一方のソース／ドレイン領域と、領域を共有しており、電源ＶDDに接続されている。

選択トランジスタＴＲ２selは、ゲート部、チャネル形成領域、及び、ソース／ドレイン領域から構成されている。ゲート部は、選択線ＳＥＬ2に接続されている。また、一方のソース／ドレイン領域は、増幅トランジスタＴＲ２ampを構成する他方のソース／ドレイン領域と、領域を共有しており、他方のソース／ドレイン領域は、信号線（データ出力線）ＶＳＬ2に接続されている。

第３撮像素子は、半導体基板７０に設けられたｎ型半導体領域４３を光電変換層として備えている。転送トランジスタＴＲ３trsのゲート部４６は転送ゲート線ＴＧ3に接続されている。また、転送トランジスタＴＲ３trsのゲート部４６の近傍の半導体基板７０の領域４６Ｃには、第３浮遊拡散層ＦＤ3が設けられている。ｎ型半導体領域４３に蓄積された電荷は、ゲート部４６に沿って形成される転送チャネル４６Ａを介して第３浮遊拡散層ＦＤ3に読み出される。

第３撮像素子にあっては、更に、半導体基板７０の第１面側に、第３撮像素子の制御部を構成するリセット・トランジスタＴＲ３rst、増幅トランジスタＴＲ３amp及び選択トランジスタＴＲ３selが設けられている。

リセット・トランジスタＴＲ３rstは、ゲート部、チャネル形成領域、及び、ソース／ドレイン領域から構成されている。リセット・トランジスタＴＲ３rstのゲート部はリセット線ＲＳＴ3に接続され、リセット・トランジスタＴＲ３rstの一方のソース／ドレイン領域は電源ＶDDに接続され、他方のソース／ドレイン領域は、第３浮遊拡散層ＦＤ3を兼ねている。

増幅トランジスタＴＲ３ampは、ゲート部、チャネル形成領域、及び、ソース／ドレイン領域から構成されている。ゲート部は、リセット・トランジスタＴＲ３rstの他方のソース／ドレイン領域（第３浮遊拡散層ＦＤ3）に接続されている。また、一方のソース／ドレイン領域は、リセット・トランジスタＴＲ３rstを構成する一方のソース／ドレイン領域と、領域を共有しており、電源ＶDDに接続されている。

選択トランジスタＴＲ３selは、ゲート部、チャネル形成領域、及び、ソース／ドレイン領域から構成されている。ゲート部は、選択線ＳＥＬ3に接続されている。また、一方のソース／ドレイン領域は、増幅トランジスタＴＲ３ampを構成する他方のソース／ドレイン領域と、領域を共有しており、他方のソース／ドレイン領域は、信号線（データ出力線）ＶＳＬ3に接続されている。

リセット線ＲＳＴ1，ＲＳＴ2，ＲＳＴ3、選択線ＳＥＬ1，ＳＥＬ2，ＳＥＬ3、転送ゲート線ＴＧ2，ＴＧ3は、駆動回路を構成する垂直駆動回路１１２に接続され、信号線（データ出力線）ＶＳＬ1，ＶＳＬ2，ＶＳＬ3は、駆動回路を構成するカラム信号処理回路１１３に接続されている。

ｎ型半導体領域４３と半導体基板７０の表面７０Ａとの間にはｐ+層４４が設けられており、暗電流発生を抑制している。ｎ型半導体領域４１とｎ型半導体領域４３との間には、ｐ+層４２が形成されており、更には、ｎ型半導体領域４３の側面の一部はｐ+層４２によって囲まれている。半導体基板７０の裏面７０Ｂの側には、ｐ+層７３が形成されており、ｐ+層７３から半導体基板７０の内部のコンタクトホール部６１を形成すべき部分には、ＨｆＯ2膜７４及び絶縁膜７５が形成されている。層間絶縁層７６には、複数の層に亙り配線が形成されているが、図示は省略した。

ＨｆＯ2膜７４は、負の固定電荷を有する膜であり、このような膜を設けることによって、暗電流の発生を抑制することができる。尚、ＨｆＯ2膜の代わりに、酸化アルミニウム（Ａｌ2Ｏ3）膜、酸化ジルコニウム（ＺｒＯ2）膜、酸化タンタル（Ｔａ2Ｏ5）膜、酸化チタン（ＴｉＯ2）膜、酸化ランタン（Ｌａ2Ｏ3）膜、酸化プラセオジム（Ｐｒ2Ｏ3）膜、酸化セリウム（ＣｅＯ2）膜、酸化ネオジム（Ｎｄ2Ｏ3）膜、酸化プロメチウム（Ｐｍ2Ｏ3）膜、酸化サマリウム（Ｓｍ2Ｏ3）膜、酸化ユウロピウム（Ｅｕ2Ｏ3）膜、酸化ガドリニウム（（Ｇｄ2Ｏ3）膜、酸化テルビウム（Ｔｂ2Ｏ3）膜、酸化ジスプロシウム（Ｄｙ2Ｏ3）膜、酸化ホルミウム（Ｈｏ2Ｏ3）膜、酸化ツリウム（Ｔｍ2Ｏ3）膜、酸化イッテルビウム（Ｙｂ2Ｏ3）膜、酸化ルテチウム（Ｌｕ2Ｏ3）膜、酸化イットリウム（Ｙ2Ｏ3）膜、窒化ハフニウム膜、窒化アルミニウム膜、酸窒化ハフニウム膜、酸窒化アルミニウム膜を用いることもできる。これらの膜の成膜方法として、例えば、ＣＶＤ法、ＰＶＤ法、ＡＬＤ法が挙げることができる。

以下、図５を参照して、実施例１の撮像素子（第１撮像素子）の動作を説明する。ここで、第１電極１１の電位を第２電極の電位よりも高くした。即ち、例えば、第１電極１１を正の電位とし、第２電極を負の電位とし、光電変換層１５において光電変換によって生成した電子が浮遊拡散層に読み出される。他の実施例においても同様とする。尚、第１電極１１を負の電位とし、第２電極を正の電位とし、光電変換層１５において光電変換に基づき生成した正孔が浮遊拡散層に読み出される形態にあっては、以下の述べる電位の高低を逆にすればよい。

図５、後述する実施例４における図２０、図２１、実施例６における図３２、図３３中で使用している符号は、以下のとおりである。
ＰＡ・・・・・・・電荷蓄積用電極１２と対向した光電変換層１５の領域の点ＰＡにおける電位、あるいは、電荷蓄積用電極セグメント１２Ｃと対向した光電変換層１５の領域の点ＰＡにおける電位
ＰＢ・・・・・・・電荷蓄積用電極１２と第１電極１１の中間に位置する領域と対向した光電変換層１５の領域の点ＰＢにおける電位、又は、転送制御用電極（電荷転送電極）１３と対向した光電変換層１５の領域の点ＰＢにおける電位、あるいは、電荷蓄積用電極セグメント１２Ｂと対向した光電変換層１５の領域の点ＰＢにおける電位
ＰＣ・・・・・・・第１電極１１と対向した光電変換層１５の領域の点ＰＣにおける電位、あるいは、電荷蓄積用電極セグメント１２Ａと対向した光電変換層１５の領域の点ＰＣにおける電位
ＰＤ・・・・・・・電荷蓄積用電極セグメント１２Ｃと第１電極１１の中間に位置する領域と対向した光電変換層１５の領域の点ＰＤにおける電位
ＦＤ・・・・・・・第１浮遊拡散層ＦＤ1における電位
ＶＯＡ・・・・・・電荷蓄積用電極１２における電位
ＶＯＡ－Ａ・・・・電荷蓄積用電極セグメント１２Ａにおける電位
ＶＯＡ－Ｂ・・・・電荷蓄積用電極セグメント１２Ｂにおける電位
ＶＯＡ－Ｃ・・・・電荷蓄積用電極セグメント１２Ｃにおける電位
ＶＯＴ・・・・・・転送制御用電極（電荷転送電極）１３における電位
ＲＳＴ・・・・・・リセット・トランジスタＴＲ１rstのゲート部５１における電位
ＶＤＤ・・・・・・電源の電位
ＶＳＬ＿１・・・・信号線（データ出力線）ＶＳＬ1
ＴＲ１＿ｒｓｔ・・リセット・トランジスタＴＲ１rst
ＴＲ１＿ａｍｐ・・増幅トランジスタＴＲ１amp
ＴＲ１＿ｓｅｌ・・選択トランジスタＴＲ１sel

電荷蓄積期間においては、駆動回路から、第１電極１１に電位Ｖ11が印加され、電荷蓄積用電極１２に電位Ｖ12が印加される。光電変換層１５に入射された光によって光電変換層１５において光電変換が生じる。光電変換によって生成した正孔は、第２電極１６から配線ＶOUを介して駆動回路へと送出される。一方、第１電極１１の電位を第２電極１６の電位よりも高くしたので、即ち、例えば、第１電極１１に正の電位が印加され、第２電極１６に負の電位が印加されるとしたので、Ｖ12≧Ｖ11、好ましくは、Ｖ12＞Ｖ11とする。これによって、光電変換によって生成した電子は、電荷蓄積用電極１２に引き付けられ、電荷蓄積用電極１２と対向した光電変換層１５の領域に止まる。即ち、光電変換層１５に電荷が蓄積される。Ｖ12＞Ｖ11であるが故に、光電変換層１５の内部に生成した電子が、第１電極１１に向かって移動することはない。光電変換の時間経過に伴い、電荷蓄積用電極１２と対向した光電変換層１５の領域における電位は、より負側の値となる。

電荷蓄積期間の後期において、リセット動作がなされる。これによって、第１浮遊拡散層ＦＤ1の電位がリセットされ、第１浮遊拡散層ＦＤ1の電位は電源の電位ＶDDとなる。

リセット動作の完了後、電荷の読み出しを行う。即ち、電荷転送期間において、駆動回路から、第１電極１１に電位Ｖ21が印加され、電荷蓄積用電極１２に電位Ｖ22が印加される。ここで、Ｖ22＜Ｖ21とする。これによって、電荷蓄積用電極１２と対向した光電変換層１５の領域に止まっていた電子は、第１電極１１、更には、第１浮遊拡散層ＦＤ1へと読み出される。即ち、光電変換層１５に蓄積された電荷が制御部に読み出される。

以上で、電荷蓄積、リセット動作、電荷転送といった一連の動作が完了する。

第１浮遊拡散層ＦＤ1へ電子が読み出された後の増幅トランジスタＴＲ１amp、選択トランジスタＴＲ１selの動作は、従来のこれらのトランジスタの動作と同じである。また、第２撮像素子、第３撮像素子の電荷蓄積、リセット動作、電荷転送といった一連の動作は、従来の電荷蓄積、リセット動作、電荷転送といった一連の動作と同様である。また、第１浮遊拡散層ＦＤ1のリセットノイズは、従来と同様に、相関２重サンプリング（ＣＤＳ，Correlated Double Sampling）処理によって除去することができる。

以上のとおり、実施例１にあっては、第１電極と離間して配置され、且つ、絶縁層を介して光電変換層と対向して配置された電荷蓄積用電極が備えられているので、光電変換部に光が照射され、光電変換部において光電変換されるとき、光電変換層と絶縁層と電荷蓄積用電極とによって一種のキャパシタが形成され、光電変換層に電荷を蓄えることができる。それ故、露光開始時、電荷蓄積部を完全空乏化し、電荷を消去することが可能となる。その結果、ｋＴＣノイズが大きくなり、ランダムノイズが悪化し、撮像画質の低下をもたらすといった現象の発生を抑制することができる。また、全画素を一斉にリセットすることができるので、所謂グローバルシャッター機能を実現することができる。

図８に、実施例１の固体撮像装置の概念図を示す。実施例１の固体撮像装置１００は、積層型撮像素子１０１が２次元アレイ状に配列された撮像領域１１１、並びに、その駆動回路（周辺回路）としての垂直駆動回路１１２、カラム信号処理回路１１３、水平駆動回路１１４、出力回路１１５及び駆動制御回路１１６等から構成されている。尚、これらの回路は周知の回路から構成することができるし、また、他の回路構成（例えば、従来のＣＣＤ撮像装置やＣＭＯＳ撮像装置にて用いられる各種の回路）を用いて構成することができることは云うまでもない。尚、図８において、積層型撮像素子１０１における参照番号「１０１」の表示は、１行のみとした。

駆動制御回路１１６は、垂直同期信号、水平同期信号及びマスター・クロックに基づいて、垂直駆動回路１１２、カラム信号処理回路１１３及び水平駆動回路１１４の動作の基準となるクロック信号や制御信号を生成する。そして、生成されたクロック信号や制御信号は、垂直駆動回路１１２、カラム信号処理回路１１３及び水平駆動回路１１４に入力される。

垂直駆動回路１１２は、例えば、シフトレジスタによって構成され、撮像領域１１１の各積層型撮像素子１０１を行単位で順次垂直方向に選択走査する。そして、各積層型撮像素子１０１における受光量に応じて生成した電流（信号）に基づく画素信号（画像信号）は、信号線（データ出力線）１１７，ＶＳＬを介してカラム信号処理回路１１３に送られる。

カラム信号処理回路１１３は、例えば、積層型撮像素子１０１の列毎に配置されており、１行分の積層型撮像素子１０１から出力される画像信号を撮像素子毎に黒基準画素（図示しないが、有効画素領域の周囲に形成される）からの信号によって、ノイズ除去や信号増幅の信号処理を行う。カラム信号処理回路１１３の出力段には、水平選択スイッチ（図示せず）が水平信号線１１８との間に接続されて設けられる。

水平駆動回路１１４は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路１１３の各々を順次選択し、カラム信号処理回路１１３の各々から信号を水平信号線１１８に出力する。

出力回路１１５は、カラム信号処理回路１１３の各々から水平信号線１１８を介して順次供給される信号に対して、信号処理を行って出力する。

実施例１の撮像素子、積層型撮像素子の変形例の等価回路図を図９に示し、実施例１の撮像素子の変形例を構成する第１電極及び電荷蓄積用電極並びに制御部を構成するトランジスタの模式的な配置図を図１０に示すように、リセット・トランジスタＴＲ１rstの他方のソース／ドレイン領域５１Ｂを、電源ＶDDに接続する代わりに、接地してもよい。

実施例１の撮像素子、積層型撮像素子は、例えば、以下の方法で作製することができる。即ち、先ず、ＳＯＩ基板を準備する。そして、ＳＯＩ基板の表面に第１シリコン層をエピタキシャル成長法に基づき形成し、この第１シリコン層に、ｐ+層７３、ｎ型半導体領域４１を形成する。次いで、第１シリコン層上に第２シリコン層をエピタキシャル成長法に基づき形成し、この第２シリコン層に、素子分離領域７１、酸化膜７２、ｐ+層４２、ｎ型半導体領域４３、ｐ+層４４を形成する。また、第２シリコン層に、撮像素子の制御部を構成する各種トランジスタ等を形成し、更にその上に、配線層６２や層間絶縁層７６、各種配線を形成した後、層間絶縁層７６と支持基板（図示せず）とを貼り合わせる。その後、ＳＯＩ基板を除去して第１シリコン層を露出させる。尚、第２シリコン層の表面が半導体基板７０の表面７０Ａに該当し、第１シリコン層の表面が半導体基板７０の裏面７０Ｂに該当する。また、第１シリコン層と第２シリコン層を纏めて半導体基板７０と表現している。次いで、半導体基板７０の裏面７０Ｂの側に、コンタクトホール部６１を形成するための開口部を形成し、ＨｆＯ2膜７４、絶縁膜７５及びコンタクトホール部６１を形成し、更に、パッド部６３，６４、層間絶縁層８１、接続孔６５，６６、第１電極１１、電荷蓄積用電極１２、絶縁層８２を形成する。次に、接続部６７を開口し、光電変換層１５、第２電極１６、保護層８３及びオンチップ・マイクロ・レンズ９０を形成する。以上によって、実施例１の撮像素子、積層型撮像素子を得ることができる。

実施例２は、実施例１の変形である。図１１に模式的な一部断面図を示す実施例２の撮像素子、積層型撮像素子は、表面照射型の撮像素子、積層型撮像素子であり、緑色の光を吸収する第１タイプの緑色光電変換層を備えた緑色に感度を有する第１タイプの実施例１の緑色用撮像素子（第１撮像素子）、青色の光を吸収する第２タイプの青色光電変換層を備えた青色に感度を有する第２タイプの従来の青色用撮像素子（第２撮像素子）、赤色の光を吸収する第２タイプの赤色光電変換層を備えた赤色に感度を有する第２タイプの従来の赤色用撮像素子（第３撮像素子）の３つの撮像素子が積層された構造を有する。ここで赤色用撮像素子（第３撮像素子）及び青色用撮像素子（第２撮像素子）は、半導体基板７０内に設けられており、第２撮像素子の方が、第３撮像素子よりも光入射側に位置する。また、緑色用撮像素子（第１撮像素子）は、青色用撮像素子（第２撮像素子）の上方に設けられている。

半導体基板７０の表面７０Ａ側には、実施例１と同様に制御部を構成する各種トランジスタが設けられている。これらのトランジスタは、実質的に実施例１において説明したトランジスタと同様の構成、構造とすることができる。また、半導体基板７０には、第２撮像素子、第３撮像素子が設けられているが、これらの撮像素子も、実質的に実施例１において説明した第２撮像素子、第３撮像素子と同様の構成、構造とすることができる。

半導体基板７０の表面７０Ａの上には、層間絶縁層７７，７８が形成されており、層間絶縁層７８の上に、実施例１の撮像素子を構成する光電変換部（第１電極１１、光電変換層１５及び第２電極１６）、並びに、電荷蓄積用電極１２等が設けられている。

このように、表面照射型である点を除き、実施例２の撮像素子、積層型撮像素子の構成、構造は、実施例１の撮像素子、積層型撮像素子の構成、構造と同様とすることができるので、詳細な説明は省略する。

実施例３は、実施例１及び実施例２の変形である。

図１２に模式的な一部断面図を示す実施例３の撮像素子、積層型撮像素子は、裏面照射型の撮像素子、積層型撮像素子であり、第１タイプの実施例１の第１撮像素子、及び、第２タイプの第２撮像素子の２つの撮像素子が積層された構造を有する。また、図１３に模式的な一部断面図を示す実施例３の撮像素子、積層型撮像素子の変形例は、表面照射型の撮像素子、積層型撮像素子であり、第１タイプの実施例１の第１撮像素子、及び、第２タイプの第２撮像素子の２つの撮像素子が積層された構造を有する。ここで、第１撮像素子は原色の光を吸収し、第２撮像素子は補色の光を吸収する。あるいは又、第１撮像素子は白色の光を吸収し、第２撮像素子は赤外線を吸収する。

図１４に模式的な一部断面図を示す実施例３の撮像素子の変形例は、裏面照射型の撮像素子であり、第１タイプの実施例１の第１撮像素子から構成されている。また、図１５に模式的な一部断面図を示す実施例３の撮像素子の変形例は、表面照射型の撮像素子であり、第１タイプの実施例１の第１撮像素子から構成されている。ここで、第１撮像素子は、赤色の光を吸収する撮像素子、緑色の光を吸収する撮像素子、青色の光を吸収する撮像素子の３種類の撮像素子から構成されている。更には、これらの撮像素子の複数から、本開示の第１の態様に係る固体撮像装置が構成される。複数のこれらの撮像素子の配置として、ベイヤ配列を挙げることができる。各撮像素子の光入射側には、必要に応じて、青色、緑色、赤色の分光を行うためのカラーフィルタが配設されている。

尚、第１タイプの実施例１の撮像素子を１つ、設ける代わりに、２つ、積層する形態（即ち、光電変換部を２つ、積層し、半導体基板に２つの撮像素子の制御部を設ける形態）、あるいは又、３つ、積層する形態（即ち、光電変換部を３つ、積層し、半導体基板に３つの撮像素子の制御部を設ける形態）とすることもできる。第１タイプの撮像素子と第２タイプの撮像素子の積層構造例を、以下の表に例示する。

実施例４は、実施例１～実施例３の変形であり、転送制御用電極（電荷転送電極）を備えた本開示の撮像素子等に関する。実施例４の撮像素子、積層型撮像素子の一部分の模式的な一部断面図を図１６に示し、実施例４の撮像素子、積層型撮像素子の等価回路図を図１７及び図１８に示し、実施例４の撮像素子を構成する第１電極、転送制御用電極及び電荷蓄積用電極並びに制御部を構成するトランジスタの模式的な配置図を図１９に示し、実施例４の撮像素子の動作時の各部位における電位の状態を模式的に図２０及び図２１に示す。また、実施例４の撮像素子を構成する第１電極、転送制御用電極及び電荷蓄積用電極の模式的な配置図を図２２に示し、実施例４の撮像素子を構成する第１電極、転送制御用電極、電荷蓄積用電極、第２電極及びコンタクトホール部の模式的な透視斜視図を図２３に示す。

実施例４の撮像素子、積層型撮像素子にあっては、第１電極１１と電荷蓄積用電極１２との間に、第１電極１１及び電荷蓄積用電極１２と離間して配置され、且つ、絶縁層８２を介して光電変換層１５と対向して配置された転送制御用電極（電荷転送電極）１３を更に備えている。転送制御用電極１３は、層間絶縁層８１内に設けられた接続孔６８Ｂ、パッド部６８Ａ及び配線ＶOTを介して、駆動回路を構成する画素駆動回路に接続されている。尚、層間絶縁層８１より下方に位置する各種の撮像素子構成要素を、図面を簡素化するために、便宜上、纏めて、参照番号９１で示す。

以下、図２０、図２１を参照して、実施例４の撮像素子（第１撮像素子）の動作を説明する。尚、図２０と図２１とでは、特に、電荷蓄積用電極１２に印加される電位及び点ＰＢにおける電位の値が相違している。

電荷蓄積期間において、駆動回路から、第１電極１１に電位Ｖ11が印加され、電荷蓄積用電極１２に電位Ｖ12が印加され、転送制御用電極１３に電位Ｖ13が印加される。光電変換層１５に入射された光によって光電変換層１５において光電変換が生じる。光電変換によって生成した正孔は、第２電極１６から配線ＶOUを介して駆動回路へと送出される。一方、第１電極１１の電位を第２電極１６の電位よりも高くしたので、即ち、例えば、第１電極１１に正の電位が印加され、第２電極１６に負の電位が印加されるとしたので、Ｖ12＞Ｖ13（例えば、Ｖ12＞Ｖ11＞Ｖ13、又は、Ｖ11＞Ｖ12＞Ｖ13）とする。これによって、光電変換によって生成した電子は、電荷蓄積用電極１２に引き付けられ、電荷蓄積用電極１２と対向した光電変換層１５の領域に止まる。即ち、光電変換層１５に電荷が蓄積される。Ｖ12＞Ｖ13であるが故に、光電変換層１５の内部に生成した電子が、第１電極１１に向かって移動することを確実に防止することができる。光電変換の時間経過に伴い、電荷蓄積用電極１２と対向した光電変換層１５の領域における電位は、より負側の値となる。

電荷蓄積期間の後期において、リセット動作がなされる。これによって、第１浮遊拡散層ＦＤ1の電位がリセットされ、第１浮遊拡散層ＦＤ1の電位は電源の電位ＶDDとなる。

リセット動作の完了後、電荷の読み出しを行う。即ち、電荷転送期間において、駆動回路から、第１電極１１に電位Ｖ21が印加され、電荷蓄積用電極１２に電位Ｖ22が印加され、転送制御用電極１３に電位Ｖ23が印加される。ここで、Ｖ22≦Ｖ23≦Ｖ21とする。これによって、電荷蓄積用電極１２と対向した光電変換層１５の領域に止まっていた電子は、第１電極１１、更には、第１浮遊拡散層ＦＤ1へと確実に読み出される。即ち、光電変換層１５に蓄積された電荷が制御部に読み出される。

以上で、電荷蓄積、リセット動作、電荷転送といった一連の動作が完了する。

第１浮遊拡散層ＦＤ1へ電子が読み出された後の増幅トランジスタＴＲ１amp、選択トランジスタＴＲ１selの動作は、従来のこれらのトランジスタの動作と同じである。また、例えば、第２撮像素子、第３撮像素子の電荷蓄積、リセット動作、電荷転送といった一連の動作は、従来の電荷蓄積、リセット動作、電荷転送といった一連の動作と同様である。

実施例４の撮像素子の変形例を構成する第１電極及び電荷蓄積用電極並びに制御部を構成するトランジスタの模式的な配置図を図２４に示すように、リセット・トランジスタＴＲ１rstの他方のソース／ドレイン領域５１Ｂを、電源ＶDDに接続する代わりに、接地してもよい。

実施例５は、実施例１～実施例４の変形であり、電荷排出電極を備えた本開示の撮像素子等に関する。実施例５の撮像素子、積層型撮像素子の一部分の模式的な一部断面図を図２５に示し、実施例５の撮像素子を構成する第１電極、電荷蓄積用電極及び電荷排出電極の模式的な配置図を図２６に示し、実施例５の撮像素子を構成する第１電極、電荷蓄積用電極、電荷排出電極、第２電極及びコンタクトホール部の模式的な透視斜視図を図２７に示す。

実施例５の撮像素子、積層型撮像素子にあっては、接続部６９を介して光電変換層１５に接続され、第１電極１１及び電荷蓄積用電極１２と離間して配置された電荷排出電極１４を更に備えている。ここで、電荷排出電極１４は、第１電極１１及び電荷蓄積用電極１２を取り囲むように（即ち、額縁状に）配置されている。電荷排出電極１４は、駆動回路を構成する画素駆動回路に接続されている。接続部６９内には、光電変換層１５が延在している。即ち、光電変換層１５は、絶縁層８２に設けられた第２開口部８５内を延在し、電荷排出電極１４と接続されている。電荷排出電極１４は、複数の撮像素子において共有化（共通化）されている。

実施例５にあっては、電荷蓄積期間において、駆動回路から、第１電極１１に電位Ｖ11が印加され、電荷蓄積用電極１２に電位Ｖ12が印加され、電荷排出電極１４に電位Ｖ14が印加され、光電変換層１５に電荷が蓄積される。光電変換層１５に入射された光によって光電変換層１５において光電変換が生じる。光電変換によって生成した正孔は、第２電極１６から配線ＶOUを介して駆動回路へと送出される。一方、第１電極１１の電位を第２電極１６の電位よりも高くしたので、即ち、例えば、第１電極１１に正の電位が印加され、第２電極１６に負の電位が印加されるとしたので、Ｖ14＞Ｖ11（例えば、Ｖ12＞Ｖ14＞Ｖ11）とする。これによって、光電変換によって生成した電子は、電荷蓄積用電極１２に引き付けられ、電荷蓄積用電極１２と対向した光電変換層１５の領域に止まり、第１電極１１に向かって移動することを確実に防止することができる。但し、電荷蓄積用電極１２による引き付けが充分ではなく、あるいは又、光電変換層１５に蓄積しきれなかった電子（所謂オーバーフローした電子）は、電荷排出電極１４を経由して、駆動回路に送出される。

電荷蓄積期間の後期において、リセット動作がなされる。これによって、第１浮遊拡散層ＦＤ1の電位がリセットされ、第１浮遊拡散層ＦＤ1の電位は電源の電位ＶDDとなる。

リセット動作の完了後、電荷の読み出しを行う。即ち、電荷転送期間において、駆動回路から、第１電極１１に電位Ｖ21が印加され、電荷蓄積用電極１２に電位Ｖ22が印加され、電荷排出電極１４に電位Ｖ24が印加される。ここで、Ｖ24＜Ｖ21（例えば、Ｖ24＜Ｖ22＜Ｖ21）とする。これによって、電荷蓄積用電極１２と対向した光電変換層１５の領域に止まっていた電子は、第１電極１１、更には、第１浮遊拡散層ＦＤ1へと確実に読み出される。即ち、光電変換層１５に蓄積された電荷が制御部に読み出される。

以上で、電荷蓄積、リセット動作、電荷転送といった一連の動作が完了する。

第１浮遊拡散層ＦＤ1へ電子が読み出された後の増幅トランジスタＴＲ１amp、選択トランジスタＴＲ１selの動作は、従来のこれらのトランジスタの動作と同じである。また、例えば、第２撮像素子、第３撮像素子の電荷蓄積、リセット動作、電荷転送といった一連の動作は、従来の電荷蓄積、リセット動作、電荷転送といった一連の動作と同様である。

実施例５にあっては、所謂オーバーフローした電子は電荷排出電極１４を経由して駆動回路に送出されるので、隣接画素の電荷蓄積部への漏れ込みを抑制することができ、ブルーミングの発生を抑えることができる。そして、これにより、撮像素子の撮像性能を向上させることができる。

実施例６は、実施例１～実施例５の変形であり、複数の電荷蓄積用電極セグメントを備えた本開示の撮像素子等に関する。

実施例６の撮像素子の一部分の模式的な一部断面図を図２８に示し、実施例６の撮像素子、積層型撮像素子の等価回路図を図２９及び図３０に示し、実施例６の撮像素子を構成する第１電極及び電荷蓄積用電極並びに制御部を構成するトランジスタの模式的な配置図を図３１に示し、実施例６の撮像素子の動作時の各部位における電位の状態を模式的に図３２、図３３に示す。また、実施例６の撮像素子を構成する第１電極及び電荷蓄積用電極の模式的な配置図を図３４に示し、実施例６の撮像素子を構成する第１電極、電荷蓄積用電極、第２電極及びコンタクトホール部の模式的な透視斜視図を図３５に示す。

実施例６において、電荷蓄積用電極１２は、複数の電荷蓄積用電極セグメント１２Ａ，１２Ｂ，１２Ｃから構成されている。電荷蓄積用電極セグメントの数は、２以上であればよく、実施例６においては「３」とした。そして、実施例６の撮像素子、積層型撮像素子にあっては、第１電極１１の電位が第２電極１６の電位よりも高いので、即ち、例えば、第１電極１１に正の電位が印加され、第２電極１６に負の電位が印加されるので、電荷転送期間において、第１電極１１に最も近い所に位置する電荷蓄積用電極セグメント１２Ａに印加される電位は、第１電極１１に最も遠い所に位置する電荷蓄積用電極セグメント１２Ｃに印加される電位よりも高い。このように、電荷蓄積用電極１２に電位勾配を付与することで、電荷蓄積用電極１２と対向した光電変換層１５の領域に止まっていた電子は、第１電極１１、更には、第１浮遊拡散層ＦＤ1へと一層確実に読み出される。即ち、光電変換層１５に蓄積された電荷が制御部に読み出される。

図３２に示す例では、電荷転送期間において、電荷蓄積用電極セグメント１２Ｃの電位＜電荷蓄積用電極セグメント１２Ｂの電位＜電荷蓄積用電極セグメント１２Ａの電位とすることで、光電変換層１５の領域に止まっていた電子を、一斉に、第１浮遊拡散層ＦＤ1へと読み出す。一方、図３３に示す例では、電荷転送期間において、電荷蓄積用電極セグメント１２Ｃの電位、電荷蓄積用電極セグメント１２Ｂの電位、電荷蓄積用電極セグメント１２Ａの電位を段々と変化させることで（即ち、階段状あるいはスロープ状に変化させることで）、電荷蓄積用電極セグメント１２Ｃと対向する光電変換層１５の領域に止まっていた電子を、電荷蓄積用電極セグメント１２Ｂと対向する光電変換層１５の領域に移動させ、次いで、電荷蓄積用電極セグメント１２Ｂと対向する光電変換層１５の領域に止まっていた電子を、電荷蓄積用電極セグメント１２Ａと対向する光電変換層１５の領域に移動させ、次いで、電荷蓄積用電極セグメント１２Ａと対向する光電変換層１５の領域に止まっていた電子を、第１浮遊拡散層ＦＤ1へと確実に読み出す。

実施例６の撮像素子の変形例を構成する第１電極及び電荷蓄積用電極並びに制御部を構成するトランジスタの模式的な配置図を図３６に示すように、リセット・トランジスタＴＲ１rstの他方のソース／ドレイン領域５１Ｂを、電源ＶDDに接続する代わりに、接地してもよい。

以上、本開示を好ましい実施例に基づき説明したが、本開示はこれらの実施例に限定されるものではない。実施例にて説明した撮像素子、積層型撮像素子、固体撮像装置の構造や構成、製造条件、製造方法、使用した材料は例示であり、適宜変更することができる。１つの撮像素子に１つの浮遊拡散層を設ける形態だけでなく、複数の撮像素子に対して１つの浮遊拡散層を設ける形態とすることもできる。即ち、電荷転送期間のタイミングを適切に制御することで、複数の撮像素子が１つの浮遊拡散層を共有することが可能となる。そして、この場合、複数の撮像素子が１つのコンタクトホール部を共有することも可能となる。

図３７に、例えば、実施例１において説明した撮像素子、積層型撮像素子の変形例を示すように、第１電極１１は、絶縁層８２に設けられた開口部８４Ａ内を延在し、光電変換層１５と接続されている構成とすることもできる。

あるいは又、図３８に、例えば、実施例１において説明した撮像素子、積層型撮像素子の変形例を示し、図３９Ａに第１電極の部分等の拡大された模式的な一部断面図を示すように、第１電極１１の頂面の縁部は絶縁層８２で覆われており、開口部８４Ｂの底面には第１電極１１が露出しており、第１電極１１の頂面と接する絶縁層８２の面を第１面８２ａ、電荷蓄積用電極１２と対向する光電変換層１５の部分と接する絶縁層８２の面を第２面８２ｂとしたとき、開口部８４Ｂの側面は、第１面８２ａから第２面８２ｂに向かって広がる傾斜を有する。このように、開口部８４Ｂの側面に傾斜を付けることで、光電変換層１５から第１電極１１への電荷の移動がより滑らかとなる。尚、図３９Ａに示した例では、開口部８４Ｂの軸線を中心として、開口部８４Ｂの側面は回転対称であるが、図３９Ｂに示すように、第１面８２ａから第２面８２ｂに向かって広がる傾斜を有する開口部８４Ｃの側面が電荷蓄積用電極１２側に位置するように、開口部８４Ｃを設けてもよい。これによって、開口部８４Ｃを挟んで電荷蓄積用電極１２とは反対側の光電変換層１５の部分からの電荷の移動が行われ難くなる。また、開口部８４Ｂの側面は、第１面８２ａから第２面８２ｂに向かって広がる傾斜を有するが、第２面８２ｂにおける開口部８４Ｂの側面の縁部は、図３９Ａに示したように、第１電極１１の縁部よりも外側に位置してもよいし、図３９Ｃに示すように、第１電極１１の縁部よりも内側に位置してもよい。前者の構成を採用することで、電荷の転送が一層容易になるし、後者の構成を採用することで、開口部の形成時の形状バラツキを小さくすることができる。

これらの開口部８４Ｂ，８４Ｃは、絶縁層に開口部をエッチング法に基づき形成するときに形成するレジスト材料から成るエッチング用マスクをリフローすることで、エッチング用マスクの開口側面に傾斜を付け、このエッチング用マスクを用いて絶縁層８２をエッチングすることで、形成することができる。

あるいは又、実施例５において説明した電荷排出電極１４に関して、図４０に示すように、光電変換層１５は、絶縁層８２に設けられた第２開口部８５Ａ内を延在し、電荷排出電極１４と接続されており、電荷排出電極１４の頂面の縁部は絶縁層８２で覆われており、第２開口部８５Ａの底面には電荷排出電極１４が露出しており、電荷排出電極１４の頂面と接する絶縁層８２の面を第３面８２ｃ、電荷蓄積用電極１２と対向する光電変換層１５の部分と接する絶縁層８２の面を第２面８２ｂとしたとき、第２開口部８５Ａの側面は、第３面８２ｃから第２面８２ｂに向かって広がる傾斜を有する形態とすることができる。

また、図４１に、例えば、実施例１において説明した撮像素子、積層型撮像素子の変形例を示すように、第２電極１６の側から光が入射し、第２電極１６よりの光入射側には遮光層９２が形成されている構成とすることもできる。尚、光電変換層よりも光入射側に設けられた各種配線を遮光層として機能させることもできる。

尚、図４１に示した例では、遮光層９２は、第２電極１６の上方に形成されているが、即ち、第２電極１６よりの光入射側であって、第１電極１１の上方に遮光層９２が形成されているが、図４２に示すように、第２電極１６の光入射側の面の上に配設されてもよい。また、場合によっては、図４３に示すように、第２電極１６に遮光層９２が形成されていてもよい。

あるいは又、第２電極１６側から光が入射し、第１電極１１には光が入射しない構造とすることもできる。具体的には、図４１に示したように、第２電極１６よりの光入射側であって、第１電極１１の上方には遮光層９２が形成されている。あるいは又、図４５に示すように、電荷蓄積用電極１２及び第２電極１６の上方にはオンチップ・マイクロ・レンズ９０が設けられており、オンチップ・マイクロ・レンズ９０に入射する光は、電荷蓄積用電極１２に集光され、第１電極１１には到達しない構造とすることもできる。尚、実施例４において説明したように、転送制御用電極１３が設けられている場合、第１電極１１及び転送制御用電極１３には光が入射しない形態とすることができ、具体的には、図４４に図示するように、第１電極１１及び転送制御用電極１３の上方には遮光層９２が形成されている構造とすることもできる。あるいは又、オンチップ・マイクロ・レンズ９０に入射する光は、第１電極１１及び転送制御用電極１３には到達しない構造とすることもできる。

これらの構成、構造を採用することで、あるいは又、電荷蓄積用電極１２の上方に位置する光電変換層１５の部分のみに光が入射するように遮光層９２を設け、あるいは又、オンチップ・マイクロ・レンズ９０を設計することで、第１電極１１の上方（あるいは、第１電極１１及び転送制御用電極１３の上方）に位置する光電変換層１５の部分は光電変換に寄与しなくなるので、全画素をより確実に一斉にリセットすることができ、グローバルシャッター機能を一層容易に実現することができる。即ち、これらの構成、構造を有する撮像素子を、複数、備えた固体撮像装置の駆動方法にあっては、
全ての撮像素子において、一斉に、光電変換層１５に電荷を蓄積しながら、第１電極１１における電荷を系外に排出し、その後、
全ての撮像素子において、一斉に、光電変換層１５に蓄積された電荷を第１電極１１に転送し、転送完了後、順次、各撮像素子において第１電極１１に転送された電荷を読み出す、
各工程を繰り返す。

光電変換層は１層からの構成に限定されない。例えば、実施例１において説明した撮像素子、積層型撮像素子の変形例を図４６に示すように、光電変換層１５を、例えば、ＩＧＺＯから成る下層半導体層１５Ａと、実施例１において説明した光電変換層１５を構成する材料から成る上層光電変換層１５Ｂの積層層構造とすることもできる。このように下層半導体層１５Ａを設けることで、電荷蓄積時の再結合を防止することができ、光電変換層１５に蓄積した電荷の第１電極１１への転送効率を増加させることができるし、暗電流の生成を抑制することができる。また、実施例４の変形例として、図４７に示すように、第１電極１１に最も近い位置から電荷蓄積用電極１２に向けて、複数の転送制御用電極を設けてもよい。尚、図４７には、２つの転送制御用電極１３Ａ，１３Ｂを設けた例を示した。

以上に説明した各種の変形例は、実施例１以外の実施例に対しても適用することができることは云うまでもない。

実施例においては、電子を信号電荷としており、半導体基板に形成された光電変換層の導電型をｎ型としたが、正孔を信号電荷とする固体撮像装置にも適用できる。この場合には、各半導体領域を逆の導電型の半導体領域で構成すればよく、半導体基板に形成された光電変換層の導電型はｐ型とすればよい。

また、実施例にあっては、入射光量に応じた信号電荷を物理量として検知する単位画素が行列状に配置されて成るＣＭＯＳ型固体撮像装置に適用した場合を例に挙げて説明したが、ＣＭＯＳ型固体撮像装置への適用に限られるものではなく、ＣＣＤ型固体撮像装置に適用することもできる。後者の場合、信号電荷は、ＣＣＤ型構造の垂直転送レジスタによって垂直方向に転送され、水平転送レジスタによって水平方向に転送され、増幅されることにより画素信号（画像信号）が出力される。また、画素が２次元マトリックス状に形成され、画素列毎にカラム信号処理回路を配置して成るカラム方式の固体撮像装置全般に限定するものでもない。更には、場合によっては、選択トランジスタを省略することもできる。

更には、本開示の撮像素子、積層型撮像素子は、可視光の入射光量の分布を検知して画像として撮像する固体撮像装置への適用に限らず、赤外線やＸ線、あるいは、粒子等の入射量の分布を画像として撮像する固体撮像装置にも適用可能である。また、広義には、圧力や静電容量等、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像装置（物理量分布検知装置）全般に対して適用可能である。

更には、撮像領域の各単位画素を行単位で順に走査して各単位画素から画素信号を読み出す固体撮像装置に限られるものではない。画素単位で任意の画素を選択して、選択画素から画素単位で画素信号を読み出すＸ－Ｙアドレス型の固体撮像装置に対しても適用可能である。固体撮像装置はワンチップとして形成された形態であってもよいし、撮像領域と、駆動回路又は光学系とを纏めてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。

また、固体撮像装置への適用に限られるものではなく、撮像装置にも適用可能である。ここで、撮像装置とは、デジタルスチルカメラやビデオカメラ等のカメラシステムや、携帯電話機等の撮像機能を有する電子機器を指す。電子機器に搭載されるモジュール状の形態、即ち、カメラモジュールを撮像装置とする場合もある。

本開示の撮像素子、積層型撮像素子から構成された固体撮像装置２０１を電子機器（カメラ）２００に用いた例を、図４８に概念図として示す。電子機器２００は、固体撮像装置２０１、光学レンズ２１０、シャッタ装置２１１、駆動回路２１２、及び、信号処理回路２１３を有する。光学レンズ２１０は、被写体からの像光（入射光）を固体撮像装置２０１の撮像面上に結像させる。これにより固体撮像装置２０１内に、一定期間、信号電荷が蓄積される。シャッタ装置２１１は、固体撮像装置２０１への光照射期間及び遮光期間を制御する。駆動回路２１２は、固体撮像装置２０１の転送動作等及びシャッタ装置２１１のシャッタ動作を制御する駆動信号を供給する。駆動回路２１２から供給される駆動信号（タイミング信号）により、固体撮像装置２０１の信号転送を行う。信号処理回路２１３は、各種の信号処理を行う。信号処理が行われた映像信号は、メモリ等の記憶媒体に記憶され、あるいは、モニタに出力される。このような電子機器２００では、固体撮像装置２０１における画素サイズの微細化及び転送効率の向上を達成することができるので、画素特性の向上が図られた電子機器２００を得ることができる。固体撮像装置２０１を適用できる電子機器２００としては、カメラに限られるものではなく、デジタルスチルカメラ、携帯電話機等のモバイル機器向けカメラモジュール等の撮像装置に適用可能である。

尚、本開示は、以下のような構成を取ることもできる。
［Ａ０１］《撮像素子》
第１電極、光電変換層及び第２電極が積層されて成る光電変換部を備えており、
光電変換部は、更に、第１電極と離間して配置され、且つ、絶縁層を介して光電変換層と対向して配置された電荷蓄積用電極を備えている撮像素子。
［Ａ０２］半導体基板を更に備えており、
光電変換部は、半導体基板の上方に配置されている［Ａ０１］に記載の撮像素子。
［Ａ０３］第１電極は、絶縁層に設けられた開口部内を延在し、光電変換層と接続されている［Ａ０１］又は［Ａ０２］に記載の撮像素子。
［Ａ０４］光電変換層は、絶縁層に設けられた開口部内を延在し、第１電極と接続されている［Ａ０１］又は［Ａ０２］に記載の撮像素子。
［Ａ０５］第１電極の頂面の縁部は絶縁層で覆われており、
開口部の底面には第１電極が露出しており、
第１電極の頂面と接する絶縁層の面を第１面、電荷蓄積用電極と対向する光電変換層の部分と接する絶縁層の面を第２面としたとき、開口部の側面は、第１面から第２面に向かって広がる傾斜を有する［Ａ０４］に記載の撮像素子。
［Ａ０６］第１面から第２面に向かって広がる傾斜を有する開口部の側面は、電荷蓄積用電極側に位置する［Ａ０５］に記載の撮像素子。
［Ａ０７］《第１電極及び電荷蓄積用電極の電位の制御》
半導体基板に設けられ、駆動回路を有する制御部を更に備えており、
第１電極及び電荷蓄積用電極は、駆動回路に接続されており、
電荷蓄積期間において、駆動回路から、第１電極に電位Ｖ11が印加され、電荷蓄積用電極に電位Ｖ12が印加され、光電変換層に電荷が蓄積され、
電荷転送期間において、駆動回路から、第１電極に電位Ｖ21が印加され、電荷蓄積用電極に電位Ｖ22が印加され、光電変換層に蓄積された電荷が第１電極を経由して制御部に読み出される［Ａ０１］乃至［Ａ０６］のいずれか１項に記載の撮像素子。
但し、第１電極の電位が第２電極より高い場合、
Ｖ12≧Ｖ11、且つ、Ｖ22＜Ｖ21
であり、第１電極の電位が第２電極より低い場合、
Ｖ12≦Ｖ11、且つ、Ｖ22＞Ｖ21
である。
［Ａ０８］《転送制御用電極》
第１電極と電荷蓄積用電極との間に、第１電極及び電荷蓄積用電極と離間して配置され、且つ、絶縁層を介して光電変換層と対向して配置された転送制御用電極を更に備えている［Ａ０１］乃至［Ａ０６］のいずれか１項に記載の撮像素子。
［Ａ０９］《第１電極、電荷蓄積用電極及び転送制御用電極の電位の制御》
半導体基板に設けられ、駆動回路を有する制御部を更に備えており、
第１電極、電荷蓄積用電極及び転送制御用電極は、駆動回路に接続されており、
電荷蓄積期間において、駆動回路から、第１電極に電位Ｖ11が印加され、電荷蓄積用電極に電位Ｖ12が印加され、転送制御用電極に電位Ｖ13が印加され、光電変換層に電荷が蓄積され、
電荷転送期間において、駆動回路から、第１電極に電位Ｖ21が印加され、電荷蓄積用電極に電位Ｖ22が印加され、転送制御用電極に電位Ｖ23が印加され、光電変換層に蓄積された電荷が第１電極を介して制御部に読み出される［Ａ０８］に記載の撮像素子。
但し、第１電極の電位が第２電極より高い場合、
Ｖ12＞Ｖ13、且つ、Ｖ22≦Ｖ23≦Ｖ21
であり、第１電極の電位が第２電極より低い場合、
Ｖ12＜Ｖ13、且つ、Ｖ22≧Ｖ23≧Ｖ21
である。
［Ａ１０］《電荷排出電極》
光電変換層に接続され、第１電極及び電荷蓄積用電極と離間して配置された電荷排出電極を更に備えている［Ａ０１］乃至［Ａ０９］のいずれか１項に記載の撮像素子。
［Ａ１１］電荷排出電極は、第１電極及び電荷蓄積用電極を取り囲むように配置されている［Ａ１０］に記載の撮像素子。
［Ａ１２］光電変換層は、絶縁層に設けられた第２開口部内を延在し、電荷排出電極と接続されており、
電荷排出電極の頂面の縁部は絶縁層で覆われており、
第２開口部の底面には電荷排出電極が露出しており、
電荷排出電極の頂面と接する絶縁層の面を第３面、電荷蓄積用電極と対向する光電変換層の部分と接する絶縁層の面を第２面としたとき、第２開口部の側面は、第３面から第２面に向かって広がる傾斜を有する［Ａ１０］又は［Ａ１１］に記載の撮像素子。
［Ａ１３］《第１電極、電荷蓄積用電極及び電荷排出電極の電位の制御》
半導体基板に設けられ、駆動回路を有する制御部を更に備えており、
第１電極、電荷蓄積用電極及び電荷排出電極は、駆動回路に接続されており、
電荷蓄積期間において、駆動回路から、第１電極に電位Ｖ11が印加され、電荷蓄積用電極に電位Ｖ12が印加され、電荷排出電極に電位Ｖ14が印加され、光電変換層に電荷が蓄積され、
電荷転送期間において、駆動回路から、第１電極に電位Ｖ21が印加され、電荷蓄積用電極に電位Ｖ22が印加され、電荷排出電極に電位Ｖ24が印加され、光電変換層に蓄積された電荷が第１電極を介して制御部に読み出される［Ａ１０］乃至［Ａ１２］のいずれか１項に記載の撮像素子。
但し、第１電極の電位が第２電極より高い場合、
Ｖ14＞Ｖ11、且つ、Ｖ24＜Ｖ21
であり、第１電極の電位が第２電極より低い場合、
Ｖ14＜Ｖ11、且つ、Ｖ24＞Ｖ21
である。
［Ａ１４］《電荷蓄積用電極セグメント》
電荷蓄積用電極は、複数の電荷蓄積用電極セグメントから構成されている［Ａ０１］乃至［Ａ１３］のいずれか１項に記載の撮像素子。
［Ａ１５］第１電極の電位が第２電極より高い場合、電荷転送期間において、第１電極に最も近い所に位置する電荷蓄積用電極セグメントに印加される電位は、第１電極に最も遠い所に位置する電荷蓄積用電極セグメントに印加される電位よりも高く、
第１電極の電位が第２電極より低い場合、電荷転送期間において、第１電極に最も近い所に位置する電荷蓄積用電極セグメントに印加される電位は、第１電極に最も遠い所に位置する電荷蓄積用電極セグメントに印加される電位よりも低い［Ａ１４］に記載の撮像素子。
［Ｂ０１］半導体基板には、制御部を構成する少なくとも浮遊拡散層及び増幅トランジスタが設けられており、
第１電極は、浮遊拡散層及び増幅トランジスタのゲート部に接続されている［Ａ０１］乃至［Ａ１５］のいずれか１項に記載の撮像素子。
［Ｂ０２］半導体基板には、更に、制御部を構成するリセット・トランジスタ及び選択トランジスタが設けられており、
浮遊拡散層は、リセット・トランジスタの一方のソース／ドレイン領域に接続されており、
増幅トランジスタの一方のソース／ドレイン領域は、選択トランジスタの一方のソース／ドレイン領域に接続されており、選択トランジスタの他方のソース／ドレイン領域は信号線に接続されている［Ｂ０１］に記載の撮像素子。
［Ｂ０３］電荷蓄積用電極の大きさは第１電極よりも大きい［Ａ０１］乃至［Ｂ０２］のいずれか１項に記載の撮像素子。
［Ｂ０４］第２電極側から光が入射し、第２電極よりの光入射側には遮光層が形成されている［Ａ０１］乃至［Ｂ０３］のいずれか１項に記載の撮像素子。
［Ｂ０５］第２電極側から光が入射し、第１電極には光が入射しない［Ａ０１］乃至［Ｂ０３］のいずれか１項に記載の撮像素子。
［Ｂ０６］第２電極よりの光入射側であって、第１電極の上方には遮光層が形成されている［Ｂ０５］に記載の撮像素子。
［Ｂ０７］電荷蓄積用電極及び第２電極の上方にはオンチップ・マイクロ・レンズが設けられており、
オンチップ・マイクロ・レンズに入射する光は、電荷蓄積用電極に集光される［Ｂ０５］に記載の撮像素子。
［Ｃ０１］《積層型撮像素子》
［Ａ０１］乃至［Ｂ０７］のいずれか１項に記載の撮像素子を少なくとも１つ有する積層型撮像素子。
［Ｄ０１］《固体撮像装置・・・第１の態様》
［Ａ０１］乃至［Ｂ０４］のいずれか１項に記載の撮像素子を、複数、備えた固体撮像装置。
［Ｄ０２］《固体撮像装置・・・第２の態様》
［Ｃ０１］に記載の積層型撮像素子を、複数、備えた固体撮像装置。
［Ｅ０１］《固体撮像装置の駆動方法》
第１電極、光電変換層及び第２電極が積層されて成る光電変換部を備えており、
光電変換部は、更に、第１電極と離間して配置され、且つ、絶縁層を介して光電変換層と対向して配置された電荷蓄積用電極を備えており、
第２電極側から光が入射し、第１電極には光が入射しない構造を有する撮像素子を、複数、備えた固体撮像装置の駆動方法であって、
全ての撮像素子において、一斉に、光電変換層に電荷を蓄積しながら、第１電極における電荷を系外に排出し、その後、
全ての撮像素子において、一斉に、光電変換層に蓄積された電荷を第１電極に転送し、転送完了後、順次、各撮像素子において第１電極に転送された電荷を読み出す、
各工程を繰り返す固体撮像装置の駆動方法。

１１・・・第１電極、１２・・・電荷蓄積用電極、１２Ａ，１２Ｂ，１２Ｃ・・・電荷蓄積用電極セグメント、１３，１３Ａ，１３Ｂ・・・転送制御用電極（電荷転送電極）、１４・・・電荷排出電極、１５・・・光電変換層、１６・・・第２電極、４１・・・第２撮像素子を構成するｎ型半導体領域、４３・・・第３撮像素子を構成するｎ型半導体領域、４２，４４，７３・・・ｐ+層、ＦＤ1，ＦＤ2，ＦＤ3，４５Ｃ，４６Ｃ・・・浮遊拡散層、ＴＲ１amp・・・増幅トランジスタ、ＴＲ１rst・・・リセット・トランジスタ、ＴＲ１sel・・・選択トランジスタ、５１・・・リセット・トランジスタＴＲ１rstのゲート部、５１Ａ・・・リセット・トランジスタＴＲ１rstのチャネル形成領域、５１Ｂ，５１Ｃ・・・リセット・トランジスタＴＲ１rstのソース／ドレイン領域、５２・・・増幅トランジスタＴＲ１ampのゲート部、５２Ａ・・・増幅トランジスタＴＲ１ampチャネル形成領域、５２Ｂ，５２Ｃ・・・増幅トランジスタＴＲ１ampのソース／ドレイン領域、５３・・・選択トランジスタＴＲ１selのゲート部、５３Ａ・・・選択トランジスタＴＲ１selのチャネル形成領域、５３Ｂ，５３Ｃ・・・選択トランジスタＴＲ１selのソース／ドレイン領域、ＴＲ２trs・・・転送トランジスタ、４５・・・転送トランジスタのゲート部、ＴＲ２rst・・・リセット・トランジスタ、ＴＲ２amp・・・増幅トランジスタ、ＴＲ２sel・・・選択トランジスタ、ＴＲ３trs・・・転送トランジスタ、４６・・・転送トランジスタのゲート部、ＴＲ３rst・・・リセット・トランジスタ、ＴＲ３amp・・・増幅トランジスタ、ＴＲ３sel・・・選択トランジスタ、ＶDD・・・電源、ＲＳＴ1，ＲＳＴ2，ＲＳＴ3・・・リセット線、ＳＥＬ1，ＳＥＬ2，ＳＥＬ3・・・選択線、１１７，ＶＳＬ1，ＶＳＬ2，ＶＳＬ3・・・信号線、ＴＧ2，ＴＧ3・・・転送ゲート線、ＶOA，ＶOT，ＶOU・・・配線、６１・・・コンタクトホール部、６２・・・配線層、６３，６４，６８Ａ・・・パッド部、６５，６８Ｂ・・・接続孔、６６，６７，６９・・・接続部、７０・・・半導体基板、７０Ａ・・・半導体基板の第１面（おもて面）、７０Ｂ・・・半導体基板の第２面（裏面）、７１・・・素子分離領域、７２・・・酸化膜、７４・・・ＨｆＯ2膜、７５・・・絶縁膜、７６・・・層間絶縁層、７７，７８，８１・・・層間絶縁層、８２・・・絶縁層、８２ａ・・・絶縁層の第１面、８２ｂ・・・絶縁層の第２面、８２ｃ・・・絶縁層の第３面、８３・・・保護層、８４，８４Ａ，８４Ｂ，８４Ｃ・・・開口部、８５，８５Ａ・・・第２開口部、９０・・・オンチップ・マイクロ・レンズ、９１・・・層間絶縁層８１より下方に位置する各種の撮像素子構成要素、９２・・・遮光層、１００・・・固体撮像装置、１０１・・・積層型撮像素子、１１１・・・撮像領域、１１２・・・垂直駆動回路、１１３・・・カラム信号処理回路、１１４・・・水平駆動回路、１１５・・・出力回路、１１６・・・駆動制御回路、１１８・・・水平信号線、２００・・・電子機器（カメラ）、２０１・・・固体撮像装置、２１０・・・光学レンズ、２１１・・・シャッタ装置、２１２・・・駆動回路、２１３・・・信号処理回路

Claims (5)

1. 第１電極、光電変換層及び第２電極が積層されて成る光電変換部を備え、
   前記光電変換部は、更に、前記第１電極と離間して配置され、且つ、絶縁層を介して前記光電変換層と対向して配置された電荷蓄積用電極を有し、
   前記光電変換層は、前記第１電極側から、下層半導体層と上層光電変換層との積層層構造を有し、
   前記下層半導体層は、酸化物半導体材料を含み、
   前記下層半導体層を構成する材料は、前記上層光電変換層を構成する材料よりも高い移動度を有し、
   前記下層半導体層は、前記絶縁層の開口部内を延在し、前記第１電極と電気的に接続され、前記第１電極の頂面の縁部は前記絶縁層で覆われる
   光検出素子。
2. 前記絶縁層のうち、前記第１電極を覆う部分は、前記第１電極の厚み方向において、前記第１電極と前記光電変換層との間に配置される
   請求項１に記載の光検出素子。
3. 前記光電変換部は、第１波長領域の光を光電変換するように構成される
   請求項１に記載の光検出素子。
4. 前記酸化物半導体材料は、インジウムを含む
   請求項１に記載の光検出素子。
5. 前記下層半導体層は酸化物半導体材料から成る
   請求項１から請求項４のいずれか一項に記載の光検出素子。

Images