JP7524303B2 - パターニングされた金属酸化物フォトレジストの線量減少 - Google Patents

パターニングされた金属酸化物フォトレジストの線量減少 Download PDF

Info

Publication number
JP7524303B2
JP7524303B2 JP2022505402A JP2022505402A JP7524303B2 JP 7524303 B2 JP7524303 B2 JP 7524303B2 JP 2022505402 A JP2022505402 A JP 2022505402A JP 2022505402 A JP2022505402 A JP 2022505402A JP 7524303 B2 JP7524303 B2 JP 7524303B2
Authority
JP
Japan
Prior art keywords
layer
carbon
oxide
metal
metal oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022505402A
Other languages
English (en)
Other versions
JP2022542170A (ja
Inventor
テジンダー シン，
リファン ヤン，
アビジット ビー． マリック，
ダニエル リー ディール，
ホユン ファン，
ジョーティーリンガム ラマリンガム，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2022542170A publication Critical patent/JP2022542170A/ja
Priority to JP2024079363A priority Critical patent/JP2024133456A/ja
Application granted granted Critical
Publication of JP7524303B2 publication Critical patent/JP7524303B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/0042—Photosensitive materials with inorganic or organometallic light-sensitive compounds not otherwise provided for, e.g. inorganic resists
    • G03F7/0043—Chalcogenides; Silicon, germanium, arsenic or derivatives thereof; Metals, oxides or alloys thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/094—Multilayer resist systems, e.g. planarising layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/115—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having supports or layers with means for obtaining a screen effect or for obtaining better contact in vacuum printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Physical Vapour Deposition (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Description

［０００１］ 本開示の実施形態は、概して、装置及び方法に関し、より具体的には、多層スタック及び多層スタックを形成するための方法に関する。
［０００２］ サブミクロン以下のフィーチャを確実に生産することが、半導体デバイスの超大規模集積（ＶＬＳＩ）と極超大規模集積（ＵＬＳＩ）の重要な要件の１つである。しかしながら、回路技術が継続的に小型化することに伴い、相互接続のような回路フィーチャのサイズとピッチの寸法が、処理能力に更なる要求を課している。この技術の中心にあるマルチレベル相互接続により、高アスペクト比フィーチャの正確な画像化及び配置が必要となる。デバイス及び相互接続密度を更に増加させるためには、これらの相互接続の信頼できる形成が必要である。
［０００３］ 種々の相互接続及び他の半導体フィーチャを形成するために使用される１つのプロセスでは、極端紫外線（ＥＵＶ）リソグラフィが使用される。従来のＥＵＶパターニングでは、フォトレジストがハードマスクの上にパターニングされる多層スタックが使用されている。一般的なハードマスク材料は、スピンオンシリコン反射防止コーティング（ＳｉＡＲＣ）及び堆積酸窒化ケイ素（ＳｉＯＮ）である。ＳｉＡＲＣは、シリコンバックボーン（ｓｉｌｉｃｏｎ ｂａｃｋｂｏｎｅ）に有機含有物を組み込み、フォトレジスト及び下にあるスタックに対する十分なエッチング選択性を維持する。ＳｉＡＲＣバックボーンの厚さをスケーリングすることが課題となる場合があり、スピンコーティングにより、欠陥が多すぎることなく達成可能な最小の厚さが制限される。ＳｉＯＮハードマスクは、レジスト接着を改善するために有機接着層（ＯＡＬ）を使用する。ＯＡＬは、窒素による被毒を防止し、再加工することができる。
［０００４］ いくつかの金属酸化物材料が、ＥＵＶハードマスク（ＨＭ）として試験された。高いＥＵＶ吸収元素を有する膜を含む金属酸化物膜は化学量論的であり、導電性ではなかった。更に、ＥＵＶリソグラフィプロセスは、概して、かなりの量の露光時間を要し、大量のエネルギーを必要とする。
［０００５］ したがって、当技術分野では、線量時間の短縮及び／又は線量エネルギーの低減を可能にするマスクとしての新しい多層スタックが必要とされている。
［０００６］ 本開示の実施形態は、概して、極端紫外線（ＥＵＶ）リソグラフィにおいてマスクとして使用される多層スタック、及び多層スタックを形成するための方法に関する。
［０００７］ １つの実施形態では、多層スタックを形成する方法が提供される。この方法は、炭素含有層を含む第１の層を膜スタックの上に形成することと、物理的気相堆積プロセスによって、金属リッチ酸化物層を含む第２の層を、第１の層の上に形成することと、第２の層とは異なる材料を含む金属酸化物フォトレジスト層を、第２の層の上に形成することとを含む。
［０００８］ 別の実施形態では、多層スタックが提供される。この多層スタックは、膜スタックの上に配置され、炭素含有層を含む第１の層と、第１の層の上に配置され、金属リッチ酸化物層を含む第２の層と、第２の層の上に配置され、第２の層とは異なる材料を含む金属酸化物フォトレジスト層とを含む。
［０００９］ 更に別の実施形態では、非一過性のコンピュータ可読記憶媒体が提供される。非一過性のコンピュータ可読記憶媒体は、複数の命令を含み、該複数の命令は、処理システムの構成要素を制御して、下記のプロセス、即ち、炭素含有層を含む第１の層を膜スタックの上に形成することと、物理的気相堆積プロセスによって、金属リッチ酸化物層を含む第２の層を、第１の層の上に形成することと、金属酸化物コーティングを有するポリマーを含むフォトレジスト層を、第２の層の上に形成することとを含むプロセスを実行するための命令を含む。
［００１０］ 開示の上述の特徴を詳細に理解できるように、上記で簡単に要約されている本開示のより詳細な説明が、実施形態を参照することによって得られ、それらの実施形態のいくつかが添付図面に示されている。しかしながら、添付図面は例示的な実施形態を示しているにすぎず、従って、本開示の範囲を限定すると見なすべきではなく、その他の等しく有効な実施形態も許容されうることに留意されたい。
［００１１］１つの実施形態による、パターニングプロセスのための方法のフロー図である。 ［００１２］１つの実施形態による構造を示す。 ［００１３］１つの実施形態による、マルチチャンバ処理システムの概略上面図を示す。
［００１４］ 理解を容易にするために、図に共通する同一の要素を指し示すために、可能な場合には、同一の参照番号を使用した。１つの実施形態の要素及び特徴は、更なる記述がなくとも、他の実施形態に有益に組み込まれうると想定される。
［００１５］ 本開示の実施形態は、概して、ＥＵＶリソグラフィにおいてマスクとして使用される多層スタック、及び多層スタックを形成するための方法に関する。１つの実施形態では、この方法は、炭素層を膜スタック上方に形成することと、物理的気相堆積（ＰＶＤ）プロセスによって、金属リッチ酸化物層を炭素層上に形成することと、金属酸化物フォトレジスト層を金属リッチ酸化物層上に形成することと、金属酸化物フォトレジスト層をパターニングすることとを含む。金属酸化物フォトレジスト層は、金属リッチ酸化物層と異なり、ＰＶＤプロセスと異なるプロセスによって形成される。ＰＶＤプロセスによって形成された金属リッチ酸化物層は、金属酸化物フォトレジスト層の接着を高め、ＥＵＶリソグラフィの間に二次電子を増加させ、ＥＵＶ線量エネルギーの減少をもたらす。
［００１６］ 図１は、１つの実施形態による、パターニングプロセスのための方法１００のフロー図である。図２は、１つの実施形態による構造２００を示す。構造２００は、図１のパターニングプロセスの間に形成することができる。当業者は、半導体デバイス及び関連する構造を形成するための完全なプロセスが、図面には示されておらず、本明細書に記載されていないことを理解すべきである。様々な工程が図面に示され、本明細書で説明されるが、そのような工程の順序、又は工程の有無に関して限定されないことが示唆される。順次描写又は説明される工程は、明示的に指定されない限り、単に説明目的で行われ、それぞれの工程が、完全ではないにしても少なくとも部分的に、同時又は重複して実際に実行される可能性を排除しない。
［００１７］ 方法１００は、処理システムの処理チャンバ内の膜スタック２０２上に第１の層２０４を形成することによって、工程１０２で開始する。膜スタック２０２は、ゲート構造、コンタクト構造、又は相互接続構造をフロントエンド又はバックエンドプロセスで形成するために利用することができる。膜スタック２０２は、ＮＯＴ－ＡＮＤ（ＮＡＮＤ）構造などのメモリ構造で使用される階段状構造を含むことができる。
［００１８］ １つの実施形態では、膜スタック２０２は、多数の垂直に積層された層を有する。膜スタック２０２は、対の交互の層（交互の誘電体層（例えば、交互の酸化物層と窒化物層）など）を含むことができる。交互の誘電体層は、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、炭化ケイ素、酸炭化ケイ素、窒化チタン、酸化物及び窒化物の任意の他の複合物、又は上記の任意の組合せを含むことができる。いくつかの実施形態では、誘電体層は、４より大きい誘電率を有する１つ又は複数の高誘電率材料を含む。高誘電率材料の適切な例は、二酸化ハフニウム（ＨｆＯ２）、二酸化ジルコニウム（ＺｒＯ２）、酸化ハフニウムシリコン（ＨｆＳｉＯ２）、酸化ハフニウムアルミニウム（ＨｆＡｌＯ）、酸化ジルコニウムシリコン（ＺｒＳｉＯ２）、二酸化タンタル（ＴａＯ２）、酸化アルミニウム、アルミニウムでドープされた二酸化ハフニウム、ビスマスストロンチウムチタン（ＢＳＴ）、及び白金ジルコニウムチタン（ＰＺＴ）、又は上記の任意の組み合わせを含む。
［００１９］ 第１の層２０４は、高密度炭素含有層などの炭素含有層とすることができる。１つの実施形態では、第１の層２０４は、ホウ素でドープされたアモルファスカーボンなどのドープされたカーボンからなるハードマスクである。第１の層２０４は、カリフォルニア州サンタクララにあるＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．によって製造されたＳａｐｈｉｒａ（登録商標）ハードマスクでありうる。１つの実施形態では、第１の層２０４は、カリフォルニア州サンタクララにあるＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．によって製造されたアドバンスドパターニングフィルム（ＡＰＦ）炭素ハードマスクの１つ又は複数を含む。
［００２０］ いくつかの実施形態では、第１の層２０４は、高密度炭素含有層であり、改善された硬度及び密度などの優れた膜品質を有する。このような硬度及び密度により、第１の層２０４は、金属浸透に対するより強力なバリアとして機能し、従来のＳＯＣ膜よりもナノ破壊を大幅に低減することができる。
［００２１］ いくつかの実施形態では、第１の層２０４は、以下の特徴のうちの１つ又は複数を有する。
［００２２］ １） 堆積時の層中の炭素原子の総量の少なくとも約４０、４５、５０、５５、６０、６５、７０、７５、８０、又は８５パーセントである、ｓｐ３混成炭素原子の量／パーセンテージ（すなわち、ｓｐ３混成炭素原子含有量）は、約５０～約９０パーセント、又は約６０～約７０パーセントである。
［００２３］ ２） 約５Åと約２０，０００Åとの間、例えば約３００Å～約５０００Åなど、又は約２０００Åと約３０００Åとの間、又は約５Å～約２００Åである厚さ。
［００２４］ ３） 約２．０より大きい、例えば約２．０～約３．０（約２．３など）である、約６３３ｎｍにおける屈折率。
［００２５］ ４） 約０．１より大きい、例えば約０．２～約０．３（約０．２５など）である、約６３３ｎｍにおける吸光係数。
［００２６］ ５） 約－３００ＭＰａ未満、例えば約－６００ＭＰａ～約－３００ＭＰａ、又は約－６００ＭＰａ～約－５００ＭＰａ（約－５５０ＭＰａなど）である応力。
［００２７］ ６） 約１．８ｇ／ｃｃより大きい、例えば約２．０ｇ／ｃｃ以上、又は約２．５ｇ／ｃｃ以上（約１．８ｇ／ｃｃ～約２．５ｇ／ｃｃ）である密度。
［００２８］ ７） 約１５０ＧＰａより大きい、約２００ＧＰａ～約４００ＧＰａなどである弾性率。
［００２９］ 第１の層２０４は、物理的気相堆積（ＰＶＤ）プロセス又はプラズマ化学気相堆積（ＰＥＣＶＤ）プロセスによって、膜スタック２０２上に形成することができる。１つの実施形態では、第１の層２０４はダイヤモンド状の炭素層である。本明細書に記載のダイヤモンド状の炭素層は、炭化水素含有混合ガスを使用する化学気相堆積（ＣＶＤ）（プラズマ強化及び／又は熱）プロセスによって形成することができる。炭化水素含有混合ガスは、アセチレン、プロペン、メタン、ブテン、１，３－ジメチルアダマンタン、ビシクロ［２．２．１］ヘプタ－２，５－ジエン（２，５－ノルボルナジエン）、アダマンチン、ノルボルネン、又はこれらの組み合わせを含むがこれらに限定されない前駆体を含むことができる。
［００３０］ 堆積プロセスは、約－５０℃～約６００℃の範囲の温度で実行することができる。堆積プロセスは、処理空間内で約０．１ｍＴｏｒｒ～約１０Ｔｏｒｒの範囲の圧力で実行することができる。炭化水素含有混合ガスは、ヘリウム、アルゴン、キセノン、窒素ガス（Ｎ２）、及び水素ガス（Ｈ２）の任意の１つ、又はこれらのうちの任意のものの組み合わせを更に含みうる。
［００３１］ 炭化水素含有混合ガスは、膜品質を改善するために、塩素ガス、四フッ化炭素、及び／又は三フッ化窒素などのエッチャントガスを更に含むことができる。プラズマ（例えば、容量結合プラズマ）は、上部及び底部の電極又は側部電極のいずれかから形成することができる。電極は、単一の電力供給電極、二重の（ｄｕａｌ）電力供給電極から、又は限定されないが、約３５０ＫＨｚ～約１００ＭＨｚなどの複数の周波数を有するもっと多い数の電極から、形成することができ、ハードマスク及び／又はエッチング停止又は任意の他の適切な用途として使用するためのダイヤモンド状炭素の薄層を堆積させるために、本書に列挙される反応ガスのいずれか又はすべてを用いて、代替的に又は同時にＣＶＤシステム内で使用される。
［００３２］ ダイヤモンド状のカーボン層の高いエッチング選択性は、現在の生成膜よりも高い密度及び弾性率を有することによって達成される。理論に束縛されるものではないが、密度及び弾性率がより高いのは、層中のｓｐ３混成炭素原子の含有量が高いからであり、この含有量が高いのは、低圧及びプラズマ出力の組合せによって達成されうると考えられる。
［００３３］ いくつかの実施形態では、水素ラジカルは、遠隔プラズマ源（ＲＰＳ）を通して供給され、これは、ｓｐ２混成炭素原子の選択的エッチングをもたらす。したがって、層のｓｐ３混成炭素原子分率が更に増加し、したがって、エッチング選択性が更に増加する。
［００３４］ １つの実施形態では、基板ペデスタルが約１０℃に維持された状態で、ダイヤモンド状の炭素層がチャンバ内に堆積され、圧力が約２ｍＴｏｒｒに維持され、約２５００Ｗのバイアスを約１３．５６ＭＨｚの周波数で静電チャックに加えることによって、プラズマが基板レベルで生成される。いくつかの実施形態では、約２ＭＨｚで約１０００Ｗの追加の高周波（ＲＦ）も静電チャックに供給され、それによって、基板レベルでデュアルバイアスプラズマが生成される。
［００３５］ 工程１０４では、第１の層２０４の上に、第２の層２０６が形成される。第２の層２０６は、ＰＶＤプロセスによって形成された金属酸化物層である。金属酸化物層は、ＥＵＶ放射によって励起されるときに十分な二次電子を提供する金属リッチ酸化物層でありうる。完全に化学量論的な金属酸化物層は、金属リッチ酸化物層ほど多くの電子を発生させない。ＥＵＶプロセスがＥＵＶ線量エネルギーを低下させるように、高Ｚ金属を含む金属リッチ酸化物層と低い抵抗が考慮される。高Ｚ金属とは、４０以上の原子番号を有する金属を指す。いくつかの実施形態では、第２の層２０６は、スズ（Ｓｎ）、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、テルル（Ｔｅ）、アンチモン（Ｓｂ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、又はタンタル（Ｔａ）のうちの１つ又は複数を含む金属リッチ酸化物層である。金属リッチ酸化物層の例は、酸化スズ（ＳｎＯｘ）、酸化インジウムガリウム亜鉛（ＩＧＺＯ）、酸化インジウムスズ（ＩＴＯ）、酸化タンタル（ＴａＯｘ）、又は他の適切な金属リッチ酸化物を含む。金属リッチ酸化物層は、金属対酸化物の非化学量論比（より高い金属含有量など）を有する金属酸化物層を生成しうるＰＶＤプロセスによって形成される。例えば、化学量論的金属酸化物層は、ＭｘＯｙとして特徴付けることができ、ここで、Ｍは、１つ又は複数の金属であり、化学量論的金属対酸化物の比は、ｘ対ｙである。ＰＶＤプロセスによって生成される金属リッチ酸化物層は、約１．５ｘ対ｙ以上（約２ｘ対ｙ以上など）の金属対酸化物の比を有しうる。
［００３６］ 工程１０６において、金属酸化物フォトレジスト層２０８が、第２の層２０６上に形成される。金属酸化物フォトレジスト層２０８は、分子金属酸化物クラスタコアを含むことができ、各コアは、複数の放射線感受性リガンド（ｒａｄｉａｔｉｏｎ－ｓｅｎｓｉｔｉｖｅ ｌｉｇａｎｄ）を有する。金属酸化物フォトレジスト層２０８は、第２の層２０６とは異なる材料から製造される。第２の層２０６は、金属酸化物フォトレジスト層２０８の第２の層２０６への接着を高める。
［００３７］ 工程１０８において、金属酸化物フォトレジスト層２０８は、金属酸化物フォトレジスト層２０８内にパターン２１０を形成するようにパターニングされる。金属酸化物フォトレジスト層２０８は、放射線への露光時に可溶性になるポジ型レジスト、又は放射線への露光時に不溶性になるネガ型レジストでありうる。放射線は、ＥＵＶ範囲の波長を有しうる。
［００３８］ 工程１１０において、パターン２１０は、１つ又は複数のエッチングプロセスによって、膜スタック２０２に転写される。パターン２１０は、最初に第１の層２０４及び第２の層２０６に転写され、次に膜スタック２０２に転写される。１つ又は複数のエッチングプロセスは、任意の適切なエッチングプロセスを含むことができる。
［００３９］ 第１の層２０４は、ドープされた炭素層又は高密度炭素含有層であり、第２の層２０６は、ＰＶＤプロセスによって形成された金属リッチ酸化物層でありうる。１つの実施形態では、第１の層２０４は、ホウ素でドープされた炭素層などのドープされた炭素層であり、第２の層２０６は、金属リッチ酸化物層である。別の実施形態では、第１の層２０４は、約１．８ｇ／ｃｃより大きい密度を有するダイヤモンド状の炭素層などの高密度炭素含有層である。
［００４０］ 図３は、１つの実施形態による、マルチチャンバ処理システム３００の概略上面図を示す。マルチチャンバ処理システム３００は、方法１００を実行するように構成することができる。本明細書中に提供される教示に従って適切に改変されうる処理システムの例は、カリフォルニア州サンタクララにあるＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から市販されている、ＥＮＤＵＲＡ（登録商標）、ＰＲＯＤＵＣＥＲ（登録商標）若しくはＣＥＮＴＵＲＡ（登録商標）統合処理システム、又は他の適切な処理システムを含む。他の処理システム（他の製造業者からのものを含む）が、本明細書に記載される態様から利益を得るように適合されうることが企図される。
［００４１］ 図３に示すように、複数のプロセスチャンバ３０２が、第１の移送チャンバ３０４に連結されている。第１の移送チャンバ３０４はまた、第１の対の通過チャンバ３０６にも連結される。第１の移送チャンバ３０４は、通過チャンバ３０６とプロセスチャンバ３０２との間で基板を移送するための、中央に配置された移送ロボット（図示せず）を有する。通過チャンバ３０６は、第２の移送チャンバ３１０に連結され、第２の移送チャンバ３１０は、プロセスチャンバ３１４及びプロセスチャンバ３１６に連結される。第２の移送チャンバ３１０は、一組のロードロックチャンバ３１２とプロセスチャンバ３１４又はプロセスチャンバ３１６との間で基板を移送するための中央に配置された移送ロボット（図示せず）を有する。ファクトリインターフェース３２０が、ロードロックチャンバ３１２によって第２の移送チャンバ３１０に接続される。ファクトリインターフェース３２０は、ロードロックチャンバ３１２の反対側にある１つ又は複数のポッド３３０に連結される。ポッド３３０は、通常、洗浄室からアクセス可能な前方開口型統一ポッド（ＦＯＵＰ）である。
［００４２］ 動作中、基板は、まず、プロセスチャンバ３１４又はプロセスチャンバ３１６に移送され、そこで、第１の層２０４などの炭素含有層が、図２の膜スタック２０２などの膜スタック上に形成される。言い換えると、方法１００の工程１０２は、プロセスチャンバ３１４又は３１６内で実行することができる。
［００４３］ 次に、基板は、１つ又は複数のプロセスチャンバ３０２に移送され、第２の層２０６などの金属リッチ酸化物層がＰＶＤプロセスによって炭素含有層上に形成される。言い換えると、方法１００の工程１０４は、プロセスチャンバ３０２内で実行することができる。プロセスチャンバ３０２は、ＰＶＤチャンバでありうる。工程１０２及び１０４は、同じ処理システム３００内で実行されるため、基板が様々なチャンバに移送される際に、真空が破壊されることがなく、したがって、汚染の機会が減少し、堆積されたエピタキシャル膜の品質が向上する。
［００４４］ いくつかの実施形態では、基板が、処理システム３００とは異なる処理システムのチャンバに提供され、フォトレジスト層を形成する（工程１０６）。フォトレジスト層のパターニング（工程１０８）及び膜スタックへのパターンの転写（工程１１０）は、処理システム３００とは異なる処理システムのチャンバ内で実行されうる。言い換えると、工程１０２及び１０４は、第１の処理システムで実行され、工程１０６、１０８、及び１１０は、第１の処理システムとは異なる第２の処理システムで実行されうる。
［００４５］ システムコントローラ３８０は、処理システム３００又はその構成要素を制御するために、処理システム３００に結合される。例えば、システムコントローラ３８０は、処理システム３００のチャンバ３０２、３０４、３０６、３１０、３１２、３１４、３１６、ファクトリインターフェース３２０、及び／又はポッド３３０の直接制御を用いて、処理システム３００の動作を制御する。別の例では、システムコントローラ３８０は、処理システム３００のチャンバ３０２、３０４、３０６、３１０、３１２、３１４、３１６、ファクトリインターフェース３２０、及び／又はポッド３３０に関連する個々のコントローラを制御する。動作中、システムコントローラ３８０により、処理システム３００の性能を調整するために、それぞれのチャンバからのデータ収集及びフィードバックが可能になる。
［００４６］ システムコントローラ３８０は、概して、中央処理装置（ＣＰＵ）３８２、メモリ３８４、及びサポート回路３８６を含む。ＣＰＵ３８２は、産業環境で使用することができる任意の形態の汎用プロセッサのうちの１つでありうる。メモリ３８４は、非一過性のコンピュータ可読媒体又は機械可読記憶装置であって、ＣＰＵ３８２によってアクセス可能であり、ランダムアクセスメモリ（ＲＡＭ）、読取り専用メモリ（ＲＯＭ）、フロッピーディスク、ハードディスク、又は任意の他の形態のデジタルストレージ、ローカル又はリモートを含みうる。サポート回路３８６は、ＣＰＵ３８２に接続され、キャッシュ、クロック回路、入出力サブシステム、電源などを備える。
［００４７］ システムコントローラ３８０は、メモリ３８４に記憶された方法１００の１つ又は複数の工程を実行するように構成される。本開示で開示される様々な実施形態は、概して、例えば、コンピュータプログラム製品又はソフトウェアルーチンとして、メモリ３８４（又は特定のプロセスチャンバのメモリ）に格納されたコンピュータ命令コードを実行することによって、ＣＰＵ３８２の制御下で実施される。すなわち、コンピュータプログラム製品は、実体的には、メモリ３８４（又は、非一過性のコンピュータ可読媒体又は機械可読記憶装置）上で実施される。ＣＰＵ３８２によりコンピュータ命令コードが実行されると、ＣＰＵ３８２は、種々の実施形態による動作を実行するために、チャンバを制御する。
［００４８］ 上述のように、本開示の実施形態は、金属リッチ酸化物層と、金属リッチ酸化物層上に形成された金属酸化物フォトレジストとを利用することによって、ＥＵＶ線量エネルギーを低減する。また、金属酸化物フォトレジストの金属リッチ酸化物層への接着も改善される。更に、本開示の実施形態は、金属浸透に対する強力なバリアとして作用し、かつＥＵＶプロセスにおけるナノ障害を低減する高密度炭素含有層を利用する。
［００４９］ 上記は本開示の実施形態を対象としているが、本開示の他の実施形態及び更なる実施形態が、その基本的な範囲から逸脱せずに考案されてもよく、その範囲は以下の特許請求の範囲によって決定される。

Claims (20)

  1. 多層スタックを形成するための方法であって、
    炭素含有層を含む第１の層を、膜スタックの上に形成することと、
    物理的気相堆積プロセスによって、金属リッチ酸化物層を含む第２の層を、前記第１の層の上に形成することと、
    前記第２の層とは異なる材料を含む金属酸化物フォトレジスト層を、前記第２の層の上に形成することと
    を含み、
    前記第２の層は、前記金属酸化物フォトレジスト層の前記第２の層への接着を高め、
    前記金属酸化物フォトレジスト層は、分子金属酸化物クラスタコアを含み、各コアは、複数の放射線感受性リガンドを有する、方法。
  2. 前記第１の層が、ドープされた炭素含有層を更に含む、請求項１に記載の方法。
  3. 前記第１の層が、ホウ素でドープされた炭素層を更に含む、請求項２に記載の方法。
  4. 前記第１の層が、１．８ｇ／ｃｃより大きい密度を有する炭素含有層を更に含む、請求項１に記載の方法。
  5. 前記炭素含有層が、ダイヤモンド状の炭素層である、請求項４に記載の方法。
  6. 前記第２の層が、高Ｚ金属を更に含む、請求項１に記載の方法。
  7. 前記第２の層が、スズ、インジウム、ガリウム、亜鉛、テルル、アンチモン、ニッケル、チタン、アルミニウム、又はタンタルのうちの１つ又は複数を更に含む、請求項１に記載の方法。
  8. 前記第２の層が、酸化スズ層、酸化インジウムガリウム亜鉛層、酸化インジウムスズ層、又は酸化タンタル層である、請求項７に記載の方法。
  9. 極端紫外線リソグラフィにおいてマスクとして使用される多層スタックであって、
    膜スタックの上に配置され、炭素含有層を含む第１の層と、
    前記第１の層の上に配置され、金属リッチ酸化物層を含む第２の層と、
    前記第２の層の上に配置され、前記第２の層とは異なる材料を含む金属酸化物フォトレジスト層と
    を含み、
    前記第２の層は、前記金属酸化物フォトレジスト層の前記第２の層への接着を高め、
    前記金属酸化物フォトレジスト層は、分子金属酸化物クラスタコアを含み、各コアは、複数の放射線感受性リガンドを有する、多層スタック。
  10. 前記第１の層が、ドープされた炭素含有層を更に含む、請求項９に記載の多層スタック。
  11. 前記第１の層が、ホウ素でドープされた炭素層を更に含む、請求項１０に記載の多層スタック。
  12. 前記第１の層が、１．８ｇ／ｃｃより大きい密度を有する炭素含有層を更に含む、請求項９に記載の多層スタック。
  13. 前記炭素含有層が、ダイヤモンド状の炭素層である、請求項１２に記載の多層スタック。
  14. 前記第２の層が、高Ｚ金属を更に含む、請求項９に記載の多層スタック。
  15. 前記第２の層が、スズ、インジウム、ガリウム、亜鉛、テルル、アンチモン、ニッケル、チタン、アルミニウム、又はタンタルのうちの１つ又は複数を更に含む、請求項９に記載の多層スタック。
  16. 前記第２の層が、酸化スズ層、酸化インジウムガリウム亜鉛層、酸化インジウムスズ層、又は酸化タンタル層である、請求項１５に記載の多層スタック。
  17. 前記第２の層が、酸化スズ層、酸化インジウムガリウム亜鉛層、酸化インジウムスズ層、又は酸化タンタル層である、請求項１２に記載の多層スタック。
  18. 複数の命令を記憶した非一過性のコンピュータ可読記憶媒体であって、該複数の命令が、処理システムの構成要素を制御して、請求項１に記載の方法における各プロセスを実行するための命令を含み、
    前記第１の層は、１．８ｇ／ｃｃより大きい密度を有する炭素含有層を含み、前記第２の層は、スズ、インジウム、ガリウム、亜鉛、テルル、アンチモン、ニッケル、チタン、アルミニウム、又はタンタルのうちの１つ又は複数を含む、非一過性のコンピュータ可読記憶媒体。
  19. 前記第１の層が、ダイヤモンド状の炭素層である、請求項１８に記載の非一過性のコンピュータ可読記憶媒体。
  20. 前記第２の層が、酸化スズ層、酸化インジウムガリウム亜鉛層、酸化インジウムスズ層、又は酸化タンタル層である、請求項１８に記載の非一過性のコンピュータ可読記憶媒体。
JP2022505402A 2019-08-01 2020-06-02 パターニングされた金属酸化物フォトレジストの線量減少 Active JP7524303B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2024079363A JP2024133456A (ja) 2019-08-01 2024-05-15 パターニングされた金属酸化物フォトレジストの線量減少

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962881452P 2019-08-01 2019-08-01
US62/881,452 2019-08-01
PCT/US2020/035751 WO2021021279A1 (en) 2019-08-01 2020-06-02 Dose reduction of patterned metal oxide photoresists

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2024079363A Division JP2024133456A (ja) 2019-08-01 2024-05-15 パターニングされた金属酸化物フォトレジストの線量減少

Publications (2)

Publication Number Publication Date
JP2022542170A JP2022542170A (ja) 2022-09-29
JP7524303B2 true JP7524303B2 (ja) 2024-07-29

Family

ID=74229355

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2022505402A Active JP7524303B2 (ja) 2019-08-01 2020-06-02 パターニングされた金属酸化物フォトレジストの線量減少
JP2024079363A Pending JP2024133456A (ja) 2019-08-01 2024-05-15 パターニングされた金属酸化物フォトレジストの線量減少

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2024079363A Pending JP2024133456A (ja) 2019-08-01 2024-05-15 パターニングされた金属酸化物フォトレジストの線量減少

Country Status (6)

Country Link
US (2) US11550222B2 (ja)
JP (2) JP7524303B2 (ja)
KR (1) KR20220037506A (ja)
CN (1) CN114223050A (ja)
TW (1) TW202121057A (ja)
WO (1) WO2021021279A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021021279A1 (en) * 2019-08-01 2021-02-04 Applied Materials, Inc. Dose reduction of patterned metal oxide photoresists
US11776811B2 (en) 2020-05-12 2023-10-03 Applied Materials, Inc. Selective deposition of carbon on photoresist layer for lithography applications

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008047251A (ja) 2006-08-18 2008-02-28 Sony Corp 無機レジスト・パターン、無機レジスト・パターンの形成方法、光ディスク原盤、光ディスク原盤の製造方法、光ディスク・スタンパの製造方法及び光ディスク基板の製造方法
JP2010045359A (ja) 2008-08-11 2010-02-25 Samsung Electronics Co Ltd 半導体素子及び半導体素子のパターン形成方法
JP2013540359A (ja) 2010-10-05 2013-10-31 アプライド マテリアルズ インコーポレイテッド 超高選択性ドープアモルファスカーボン剥離性ハードマスクの開発および集積
JP2017116923A (ja) 2015-11-20 2017-06-29 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ 蒸着金属酸化物含有ハードマスクのｅｕｖフォトパターニング
WO2017198418A1 (en) 2016-05-19 2017-11-23 Asml Netherlands B.V. Resist compositions
WO2018152115A1 (en) 2017-02-17 2018-08-23 Lam Research Corporation Tin oxide films in semiconductor device manufacturing
WO2019036582A1 (en) 2017-08-18 2019-02-21 Varian Semiconductor Equipment Associates, Inc. ENHANCING PERFORMANCE OF EUV PHOTOSENSITIVE RESIN BY ION IMPLANTATION
US20190206681A1 (en) 2017-12-28 2019-07-04 International Business Machines Corporation Patterning material film stack comprising hard mask layer having high metal content interface to resist layer

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7129180B2 (en) 2003-09-12 2006-10-31 Micron Technology, Inc. Masking structure having multiple layers including an amorphous carbon layer
JP4996155B2 (ja) 2006-07-18 2012-08-08 株式会社東芝 半導体装置及びその製造方法
US8071485B2 (en) 2009-06-29 2011-12-06 Globalfoundries Inc. Method of semiconductor manufacturing for small features
TW201224190A (en) * 2010-10-06 2012-06-16 Applied Materials Inc Atomic layer deposition of photoresist materials and hard mask precursors
KR102061919B1 (ko) * 2011-11-21 2020-01-02 브레우어 사이언스 인코포레이션 Euv 리소그래피용 보조층
JP2014086500A (ja) 2012-10-22 2014-05-12 Tokyo Electron Ltd 銅層をエッチングする方法、及びマスク
JP5756134B2 (ja) 2013-01-08 2015-07-29 信越化学工業株式会社 金属酸化物含有膜形成用組成物及びパターン形成方法
US8986921B2 (en) * 2013-01-15 2015-03-24 International Business Machines Corporation Lithographic material stack including a metal-compound hard mask
US9899219B2 (en) 2016-02-19 2018-02-20 Tokyo Electron Limited Trimming inorganic resists with selected etchant gas mixture and modulation of operating variables
US10825684B2 (en) 2016-03-18 2020-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. Material composition and methods thereof
US9929012B1 (en) * 2016-12-14 2018-03-27 International Business Machines Corporation Resist having tuned interface hardmask layer for EUV exposure
US10082736B2 (en) 2017-01-13 2018-09-25 International Business Machines Corporation Approach to lowering extreme ultraviolet exposure dose for inorganic hardmasks for extreme ultraviolet patterning
CN113936997A (zh) 2017-06-08 2022-01-14 应用材料公司 用于硬掩模及其他图案化应用的高密度低温碳膜
US10242883B2 (en) 2017-06-23 2019-03-26 Lam Research Corporation High aspect ratio etch of oxide metal oxide metal stack
US11437238B2 (en) * 2018-07-09 2022-09-06 Applied Materials, Inc. Patterning scheme to improve EUV resist and hard mask selectivity
WO2021021279A1 (en) * 2019-08-01 2021-02-04 Applied Materials, Inc. Dose reduction of patterned metal oxide photoresists

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008047251A (ja) 2006-08-18 2008-02-28 Sony Corp 無機レジスト・パターン、無機レジスト・パターンの形成方法、光ディスク原盤、光ディスク原盤の製造方法、光ディスク・スタンパの製造方法及び光ディスク基板の製造方法
JP2010045359A (ja) 2008-08-11 2010-02-25 Samsung Electronics Co Ltd 半導体素子及び半導体素子のパターン形成方法
JP2013540359A (ja) 2010-10-05 2013-10-31 アプライド マテリアルズ インコーポレイテッド 超高選択性ドープアモルファスカーボン剥離性ハードマスクの開発および集積
JP2017116923A (ja) 2015-11-20 2017-06-29 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ 蒸着金属酸化物含有ハードマスクのｅｕｖフォトパターニング
WO2017198418A1 (en) 2016-05-19 2017-11-23 Asml Netherlands B.V. Resist compositions
WO2018152115A1 (en) 2017-02-17 2018-08-23 Lam Research Corporation Tin oxide films in semiconductor device manufacturing
WO2019036582A1 (en) 2017-08-18 2019-02-21 Varian Semiconductor Equipment Associates, Inc. ENHANCING PERFORMANCE OF EUV PHOTOSENSITIVE RESIN BY ION IMPLANTATION
US20190206681A1 (en) 2017-12-28 2019-07-04 International Business Machines Corporation Patterning material film stack comprising hard mask layer having high metal content interface to resist layer

Also Published As

Publication number Publication date
US11994800B2 (en) 2024-05-28
KR20220037506A (ko) 2022-03-24
US20210033974A1 (en) 2021-02-04
TW202121057A (zh) 2021-06-01
US20230115004A1 (en) 2023-04-13
JP2022542170A (ja) 2022-09-29
JP2024133456A (ja) 2024-10-02
CN114223050A (zh) 2022-03-22
WO2021021279A1 (en) 2021-02-04
US11550222B2 (en) 2023-01-10

Similar Documents

Publication Publication Date Title
TWI788311B (zh) 拓撲受限電漿增強循環沉積方法
US10658181B2 (en) Method of spacer-defined direct patterning in semiconductor fabrication
US11495461B2 (en) Film stack for lithography applications
US10134592B2 (en) Resist having tuned interface hardmask layer for EUV exposure
KR102513424B1 (ko) 스페이서 및 하드마스크 애플리케이션을 위한 실란 및 알킬실란 종으로부터의 보란 매개 탈수소화 프로세스
JP6763867B2 (ja) パターニングのためのマスクエッチング
US9240320B1 (en) Methods of depositing smooth and conformal ashable hard mask films
JP2021511673A (ja) パターニングにおける酸化スズマンドレル
US11994800B2 (en) Dose reduction of patterned metal oxide photoresists
KR101161912B1 (ko) 비결정질 탄소 층의 고온 증착 방법
CN110610898A (zh) 图案化半导体装置的方法
TWI841853B (zh) 用於微影應用之光阻層上之碳的選擇性沉積
TW202230469A (zh) 用於微影應用之光阻層上碳的選擇性沉積
US20240087894A1 (en) High density carbon films for patterning applications
US20230395391A1 (en) Ruthenium carbide for dram capacitor mold patterning
US20220148879A1 (en) Method for treating photoresist and self-aligned double patterning method
US20240072127A1 (en) Manufacturing method of patternig substrate, patterned substrate, and intermediate patterned substrate
Xu et al. Study of Tungsten-Doped Carbon Hard Mask Etch Process Using NF 3/O 2 Based Chemistry
TW202431376A (zh) 用於微影應用之光阻層上之碳的選擇性沉積
CN115885366A (zh) 用于产生用于硬掩模及其他图案化应用的高密度碳膜的方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220325

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230411

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230808

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20240116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240515

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20240522

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240618

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240717

R150 Certificate of patent or registration of utility model

Ref document number: 7524303

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150