JP7515474B2 - マイクロインプリントによるビア形成の方法 - Google Patents
マイクロインプリントによるビア形成の方法 Download PDFInfo
- Publication number
- JP7515474B2 JP7515474B2 JP2021526270A JP2021526270A JP7515474B2 JP 7515474 B2 JP7515474 B2 JP 7515474B2 JP 2021526270 A JP2021526270 A JP 2021526270A JP 2021526270 A JP2021526270 A JP 2021526270A JP 7515474 B2 JP7515474 B2 JP 7515474B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- stamp
- polyimide layer
- polyimide
- vias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 119
- 239000004642 Polyimide Substances 0.000 claims description 106
- 229920001721 polyimide Polymers 0.000 claims description 106
- 239000000758 substrate Substances 0.000 claims description 89
- 238000000151 deposition Methods 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 15
- 238000004140 cleaning Methods 0.000 claims description 10
- 238000001548 drop coating Methods 0.000 claims description 10
- 238000001816 cooling Methods 0.000 claims description 9
- 238000005507 spraying Methods 0.000 claims description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 8
- 238000004528 spin coating Methods 0.000 claims description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 4
- 229910052786 argon Inorganic materials 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 239000001307 helium Substances 0.000 claims description 4
- 229910052734 helium Inorganic materials 0.000 claims description 4
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 4
- 239000001257 hydrogen Substances 0.000 claims description 4
- 229910052739 hydrogen Inorganic materials 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 239000004593 Epoxy Substances 0.000 description 56
- 230000009969 flowable effect Effects 0.000 description 52
- 238000004806 packaging method and process Methods 0.000 description 12
- 238000013036 cure process Methods 0.000 description 5
- 239000004205 dimethyl polysiloxane Substances 0.000 description 5
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000001723 curing Methods 0.000 description 4
- 238000003475 lamination Methods 0.000 description 4
- 239000012780 transparent material Substances 0.000 description 4
- 239000002699 waste material Substances 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- 238000003848 UV Light-Curing Methods 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- -1 polydimethylsiloxane Polymers 0.000 description 1
- 239000013557 residual solvent Substances 0.000 description 1
Images
Description
[0001]本開示の実施形態は、一般に、高度なパッケージング用途のためにパネルをマイクロインプリントする方法に関する。
[0002]次世代半導体デバイスにおいて回路密度が増加し、デバイスサイズが縮小するにつれて、これらのデバイスに外部接続、つまり配線を提供するには、高度なパッケージング技術が必要になる。そのようなパッケージング技術の1つは、ウェハレベルパッケージングである。
[0003]ウェハレベルパッケージングは、デバイス製造、パッケージアセンブリ(パッケージング)、電気テスト、および信頼性テスト(バーンイン)をウェハレベルで統合することにより、半導体デバイスの製造およびパッケージングプロセスを合理化し、パッケージングの最上層と最下層の形成、I/O接続の作製、およびパッケージングされたデバイスのテストは全て、デバイスが個々のパッケージングされたコンポーネントに個片化される前に実行される。ウェハレベルパッケージングの利点には、結果として得られるデバイスの全体的な製造コストの削減、パッケージサイズの縮小、電気的および熱的性能の向上が含まれる。
[0004]ウェハレベルパッケージングは、一般に、基板層上に再配線層を堆積すること、およびリソグラフィプロセスを使用して再配線層内に複数のビアを形成することを含む。従来のリソグラフィプロセスを使用して複数のビアを形成することは、高価であり、材料を浪費し、先進ノードの高密度再配線層において7μmを越える解像度を欠き、表面トポロジーに非常に敏感であり得る。さらに、通常、再配線層は、コストがかかり、機器集約的で、時間がかかる従来のフォトリソグラフィおよびエッチングプロセスを使用して、堆積される。これらの方法を使用して再配線層を堆積およびパターニングすると、大量の余分な材料を浪費し、ビアのサイズと深さの制御が困難になる可能性がある。
[0005]したがって、当技術分野では、ウェハレベルパッケージングスキームにおいて再配線層を堆積させ再配線層内にビアを形成する改善された方法が必要とされている。
[0006]本開示は、一般に、高度なパッケージング用途のためにパネルに複数のビアを形成する方法に関する。再配線層が、基板層上に堆積される。再配線層は、スピンコーティングプロセス、スプレーコーティングプロセス、ドロップコーティングプロセス、または積層化を使用して堆積させることができる。次に、再配線層は、チャンバ内でスタンプを使用してマイクロインプリントされる。次に、再配線層とスタンプが、チャンバ内でベークされる。スタンプが再配線層から除去され、再配線層に複数のビアが形成される。再配線層に蓄積した余分な残留物は、デスカム処理プロセスを使用して除去することができる。複数のビアのそれぞれの底部と基板層の上部との間に配置された残留厚さ層は、約1μm未満の厚さを有し得る。
[0007]一実施形態では、パネルに複数のビアを形成する方法は、基板層上にポリイミド層を堆積することと、チャンバ内でポリイミド層をスタンプでマイクロインプリントすることと、チャンバ内でポリイミド層とスタンプをベークすることと、ポリイミド層とスタンプをUV光に曝露することと、ポリイミド層からスタンプを除去して、ポリイミド層に複数のビアを形成することと、ポリイミド層にオーブン硬化プロセスを実行することと、ポリイミド層をデスカム処理して、余分な残留物を除去することと、を含む。
[0008]別の実施形態では、パネルに複数のビアを形成する方法は、シリカ粒子充填剤を含む流動性エポキシ層を、チャンバ内でスタンプでマイクロインプリントすることと、チャンバ内で流動性エポキシ層とスタンプをベークすることと、流動性エポキシ層からスタンプを除去して、流動性エポキシ層に複数のビアを形成することと、を含む。
[0009]さらに別の実施形態では、パネルに複数のビアを形成する方法は、ドロップコートプロセスを使用して基板層上にポリイミド層を堆積することと、チャンバ内でポリイミド層をスタンプでマイクロインプリントすることと、チャンバ内でポリイミド層とスタンプをベークすることと、ポリイミド層とスタンプをUV光に曝露することと、ポリイミド層からスタンプを除去して、ポリイミド層に複数のビアを形成することと、ポリイミド層にオーブン硬化プロセスを実行することと、を含む。
[0010]本開示の上記の特徴が、詳細に理解されるように、上記で簡単に要約された本開示のより具体的な説明が、実施形態を参照することによって得られ、そのいくつかが、添付の図面に示されている。しかしながら、添付の図面は、例示的な実施形態のみを示し、したがって、その範囲を限定すると見なされるべきではなく、他の同等に有効な実施形態を認めることができることに留意されたい。
[0017]理解を容易にするために、可能な場合は、図に共通する同一の要素を示すために、同一の参照番号が使用されている。ある実施形態の要素および特徴は、さらに詳説することなく、他の実施形態に有益に組み込まれ得ることが企図されている。
[0018]一実施形態によれば、高度なパッケージング用途のためにパネルに複数のビアを形成するための方法および装置が開示される。再配線層が、基板層上に堆積される。再配線層は、スピンコーティングプロセス、スプレーコーティングプロセス、ドロップコーティングプロセス、または積層化を使用して堆積させることができる。次に、再配線層は、チャンバ内でスタンプを使用してマイクロインプリントされる。次に、再配線層とスタンプが、チャンバ内でベークされる。スタンプが再配線層から除去され、再配線層に複数のビアが形成される。再配線層に蓄積した余分な残留物は、デスカム処理プロセスを使用して除去することができる。複数のビアのそれぞれの底部と基板層の上部との間に配置された残留厚さ層は、約1μm未満の厚さを有し得る。
[0019]図1A~図1Iは、基板100上の再配線層104をマイクロインプリントして複数のビア118を形成する様々な段階を示している。図2は、一実施形態による、基板上の層をマイクロインプリントして複数のビアを形成する方法を示している。図1A~図1Iは、特定の順序で示されているが、図1A~図1Aに示されている方法200の様々な段階は任意の適切な順序で実行できることもまた企図されている。方法200のより明確な理解を容易にするために、図2の方法200は、図1A~図1Iの基板100の様々な図を使用して説明および実証される。方法200は、図1A~図1Iを使用して説明されているが、図1A~図1Iに示されていない他の工程が含まれてもよい。
[0020]図1Aは、図2の方法200の工程202で実行されるように、チャンバ106内の基板層102上に堆積された再配線層(RDL)104を有する基板100、またはパネルもしくはウェハの一部を示す。RDL104は、誘電体層であり得る。一実施形態では、RDL104は、摂氏約75~90度の間の温度で、30秒などの約30~45秒間、チャンバ106内でプリベークされる。RDL104は、約5μmから15μmの間の厚さ110を有するように堆積される。RDL104の厚さ110は、インプリント後の残留厚さ層(RTL)112(図1Bおよび図1Hに示される)を最小化するように選択される。RTL112は、RDL104の全厚110からインプリントの深さ124を引いたものである。言い換えれば、RTL112は、スタンプ108でマイクロインプリントされた後、基板層102の上部とインプリントされたビアの底部との間に残っているRDL104の材料の量である。一実施形態では、RDL104の厚さ110は、RTL112が約2μm未満、例えば1μm未満になるように選択される。
[0021]一実施形態では、RDL104は、ポリイミド層である。ポリイミドは、n型感光性ポリイミドであり得る。そのような実施形態では、ポリイミド層は、スピンコーティングプロセス、スプレーコーティングプロセス、またはドロップアレイパターンコーティングプロセスによって堆積させることができる。ポリイミド層が、スピンコーティングプロセスまたはスプレーコーティングプロセスを使用して堆積された場合、RDL104は、堆積後にプリベークされて溶媒の一部を蒸発させることができ、これにより、インプリント深さが最大になり、ポリイミド材料の硬化によりパターン歪みが最小になる。スプレーコーティングプロセスを利用することで、ポリイミド層の自己平坦化を可能にすることができる。ポリイミド層がプリベークされた場合、ポリイミド材料は、流動性とインプリント性を維持する。
[0022]ポリイミド層が、ドロップコーティングプロセスを使用して堆積された場合、RDL104は、堆積後にプリベークされなくてもよい。ドロップコーティングプロセスを利用する場合、ポリイミドは、制御された液滴サイズおよびピッチを有するハッチングアレイパターンで堆積させることができる。例えば、ポリイミド液滴は、約440~500μmの直径および約500~800μmのピッチを有するクロスハッチングパターンで堆積させることができる。一実施形態では、液滴は、約450μmの直径および約570μmのピッチを有した。ドロップコーティングプロセスを利用することで、ポリイミド層の自己平坦化を可能にすることができる。ドロップコーティングプロセスを使用してポリイミド層を堆積させると、材料の浪費を最小限にでき、または全くなくすことができる。
[0023]別の実施形態では、RDL104は、流動性エポキシ層である。流動性エポキシ層は、シリカ粒子充填剤を含む流動性エポキシ化合物であり得る。流動性エポキシ層は、摂氏約90~180度の温度範囲で流動性である1種以上の材料を含み、約180度以上の硬化温度を有し得る。そのような実施形態では、流動性エポキシ層は、摂氏約90~110度の温度で積層化プロセスによって堆積される。流動性エポキシが、RDL104として利用された場合、RDL104は、堆積後にプリベークされなくてもよい。一実施形態では、基板層102および流動性エポキシ層は、熱膨張係数(CTE)を使用して熱的に整合される。
[0024]図1Bは、方法200の工程204で実行されるように、チャンバ106内でスタンプ108および基板圧縮を使用してRDL104をマイクロインプリントすることを示す。スタンプ108は、約1バール以上の圧力でRDL104に当てられ、RDL104内にスタンプパターンの反転トーン像をもたらす(すなわち、スタンプ108のピラーが、RDL内にビアまたはホールを作製する)。圧力は、約1~2分間加えられる。一実施形態では、基板100のインプリントは、真空環境で行われる。基板100および/またはスタンプ108は、インプリント中に摂氏約50から100度に加熱され得る。RDL104は、RDL104がスタンプ108のパターンに追従するような流動性層である。スタンプ108は、UV透過材料を含み得る。一実施形態では、スタンプ108は、約350~390nmの範囲のUV波長がスタンプ108を通過することを可能にするUV透過材料から構成される。スタンプ108は、ポリジメチルシロキサン(PDMS)から構成され得る。PDMSを含むスタンプ108は、スティクションのないスタンプ取り外しを可能にし、溶媒の吸収を可能にする。
[0025]流動性エポキシ層をRDL104として利用する一実施形態では、エポキシ層が、スタンプ108に積層され、次いで、スタンプ108が、基板層102に取り付けられる。次に、スタンプ108およびRDL104は、エポキシ膜の流動温度範囲に持って来られる。エポキシ膜の流動温度範囲は、エポキシ膜の硬化温度の近く、例えば、摂氏約140~180度であり得る。
[0026]図1Cは、方法200の工程206で実行されるように、基板100を熱114に曝すことによって、スタンプ108でインプリントされたRDL104をチャンバ106内でベークすることを示す。ベークは、摂氏約80~200度の温度で行うことができる。例えば、ポリイミドがRDL104として利用される実施形態では、ベークは、摂氏約80~120度の温度で約30~60分間行うことができる。さらに、ポリイミドがRDL104として利用される場合、チャンバ内ベークの温度および時間は、RTL112を減少させ制御するために使用され得る。例えば、厚さ約6μmのポリイミド層を摂氏約100度の温度で約2分間ベークすると、RTL112を約2μmから約0.5μmに減少させることができる。流動性エポキシ材料がRDL104として使用される別の実施形態では、ベークは、摂氏約180~200度の温度で約1~5分間行うことができる。流動性エポキシ材料が使用されるそのような実施形態では、ベーク温度は、硬化温度であり得る。
[0027]図1Dは、方法200の工程208で実行されるように、基板100をUV光116に曝露することによって、RDL104およびスタンプ108を任意選択でUV硬化させることを示す。一実施形態では、UV光116は、摂氏約25~100度の温度で約2分間当てられる。UV硬化は、365nmなどの約360~370nmの波長を有するUV光116を当てることによって行うことができる。RDL104が流動性エポキシ材料から構成される一実施形態では、工程206で実行されるベークが予備硬化プロセスを構成し得るので、基板100は、工程208でUV硬化されなくてもよい。そのような実施形態では、方法200は、工程206から工程210に直接進む。
[0028]図1Eは、方法200の工程210で実行されるように、RDL104からスタンプ108を除去することを示している。スタンプ108は、RDL104から除去された後、真空中でベークされ、残留溶媒を除去することができる。流動性エポキシが利用される実施形態では、スタンプ108は、摂氏約90~180度の温度で取り外すことができる。次に、RDL104は、方法200の工程212で実行されるように、マイクロインプリントされたパターンから形成された複数のビア118を固定するためにオーブン硬化され得る。堆積時のRDL104の厚さ110およびインプリントに使用されたスタンプ108に応じて、各ビア118は、オーブン硬化後に、約2~12μmの深さ124および約0.5~50μmの直径130を有し得る。一実施形態では、各ビア118は、オーブン硬化後、約8μm未満の深さ124および約1μm未満のRTLを有する。
[0029]さらに、RDL104が、約10μmの厚さを有するように堆積されている場合、約5~50μmの直径および約10~12μmの高さを有するピラーからなるパターンを有するスタンプ108を使用することができる。同様に、RDL104が、約5μmの厚さを有するように堆積されている場合、約2~10μmの直径および約5~6μmの高さを有するピラーからなるパターンを有するスタンプ108を使用することができる。スタンプ108のピラーは、ピラーの高さがビア118の深さの高さと同じまたは最大20%高くなるように設計することができ、余分な残留物をほとんどまたは全く伴わずにビアを形成することができる。例えば、RDL104が約10μmの厚さである場合、約10~12μmのピラー高さを有するスタンプ108を使用することができる。流動性エポキシ層がRDL104として使用される実施形態では、スタンプ108のピラーは、RDL104の厚さと同じか、またはそれより高くすることができる。
[0030]図1F~図1Iは、図1Eのマイクロインプリントされたビア118の拡大図を示している。図1Fは、一実施形態による、余分な残留物120が蓄積されたビア118の側面図を示す。図1Gは、別の実施形態による、余分な残留物120を有するビア118の斜視上面図を示す。図1Hは、余分な残留物がほとんどまたは全くないビア118の側面図を示す。図1Iは、余分な残留物がほとんどまたは全くないビア118の斜視上面図を示す。余分な残留物(すなわち、蓄積された余分なRDL材料)は、RDL104を加熱したために、ビア118内およびその周囲に蓄積する可能性がある。RDL104用に選択した材料に応じて、余分な残留物が蓄積する場合と蓄積しない場合がある。例えば、一実施形態では、ビア118は、RDL104がポリイミドを含む場合にのみデスカム処理およびエッチングされ、RDL104が流動性エポキシを含む場合、ビア118はデスカム処理されない。ただし、流動性エポキシ層を加熱するときに余分な残留物が蓄積される場合には、デスカム処理プロセスが実行されることがある。余分な残留物が蓄積されない場合、ビア118は、デスカム処理される必要はなく、ビア118は、工程212のベーク後にほとんどまたは全く余分な残留物を有さず、方法200は、工程212で終了する。ビア118に余分な残留物が蓄積している場合、方法200の工程214で実行されるように、デスカム処理プロセスが実行されて、余分な残留物が除去される。
[0031]工程214において、マイクロインプリントされたビアは、任意選択で、余分な蓄積された残留物を除去するためにデスカム処理される。デスカム処理プロセスは、摂氏約0~20度の温度を維持しながら実行される。残留物を除去するために、基板100は、酸素(O2)とテトラフルオロメタン(CF4)の10:1混合物でエッチングされ、次いで、ヘリウム(He)または窒素(N2)を使用して冷却され得る。基板100は、1回以上、エッチングおよび冷却されてもよい。例えば、基板100は、1~3回、エッチング、次いで、冷却されてもよい。さらに、RTL112が約0.5μm以下の厚さである場合、O2/CF4エッチングおよび冷却プロセスは、全く実行されなくてもよい。基板100は、約500~800ワットのRF電力および約50~100ワットのバイアスで約10~40秒間、O2/CF4でエッチングされ得る。N2またはHeの冷却期間は、約30~60秒間生じ得る。1回以上のエッチングおよび冷却プロセスに続いて、アルゴン(Ar)と水素(H2)の4:2混合物を使用して、ビア118のリム122を洗浄し、平らにすることができる。基板100は、約800~1000ワットのRF電力および約100~200ワットのバイアスで約40~60秒間、Ar/H2混合物を使用して洗浄することができる。
[0032]工程214のデスカム処理プロセス後に、ビア118のリム122は、図1Hに示されているように、リム122の表面がビア118の側壁128からの第1の角度θ1およびRDL104の表面126からの第2の角度θ2によって規定されるように、テーパを付けられ滑らかになり得る。第1および第2の角度θ1、θ2の両方が、90度より大きくてもよい(すなわち、鈍角)。ビア118は、全体的に円形、円筒形、または円錐台の形状を有し得る。ビア118は、RTL112および基板層102に隣接して配置されたビア118の底部の直径よりも、RDL104の表面126においてより大きな直径を有し得る。言い換えれば、ビア118の側壁128は、ビア118が円錐台形状を有するように、角度を付けられ、またはテーパを付けられ得る。ビア118のRTL112は、0~2μmの厚さであり得る。
[0033]図3A~図3Bは、マイクロインプリントに使用されるスタンプレイアウト300、350の様々な実施形態を示している。図3Aは、マルチスタンプレイアウト300に配置された1つ以上のスタンプ306A~306Cを示し、図3Bは、フルフィールドスタンプレイアウト350に配置された複数のスタンプ356A~356Cを示している。スタンプ306A~306C、356A~356Cは、図1A~図1Iのスタンプ108であり得、RDL304は、図1A~図1IのRDL104であり得、基板層302は、図1A~図1Iの基板層102であり得る。
[0034]スタンプ306A~306C、356A~356Cは、軟質または硬質の材料から構成され得、約0.5~2mmの厚さを有し得る。スタンプ306A~306C、356A~356Cは、UV透過材料を含み得る。一実施形態では、スタンプ306A~306C、356A~356Cは、約350~390nmの範囲のUV波長がスタンプ306A~306C、356A~356Cを通過することを可能にするUV透過材料から構成される。一実施形態では、スタンプ306A~306C、356A~356Cは、PDMSから構成される。PDMSを含むスタンプ306A~306C、356A~356Cは、スティクションのないスタンプ取り外しを可能にし、溶媒の吸収を可能にする。一実施形態では、スタンプ306A~306C、356A~356Cは、約8~15μmの距離を隔てた約8~12μmの直径を有するピラーからなるパターンを有し得る。別の実施形態では、スタンプ306A~306C、356A~356Cは、約3~10μmの距離を隔てた約4~6μmの直径を有するピラーからなるパターンを有し得る。
[0035]図3Aのマルチスタンプレイアウト300では、1つ以上のスタンプ306A~306Cを使用して、基板層302上に配置されたRDL304をマイクロインプリントする。各スタンプ306A~306Cは、別々のバッキング308A~308Cに結合することができる。バッキング308A~308Cは、ガラスバッキングであってもよい。マルチスタンプレイアウト300を利用することにより、RDL304をインプリントするときに正確な位置合わせが可能になる。1つのスタンプ306Aを使用して、パネルまたは基板310の各部分を個別にインプリントすることができ、または複数のスタンプ306A~306Cを使用して、基板310を一度にインプリントすることができる。例えば、任意の数のスタンプ306A~306Cを使用して、または必要な数のスタンプを使用して、基板310全体を一度にインプリントすることができ、各スタンプ306A~306Cは、他のスタンプ306A~306Cおよび基板310と個別に位置合わせされている。スタンプ306A~306Bは、放射状に(すなわち、中心から端へ)、または一方の端から反対側の端へ(例えば、右から左または左から右へ)直線的に、徐々に基板310に適用されてもよい。
[0036]図3Bのフルフィールドスタンプレイアウト350では、複数のスタンプ356A~356Cが、単一のバッキング358に結合されている。バッキング358は、ガラスバッキングであってもよい。複数のスタンプ356A~356Cは、パネルまたは基板360をインプリントするときに正確な位置合わせを確実にするために、高精度でバッキング358に縫い付けられてもよい。そのような実施形態では、バッキング358は、各スタンプ356A~356Bが次に基板360と正確に位置合わせされるように、基板360と位置合わせされる。スタンプ356A~356Bは、放射状に(すなわち、中心から端へ)、または一方の端から反対側の端へ(例えば、右から左/上から下または左から右/下から上)直線的に、徐々に基板360に適用されてもよい。
[0037]図4A~図4Bは、一実施形態による、ポリイミド層430のRTL432を減少させ制御するチャンバ内ベークを示している。具体的には、図4Aは、図1Bに示され、上記の工程204で説明されているように、スタンプ408を使用してポリイミド層430をマイクロインプリントすることを示している。図4Bは、図1Cに示され、上記の工程206で説明されているように、基板400およびスタンプ408がチャンバ内でベークされた後の基板400を示している。基板400は、図1A~図1Iの基板100であり得、基板層402は、図1A~図1Iの基板層102であり得、ポリイミド層430は、図1A~図1IのRDL104であり得、スタンプ408は、図1A~図1Iのスタンプ108であり得る。さらに、マイクロインプリントプロセスは、図2の方法200を利用して達成することができる。
[0038]図4A~図4Bでは、ポリイミド層430は、基板層402上に堆積されている。ポリイミド層は、約6μmの厚さ440を有し得る。ポリイミド層430は、上記の図1A~図1Iに記載されたスピンコーティングプロセス、スプレーコーティングプロセス、またはドロップアレイパターンコーティングプロセスによって堆積され得る。
[0039]図4Aに示されるように、RTL432は、ポリイミド層430がスタンプ408によってインプリントされた直後に、約2μmの厚さ442を有する。図4Bでは、スタンプ408および基板400は、摂氏約100度の温度で約2分間、チャンバ内でベークされる。そのため、RTL432は減少し、厚さ444は約0.5μmになる。次に、基板400およびスタンプ408は、上記の図1Dのように、および上記の工程208で説明されているように、UV硬化され得る。
[0040]図5Aは、一実施形態による、スタンプ508によってマイクロインプリントされているRDLとして流動性エポキシ層550を利用する基板500を示している。図5Bは、流動性エポキシ層550をマイクロインプリントするための時間対温度のグラフを示している。基板500は、基板層502、流動性エポキシ層550、およびスタンプ508を含む。基板500は、図1A~図1Iの基板100であり得、基板層502は、図1A~図1Iの基板層102であり得、流動性エポキシ層550は、図1A~図1IのRDL104であり得、スタンプ508は、図1A~図1Iのスタンプ108であり得る。さらに、基板500は、図2の方法200を使用してマイクロインプリントされ得る。
[0041]流動性エポキシ層550は、シリカ充填エポキシ層であり得る。流動性エポキシ層550は、エポキシ膜の硬化温度に近い温度、例えば摂氏約140~180度で、スタンプ508でマイクロインプリントすることができる。スタンプ508が流動性エポキシ層550内にインプリントされると、基板500およびスタンプ508は、摂氏約180~200度の温度で約1~5分間、チャンバ内でベークされる(例えば、予備硬化される)ことができる。流動性エポキシ層550の厚さ552は、スタンプ508のピラーの高さ554よりも薄い。したがって、スタンプ508は、基板層502と接触しており、RTL556は残っていない。
[0042]図5Bは、流動性エポキシ層550をマイクロインプリントするための時間対温度のグラフを示している。図5Bに示されるように、スタンプ508は、エポキシ膜550の流動温度より高い温度で、かつ硬化温度の近くで、取り付けられる。次に、基板500は、硬化温度に近い温度で予備硬化される。スタンプ508は、温度が硬化温度よりも低い冷却期間中に、基板500から除去される。
[0043]上記のマイクロインプリントおよびビア形成方法を利用することにより、最大のインプリント深さおよび最小のパターン歪みを有する複数のビアが形成されるように再配線層をインプリントすることが可能になる。例えば、この方法は、8μm未満の十分に制御されたビア深さおよび1μm未満の残留厚さ層を達成することを可能にする。さらに、マイクロインプリント法は、リソグラフィプロセスを利用しないので、費用が節約され、浪費される材料を少なくすることができる。さらに、この方法は光学的解像度特性を必要としないので、より高い解像度のパターニングを達成することができる。
[0044]一実施形態では、パネルに複数のビアを形成する方法は、基板層上にポリイミド層を堆積することと、チャンバ内でポリイミド層をスタンプでマイクロインプリントすることと、チャンバ内でポリイミド層とスタンプをベークすることと、ポリイミド層とスタンプをUV光に曝露することと、ポリイミド層からスタンプを除去して、ポリイミド層に複数のビアを形成することと、ポリイミド層にオーブン硬化プロセスを実行することと、ポリイミド層をデスカム処理して、余分な残留物を除去することと、を含む。
[0045]ポリイミド層は、スピンコーティングプロセスを使用して堆積させることができる。ポリイミド層は、スプレーコーティングプロセスを使用して堆積させることができる。ポリイミド層は、マイクロインプリントの前にプリベークすることができる。チャンバ内でポリイミド層とスタンプをベークすることにより、スタンプと基板層との間に配置された残留厚さ層を減少させることができる。ポリイミド層のデスカム処理は、摂氏約0度から20度の間の温度で実行することができる。ポリイミド層のデスカム処理は、余分な残留物を1回以上エッチングすること、余分な残留物の各エッチング後に冷却プロセスを実行すること、および洗浄プロセスを実行することを含み得る。酸素およびテトラフルオロメタンを使用して、余分な残留物をエッチングすることができる。冷却プロセスでは、ヘリウムまたは窒素を使用できる。洗浄プロセスでは、アルゴンと水素を使用できる。複数のビアのそれぞれのリムは、洗浄プロセス後にテーパ形状になり得る。
[0046]別の実施形態では、パネルに複数のビアを形成する方法は、シリカ粒子充填剤を含む流動性エポキシ層を、チャンバ内でスタンプでマイクロインプリントすることと、チャンバ内で流動性エポキシ層とスタンプをベークすることと、流動性エポキシ層からスタンプを除去して、流動性エポキシ層に複数のビアを形成することと、を含む。
[0047]スタンプは、マルチスタンプレイアウトにすることができる。スタンプは、フルフィールドレイアウトにすることができる。この方法は、流動性エポキシ層からスタンプを除去する前に流動性エポキシ層およびスタンプをUV光に曝露することと、流動性エポキシ層からスタンプを除去した後に流動性エポキシ層にオーブン硬化プロセスを実行することとを、さらに含み得る。流動性エポキシ層は、摂氏約90~180度の温度で流動性である1種以上の材料を含み得る。流動性エポキシ層は、摂氏約180度以上の温度で硬化可能であり得る。流動性エポキシ層およびスタンプは、摂氏約180~200度の温度で約1~5分間、チャンバ内でベークすることができる。
[0048]この方法は、流動性エポキシ層をマイクロインプリントする前に、流動性エポキシ層を基板層上に堆積させることを、さらに含み得る。流動性エポキシ層は、積層化によって堆積させることができる。流動性エポキシ層をマイクロインプリントすることは、流動性エポキシ層をスタンプ上に積層することと、スタンプを基板層に取り付けることと、流動性エポキシ層およびスタンプを摂氏約140~180度の温度でチャンバ内でベークすることとを含み得る。スタンプは、摂氏約140~180度の温度で流動性エポキシ層から除去することができる。スタンプは、流動性エポキシ層の厚さ以上の高さを有する複数のピラーを含み得る。
[0049]さらに別の実施形態では、パネルに複数のビアを形成する方法は、ドロップコートプロセスを使用して基板層上にポリイミド層を堆積することと、チャンバ内でポリイミド層をスタンプでマイクロインプリントすることと、チャンバ内でポリイミド層とスタンプをベークすることと、ポリイミド層とスタンプをUV光に曝露することと、ポリイミド層からスタンプを除去して、ポリイミド層に複数のビアを形成することと、ポリイミド層にオーブン硬化プロセスを実行することと、を含む。
[0050]ドロップコートプロセスを使用して基板層上にポリイミド層を堆積することは、制御された液滴サイズおよびピッチを有するクロスハッチングパターンで基板層上にポリイミドの液滴を堆積することを含み得る。残留厚さ層が、複数のビアのそれぞれの底部と基板層の上部との間に配置され得る。残留厚さ層は、約1μm未満の厚さを有し得る。
[0051]上記は本開示の実施形態に向けられているが、本開示の他のおよびさらなる実施形態を、その基本的な範囲から逸脱することなく考案することができ、その範囲は、以下の特許請求の範囲によって決定される。
Claims (16)
- パネルに複数のビアを形成する方法であって、
基板層上にポリイミド層を堆積させることと、
チャンバ内で前記ポリイミド層をスタンプでマイクロインプリントすることであって、前記ポリイミド層と前記スタンプは、前記マイクロインプリント中に50℃から100℃の温度に加熱される、チャンバ内で前記ポリイミド層をスタンプでマイクロインプリントすることと、
前記チャンバ内で、80℃から120℃の温度で前記ポリイミド層および前記スタンプをベークすることと、
前記ポリイミド層および前記スタンプをUV光に曝露することと、
前記ポリイミド層から前記スタンプを除去して、前記ポリイミド層に前記複数のビアを形成することと、
前記ポリイミド層にオーブン硬化プロセスを実行することと、
前記ポリイミド層をデスカム処理して、余分な残留物を除去することと、
を含み、
前記ポリイミド層をデスカム処理することが、
前記余分な残留物を1回以上エッチングすることと、
前記余分な残留物の各エッチングの後に冷却プロセスを実行することと、
洗浄プロセスであって、前記洗浄プロセス後に前記複数のビアの各ビアのリムがテーパ形状になる、洗浄プロセスを実行することと、を含む、
方法。 - 前記ポリイミド層が、マイクロインプリントの前にプリベークされる、請求項1に記載の方法。
- 前記ポリイミド層が、ドロップコートプロセス、スピンコーティングプロセスまたはスプレーコーティングプロセスを使用して堆積される、請求項1に記載の方法。
- 前記チャンバ内で前記ポリイミド層および前記スタンプをベークすることが、前記スタンプと前記基板層との間に配置された残留厚さ層を減少させる、請求項1に記載の方法。
- 前記ポリイミド層をデスカム処理することが、0℃から20℃の温度で実行される、請求項1に記載の方法。
- 酸素およびテトラフルオロメタンが、前記余分な残留物をエッチングするために使用され、ヘリウムまたは窒素が、前記冷却プロセスで使用され、アルゴンおよび水素が、前記洗浄プロセスで使用される、請求項1に記載の方法。
- パネルに複数のビアを形成する方法であって、
基板層上にポリイミド層を堆積させることと、
前記ポリイミド層を、チャンバ内でスタンプでマイクロインプリントすることであって、前記ポリイミド層と前記スタンプは、前記マイクロインプリント中に50℃から100℃の温度に加熱される、ポリイミド層を、チャンバ内でスタンプでマイクロインプリントすることと、
前記チャンバ内で、80℃から120℃の温度で前記ポリイミド層および前記スタンプをベークすることと、
前記ポリイミド層および前記スタンプをUV光に曝露することと、
前記ポリイミド層から前記スタンプを除去して、前記ポリイミド層に前記複数のビアを形成することと、
前記ポリイミド層にオーブン硬化プロセスを実行することと、
前記ポリイミド層をデスカム処理して、余分な残留物を除去することと、
を含み、
前記ポリイミド層をデスカム処理することが、
前記余分な残留物を1回以上エッチングすることと、
前記余分な残留物の各エッチングの後に冷却プロセスを実行することと、
洗浄プロセスを実行することと、を含む、
方法。 - 制御された液滴サイズおよびピッチを有するクロスハッチングパターンで前記基板層上にポリイミドの液滴を堆積させることを含むドロップコートプロセスを用いて前記基板層上に前記ポリイミド層を堆積させ、前記ポリイミドの液滴は、440μmと500μmの間で制御された液滴の直径と、500μmと800μmの間の制御されたピッチで前記基板層上に堆積される、請求項7に記載の方法。
- 残留厚さ層が、前記複数のビアのそれぞれの底部と前記基板層の上部との間に配置され、前記残留厚さ層は、1μm未満の厚さを有する、請求項7に記載の方法。
- 前記ポリイミド層をデスカム処理することが、0℃から20℃の温度で実行される、請求項7に記載の方法。
- 酸素およびテトラフルオロメタンが、前記余分な残留物をエッチングするために使用され、ヘリウムまたは窒素が、前記冷却プロセスで使用され、アルゴンおよび水素が、前記洗浄プロセスで使用される、請求項7に記載の方法。
- 前記複数のビアのそれぞれのリムは、前記洗浄プロセスの後にテーパ形状になる、請求項7に記載の方法。
- 前記チャンバ内で前記ポリイミド層および前記スタンプをベークすることが、前記スタンプと前記基板層との間に配置された残留厚さ層を減少させる、請求項7に記載の方法。
- パネルに複数のビアを形成する方法であって、
基板層上にポリイミド層を堆積させることであって、前記ポリイミド層はn型感光性ポリイミド材料を含む、基板層上にポリイミド層を堆積させることと、
チャンバ内で前記ポリイミド層をスタンプでマイクロインプリントすることであって、前記ポリイミド層と前記スタンプは、前記マイクロインプリント中に50℃から100℃の温度に加熱される、チャンバ内で前記ポリイミド層をスタンプでマイクロインプリントすることと、
前記チャンバ内で、80℃から120℃の温度で前記ポリイミド層および前記スタンプをベークすることと、
前記ポリイミド層および前記スタンプをUV光に曝露することと、
前記ポリイミド層から前記スタンプを除去して、前記ポリイミド層に複数のビアを形成することと、
前記ポリイミド層にオーブン硬化プロセスを実行することと、
前記ポリイミド層をデスカム処理して、余分な残留物を除去することと、
を含み、
前記ポリイミド層をデスカム処理することが、
前記余分な残留物を1回以上エッチングすることと、
前記余分な残留物の各エッチングの後に冷却プロセスを実行することと、
洗浄プロセスを実行することと、を含む、
方法。 - 残留厚さ層が、前記複数のビアの各ビアの底部と前記基板層の上部との間に配置され、前記残留厚さ層が、1μm未満の厚さを有する、請求項14に記載の方法。
- 前記ポリイミド層が、ドロップコートプロセス、スピンコーティングプロセスまたはスプレーコーティングプロセスを使用して堆積される、請求項7または14に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/192,546 | 2018-11-15 | ||
US16/192,546 US11281094B2 (en) | 2018-11-15 | 2018-11-15 | Method for via formation by micro-imprinting |
PCT/US2019/058455 WO2020101879A1 (en) | 2018-11-15 | 2019-10-29 | Method for via formation by micro-imprinting |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022508102A JP2022508102A (ja) | 2022-01-19 |
JP7515474B2 true JP7515474B2 (ja) | 2024-07-12 |
Family
ID=
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006339365A (ja) | 2005-06-01 | 2006-12-14 | Mitsui Mining & Smelting Co Ltd | 配線基板およびその製造方法、多層積層配線基板の製造方法並びにビアホールの形成方法 |
JP2007323059A (ja) | 2006-04-25 | 2007-12-13 | Lg Philips Lcd Co Ltd | レジスト組成物、これを利用したレジストパターン形成方法、これを利用したアレイ基板の製造方法、及び、これを利用して製造されたアレイ基板 |
JP2011009641A (ja) | 2009-06-29 | 2011-01-13 | Toshiba Corp | 半導体装置の製造方法及びインプリント用テンプレート |
JP2012232456A (ja) | 2011-04-28 | 2012-11-29 | Fujikura Ltd | インプリントモールド |
JP2012253303A (ja) | 2011-06-07 | 2012-12-20 | Hitachi High-Technologies Corp | 微細構造転写用スタンパ及びこれを搭載した微細構造転写装置 |
JP2014183129A (ja) | 2013-03-18 | 2014-09-29 | Fujitsu Ltd | コアレス配線基板の製造方法、配線基板製造用キャリア部材及びその製造方法 |
WO2015056487A1 (ja) | 2013-10-18 | 2015-04-23 | 独立行政法人産業技術総合研究所 | インプリント法によるポリイミドの微細パターン形成方法 |
JP2016164977A (ja) | 2015-02-27 | 2016-09-08 | キヤノン株式会社 | ナノインプリント用液体材料、ナノインプリント用液体材料の製造方法、硬化物パターンの製造方法、光学部品の製造方法、回路基板の製造方法、および電子部品の製造方法 |
WO2017057263A1 (ja) | 2015-09-29 | 2017-04-06 | 大日本印刷株式会社 | 配線構造体およびその製造方法、半導体装置、多層配線構造体およびその製造方法、半導体素子搭載用基板、パターン構造体の形成方法、インプリント用のモールドおよびその製造方法、インプリントモールドセット、ならびに多層配線基板の製造方法 |
US20170282440A1 (en) | 2016-03-31 | 2017-10-05 | Canon Kabushiki Kaisha | Removing substrate pretreatment compositions in nanoimprint lithography |
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006339365A (ja) | 2005-06-01 | 2006-12-14 | Mitsui Mining & Smelting Co Ltd | 配線基板およびその製造方法、多層積層配線基板の製造方法並びにビアホールの形成方法 |
JP2007323059A (ja) | 2006-04-25 | 2007-12-13 | Lg Philips Lcd Co Ltd | レジスト組成物、これを利用したレジストパターン形成方法、これを利用したアレイ基板の製造方法、及び、これを利用して製造されたアレイ基板 |
JP2011009641A (ja) | 2009-06-29 | 2011-01-13 | Toshiba Corp | 半導体装置の製造方法及びインプリント用テンプレート |
JP2012232456A (ja) | 2011-04-28 | 2012-11-29 | Fujikura Ltd | インプリントモールド |
JP2012253303A (ja) | 2011-06-07 | 2012-12-20 | Hitachi High-Technologies Corp | 微細構造転写用スタンパ及びこれを搭載した微細構造転写装置 |
JP2014183129A (ja) | 2013-03-18 | 2014-09-29 | Fujitsu Ltd | コアレス配線基板の製造方法、配線基板製造用キャリア部材及びその製造方法 |
WO2015056487A1 (ja) | 2013-10-18 | 2015-04-23 | 独立行政法人産業技術総合研究所 | インプリント法によるポリイミドの微細パターン形成方法 |
JP2016164977A (ja) | 2015-02-27 | 2016-09-08 | キヤノン株式会社 | ナノインプリント用液体材料、ナノインプリント用液体材料の製造方法、硬化物パターンの製造方法、光学部品の製造方法、回路基板の製造方法、および電子部品の製造方法 |
WO2017057263A1 (ja) | 2015-09-29 | 2017-04-06 | 大日本印刷株式会社 | 配線構造体およびその製造方法、半導体装置、多層配線構造体およびその製造方法、半導体素子搭載用基板、パターン構造体の形成方法、インプリント用のモールドおよびその製造方法、インプリントモールドセット、ならびに多層配線基板の製造方法 |
US20170282440A1 (en) | 2016-03-31 | 2017-10-05 | Canon Kabushiki Kaisha | Removing substrate pretreatment compositions in nanoimprint lithography |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7201851B2 (ja) | 先進的なパッケージアプリケーションのための再配線層形成の方法 | |
US20220171281A1 (en) | Method for via formation by micro-imprinting | |
US7455955B2 (en) | Planarization method for multi-layer lithography processing | |
CN1802265B (zh) | 正性双层压印光刻法及其所用组合物 | |
KR20200120766A (ko) | 반도체 디바이스 패키지 제작 프로세스들을 위한 평탄화 | |
US20110159209A1 (en) | Pattern forming method | |
US10727083B1 (en) | Method for via formation in flowable epoxy materials by micro-imprint | |
US20180063963A1 (en) | Polymer film stencil process for fan-out wafer-level packaging of semiconductor devices | |
JP7515474B2 (ja) | マイクロインプリントによるビア形成の方法 | |
KR20060017575A (ko) | 반도체장치의 제조방법 | |
US20150162479A1 (en) | Method of forming deposited patterns on a surface | |
KR101527984B1 (ko) | 서포트 플레이트, 그 제조 방법 및 기판 처리 방법 | |
JP6507061B2 (ja) | 基板処理方法 | |
KR102357572B1 (ko) | 평탄화 방법, 평탄화 시스템 및 물품 제조 방법 | |
US10916428B2 (en) | Method to transfer patterns to a layer | |
JP2005216961A (ja) | 半導体表面の平坦化方法及び半導体ウェハの製造方法 | |
JPH0582510A (ja) | 半導体装置の保護膜の製造方法 | |
JP2015106673A (ja) | 実装モジュールの製造方法 | |
JPH07254595A (ja) | 半導体装置とその製造方法 |