JP2015106673A - 実装モジュールの製造方法 - Google Patents

Abstract

【課題】シリコーン層を所定の形状に形成することができる実装モジュールの製造方法を提供する。【解決手段】本発明に実装モジュール１００の製造方法では、基板１０上にシリコーン層を成膜する工程と、シリコーン層上にレジスト層５０を形成する工程と、シリコーン層を冷却によって硬くした状態で、レジスト層５０をマスクとしてシリコーン層をエッチングする工程と、エッチングされたシリコーン層２０上に素子４０を載置する工程と、を含む。【選択図】図８

Description

本発明は、実装モジュールの製造方法に関する。

光学素子やセンサーなどの素子を基板に実装して、実装モジュールを形成する技術が知られている。シリコーン層を接着剤として用いた実装技術は、高価な装置や材料を使用する必要がなく、低コスト化を図ることができる。例えば特許文献１には、マスターパターンを用いてシリコーン層をパターニングし、パターニングされたシリコーン層を基板に貼り付ける技術が記載されている。

特表２００８−５４５２５２号公報

しかしながら、特許文献１の技術では、パターニングされたシリコーン層を基板に転写しており、パターニングされたシリコーン層と基板との合わせ精度が問題となることがあった。

そこで、基板上に直接シリコーン層を成膜し、成膜されたシリコーン層をパターニングする技術が考えられる。しかしながら、シリコーン層は軟らかいために、シリコーン層をパターニングして所定の形状に形成することが困難であった。所定の形状から変形したシリコーン層を接着剤として用いると、実装する素子の位置精度が低くなることがある。特に、半導体発光素子を実装する場合は、光を所定の方向に射出させるために、高い位置精度で実装する必要がある。

本発明のいくつかの態様に係る目的の１つは、シリコーン層を所定の形状に形成することができる実装モジュールの製造方法を提供することにある。

本発明に係る実装モジュールの製造方法は、
基板上にシリコーン層を成膜する工程と、
前記シリコーン層上にレジスト層を形成する工程と、
前記シリコーン層を冷却によって硬くした状態で、前記レジスト層をマスクとして前記シリコーン層をエッチングする工程と、
エッチングされた前記シリコーン層上に素子を載置する工程と、
を含む。

このような実装モジュールの製造方法では、シリコーン層を所定の形状に形成することができる。

本発明に係る実装モジュールの製造方法において、
前記シリコーン層をエッチングする工程では、
前記シリコーン層を−５０℃以下に冷却してエッチングしてもよい。

このような実装モジュールの製造方法では、より確実に、シリコーン層を硬くすること
ができる。

本発明に係る実装モジュールの製造方法において、
前記シリコーン層をエッチングする工程では、
前記シリコーン層をクライオジェニックに冷却してエッチングしてもよい。

このような実装モジュールの製造方法では、さらにより確実に、シリコーン層を硬くすることができる。

本発明に係る実装モジュールの製造方法において、
前記シリコーン層をエッチングする工程と、前記素子を載置する工程と、の間に、
前記シリコーン層を水に浸して温める工程を含んでもよい。

このような実装モジュールの製造方法では、シリコーン層が結露してシリコーン層に結露の跡（ウォーターマーク）が形成されることを防ぐことができる。

本発明に係る実装モジュールの製造方法において、
前記素子は、半導体発光素子であってもよい。

このような実装モジュールの製造方法では、高い位置精度が求められる半導体発光素子においても、問題なく実装することができる。

本実施形態に係る実装モジュールを模式的に示す断面図。 本実施形態に係る実装モジュールの製造方法を説明するためのフローチャート。 本実施形態に係る実装モジュールの製造工程を模式的に示す断面図。 本実施形態に係る実装モジュールの製造工程を模式的に示す断面図。 本実施形態に係る実装モジュールの製造工程を模式的に示す断面図。 本実施形態に係る実装モジュールの製造工程を模式的に示す断面図。 本実施形態に係る実装モジュールの製造工程を模式的に示す断面図。 本実施形態に係る実装モジュールの製造工程を模式的に示す断面図。 本実施形態に係る実装モジュールの製造工程を模式的に示す断面図。 シリコーン層を冷却せずにドライエッチングした状態を示すＳＥＭ写真。 シリコーン層を冷却せずにドライエッチングした状態を示すＳＥＭ写真。

以下、本発明の好適な実施形態について、図面を用いて詳細に説明する。なお、以下に説明する実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また、以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。

１． 実装モジュール
まず、本実施形態に係る実装モジュールについて、図面を参照しながら説明する。図１は、本実施形態に係る実装モジュール１００を模式的に示す断面図である。

実装モジュール１００は、図１に示すように、基板１０と、シリコーン層２０と、配線層３０と、導電ペースト３２と、素子４０と、を含む。

基板１０には、シリコーン層２０、配線層３０、および導電ペースト３２を介して、素
子４０が実装されている。基板１０は、例えば、板状の部材である。基板１０は、支持基板１２と、絶縁層１４と、を有している。

支持基板１２の材質は、例えば、Ｃｕ、Ａｌ、Ｍｏ、Ｗ、Ｓｉ、Ｃ、Ｂｅ、Ａｕや、これらの化合物、またはこれらの合金である。支持基板１２は、素子４０で熱が発生した場合に、該熱を放射させることができる。

絶縁層１４は、支持基板１２上に設けられている。絶縁層１４の材質は、例えば、酸化シリコン、窒化シリコン、酸化アルミニウムなどである。絶縁層１４は、絶縁層１４上に設けられている複数の配線層３０間を電気的に分離することができる。さらに、絶縁層１４は、シリコーン層２０ａをエッチングする際に、エッチングストッパー層として機能することができる（後述する図８参照）。

シリコーン層２０は、基板１０上に（具体的には絶縁層１４上に）設けられている。シリコーン層２０の厚さは、例えば、１μｍ以上１０μｍ以下である。シリコーン層２０の材質は、シロキサン結合による主骨格を持つ高分子化合物であり、具体的には、ポリジメチルシロキサン、ポリシルセスキオキサンなどである。シリコーン層２０は、接着剤として機能することができ、基板１０と素子４０とを接着させることができる。

配線層３０は、基板１０上に（具体的には絶縁層１４上に）設けられている。配線層３０は、例えば、素子４０の電極の数に対応して複数設けられている。複数の配線層３０は、互いに離間して（島状に）設けられ、隣り合う配線層３０の間には、シリコーン層２０が設けられている。配線層３０の材質は、例えば、Ｃｕ、Ａｌ、Ａｕや、これらの合金である。配線層３０は、素子４０の電極と導電ペースト３２を介して接合されている。配線層３０は、素子４０の電極に電流を注入するための配線である。

導電ペースト３２は、配線層３０上に設けられている。導電ペースト３２としては、例えば、銀ペーストを用いる。配線層３０と導電ペースト３２との厚さの合計は、シリコーン層２０の厚さと同じであることが好ましい。これにより、素子４０を基板１０に対して傾くことなく（具体的には基板１０の上面と素子４０の下面とが平行な状態で）、素子４０を実装することができる。

素子４０は、シリコーン層２０上および導電ペースト３２上に設けられている。素子４０は、シリコーン層２０、配線層３０、および導電ペースト３２を介して、基板１０に実装されている。素子４０は、例えば、側面から光を射出する端面発光型の半導体発光素子である。より具体的には、素子４０は、スーパールミネッセントダイオード（Ｓｕｐｅｒ
Ｌｕｍｉｎｅｓｃｅｎｔ Ｄｉｏｄｅ：ＳＬＤ）、半導体レーザーなどである。

２． 実装モジュールの製造方法
次に、本実施形態に係る実装モジュール１００の製造方法について、図面を参照しながら説明する。図２は、本実施形態に係る実装モジュール１００の製造方法を説明するためのフローチャートである。図３〜図９は、本実施形態に係る実装モジュール１００の製造工程を模式的に示す断面図である。

実装モジュール１００の製造方法は、図２に示すように、絶縁層１４を成膜する工程（Ｓ１）と、配線層３０を形成する工程（Ｓ２）と、シリコーン層２０ａを成膜する工程（Ｓ３）と、レジスト層５０ａを成膜する工程（Ｓ４）と、所定形状のレジスト層５０を形成する工程（Ｓ５）と、シリコーン層２０ａをエッチングする工程（Ｓ６）と、シリコーン層２０を水に浸す工程（Ｓ７）と、レジスト層５０を除去する工程（Ｓ８）と、導電ペースト３２を形成する工程（Ｓ９）と、素子４０を載置する工程（Ｓ１０）と、を含む。
以下、具体的に説明する。

図３に示すように、支持基板１２上に絶縁層１４を成膜する（Ｓ１）。絶縁層１４は、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、スパッタ法などにより成膜される。本工程により、基板１０を得ることができる。

図４に示すように、基板１０上に配線層３０を形成する（Ｓ２）。配線層３０は、例えば、スパッタ法や真空蒸着法などによって導電層（図示せず）を形成し、該導電層をパターニングすることにより形成される。パターニングは、例えば、フォトリソグラフィーおよびエッチングによって行われる。

図５に示すように、基板１０上および配線層３０上にシリコーン層２０ａを成膜する（Ｓ３）。具体的には、まず、シリコーン材を、ベンゼンなどの希釈剤を使用して希釈する。次に、希釈されたシリコーン材を、スピンコート法により基板１０上および配線層３０上に塗布する。以上により、シリコーン層２０ａを成膜することができる。スピンコート法を用いることにより、基板１０上に厚さの均一性が高いシリコーン層２０ａを成膜することができる。さらに、スピンコート法を用いることにより、表面積の大きな基板１０に対しても、シリコーン層２０ａの成膜が可能となる。

図６に示すように、シリコーン層２０ａ上にレジスト層５０ａを成膜する（Ｓ４）。レジスト層５０ａは、例えば、ローラーにより成膜される。レジスト層５０ａは、例えば、アクリルモノマー系を使用した感光性樹脂層であり、より具体的には、ドライフィルムレンジスト層である。ドライフィルムレジスト層であるレジスト層５０ａは、ポリエチレン製のカバーフィルムと、ポリエステル製のベースフィルムと、カバーフィルムとベースフィルムとに挟まれた感光層と、を有している。レジスト層５０ａとして、ドライフィルムレンジスト層を用いることにより、ベークの温度変化にともなうシリコーン層２０ａの伸縮を抑える（小さくする）ことができる。

なお、レジスト層５０ａを成膜する前に、シリコーン層２０ａの表面（上面）を、シランカップリング剤で処理してもよいし、水酸基と反応する状態になるように処理してもよい。これにより、シリコーン層２０ａとレジスト層５０ａとの密着性を高くすることができる。

図７に示すように、レジスト層５０ａに対して、露光、現像、ベークを行い、シリコーン層２０ａ上に所定形状のレジスト層５０を形成する（Ｓ５）。

図８に示すように、シリコーン層２０ａを冷却によって硬くした状態で、レジスト層５０をマスクとしてシリコーン層２０ａをエッチングし、シリコーン層２０を形成する（Ｓ６）。シリコーン層２０ａのエッチングは、シリコーン層２０ａを構成しているＳｉと反応する反応性ガスを用いたドライエッチングである。反応性ガスとしては、例えば、ＣＦ系ガスやＳＦ_６系ガスを用いる。

シリコーン層２０ａのドライエッチングは、例えば、プラズマエッチング装置を用いて行われる。プラズマエッチング装置では、プラズマ中のイオン種やラジカル種と、上記反応性ガスと、によって微細加工が可能となる。具体的には、シリコーン層２０の幅を１０μｍ以下にすることができる。

シリコーン層２０ａのドライエッチングは、シリコーン層２０ａを冷却しながら行われる。具体的には、本エッチング工程では、シリコーン層２０ａを−５０℃以下に冷却してエッチングする。好ましくは、シリコーン層２０ａをクライオジェニックに冷却してエッ
チングする。より好ましくは、シリコーン層２０ａを極低温に冷却してエッチングする。ここで、クライオジェニックとは、液化天然ガスの温度（−１６２℃）から液体ヘリウムの温度（−２６９℃）にわたる温度域のことをいう。極低温とは、液体ヘリウムの温度（−２６９℃）以下の温度域のことをいう。すなわち、本エッチング工程では、好ましくは、シリコーン層２０ａを−２６９℃以上−１６２℃以下に冷却してエッチングする。より好ましくは、シリコーン層２０ａを−２６９℃以下に冷却してエッチングする。

シリコーン層２０ａの冷却は、例えば、ドライエッチング装置のステージ（基板１０を支持するステージ）６０内に管６２を設置し、管６２内に冷却剤２を循環させることによって行われる。冷却剤２としては、例えば、液体ヘリウムや液化天然ガスを用いる。ステージ６０および管６２は、熱伝導率のよい金属などで構成されている。

シリコーン層２０ａを冷却することにより、シリコーン層２０ａを硬くすることができることができる。言い換えると、例えば、靱性材料であるシリコーン層２０ａを、脆性材料にすることができる。シリコーン層２０ａを冷却して硬くすることにより、シリコーン層２０ａの分子の変動を抑制することができる。本工程では、このようにシリコーン層２０ａを冷却によって硬くした状態で、シリコーン層２０ａをドライエッチングする。

次に、シリコーン層２０を水に浸して温める（Ｓ７）。具体的には、シリコーン層２０、配線層３０、およびレジスト層５０が形成された基板１０（以下、「基板１０等」ともいう）を水に浸し、−５０℃以下に冷却された基板１０等を温める（解凍する）。本工程により、基板１０等の温度を、例えば常温にすることができ、シリコーン層２０を軟らかくすることができる。これにより、素子４０が載置された場合に、シリコーン層２０を接着剤として機能させることができる。その後、基板１０等を、水から取り出し、乾燥させる。

次に、レジスト層５０を除去する（Ｓ８）。具体的には、ウェット剥離によって、レジスト層５０を除去する。

図９に示すように、配線層３０上に導電ペースト３２を形成する（Ｓ９）。導電ペースト３２は、例えば、所定形状の基板に導電ペーストを塗布し、導電ペーストが塗布された基板を配線層３０に押し当てることによって形成される。

図１に示すように、エッチングされたシリコーン層２０上に素子４０を載置する（Ｓ１０）。具体的には、シリコーン層２０上および導電ペースト３２上に素子４０を載置する。シリコーン層２０は、素子４０の実装面（シリコーン層２０と接触する面）の水酸基と反応して硬化し、接着剤として機能する。本工程により、シリコーン層２０、配線層３０、および導電ペースト３２を介して、基板１０に素子４０を実装することができる。

なお、素子４０を載置する前に、素子４０の実装面をＵＶ（Ｕｌｔｒａｖｉｏｌｅｔ）照射またはプラズマ照射を行い、その後、加熱処理することが好ましい。これにより、シリコーン層２０を、より確実に素子４０の実装面の水酸基と反応させ、より強固に素子４０を基板１０に接着させることができる。実装モジュール１００の製造方法では、ＵＶ照射またはプラズマ照射、および加熱処理を行うことにより、任意のタイミングで、素子４０の接着強度を高くすることができる。これにより、実装モジュール１００の設計範囲を広げ、さらに低コスト化を図ることができる。

以上の工程により、実装モジュール１００を製造することができる。

実装モジュール１００の製造方法は、例えば、以下の特徴を有する。

実装モジュール１００の製造方法では、シリコーン層２０ａを冷却によって硬くした状態で、レジスト層５０をマスクとしてシリコーン層２０ａをエッチングする工程を含む。そのため、実装モジュール１００の製造方法では、シリコーン層２０を所定の（所望の）形状に形成することができる。

例えばシリコーン層を冷却せずにエッチングした場合は、シリコーン層は軟らかいので、レジスト層によるシリコーン層への応力によって、図１０および図１１に示すように、シリコーン層の端部の形状が変形する（図中に示す破線の円を参照）。これにより、シリコーン層の上面の平坦性が低くなり、シリコーン層と素子との接触面積が小さくなる。その結果、素子の実装強度が低下する場合がある。実装モジュール１００の製造方法は、シリコーン層２０ａを冷却によって硬くした状態でエッチングすることにより、上記のような問題を回避することができ、素子４０の実装強度を高くすることができる。

なお、図１０および図１１は、シリコーン層を冷却せずにドライエッチングした状態を示すＳＥＭ写真である。図１０は、パターン開口（隣り合うシリコーン層の距離）が大きいところのＳＥＭ写真であり、図１１は、パターン開口が小さいところのＳＥＭ写真である。パターン開口の大きさによってシリコーン層の端部の形状が異なるのは、パターン開口によって、レジスト層によるシリコーン層への応力やエッチング状況が変わるためであると推定される。

実装モジュール１００の製造方法では、シリコーン層２０ａをエッチングする工程では、シリコーン層２０ａを−５０℃以下に冷却してエッチングする。シリコーン層の柔らかさは、−５０℃より高く２００℃より低い温度では、ほとんど変わらない。そのため、−５０℃以下に冷却することにより、より確実に、シリコーン層２０ａを硬くすることができる。

実装モジュール１００の製造方法では、シリコーン層２０ａをエッチングする工程では、シリコーン層２０ａをクライオジェニックに冷却してエッチングする。これにより、さらにより確実に、シリコーン層２０ａを硬くすることができる。

実装モジュール１００の製造方法では、シリコーン層２０ａをエッチングする工程と、素子４０を載置する工程と、の間に、シリコーン層２０を水に浸して温める工程を含む。これにより、シリコーン層２０が結露してシリコーン層２０に結露の跡（ウォーターマーク）が形成されることを防ぐことができる。

実装モジュール１００の製造方法では、素子４０は、半導体発光素子である。半導体発光素子は、光を所定の方向に射出させるために、高い位置精度が求められる。例えば図１０および図１１に示す平坦性の低いシリコーン層を用いて半導体発光素子を実装すると、半導体発光素子が傾いてしまい（具体的には、基板１０の上面と素子４０の下面とが平行ではなくなり）、半導体発光素子から射出される光を、所定の方向に照射させることができないという問題が生じる。実装モジュール１００の製造方法では、シリコーン層２０ａを冷却によって硬くした状態でエッチングすることにより、高い位置精度が求められる半導体発光素子においても、問題なく実装することができる。

なお、上記では、シリコーン層２０ａをエッチングする際に、シリコーン層２０ａを冷却する例について説明したが、シリコーン層２０ａ上にレジスト層５０ａを成膜する工程（Ｓ４）から、レジスト層５０を除去する工程（Ｓ８）までの間、シリコーン層２０ａを冷却してもよい。これにより、レジスト層５０，５０ａによるシリコーン層２０，２０ａへの応力によってシリコーン層２０，２０ａが変形することを、より確実に、防ぐことが
できる。

本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。

２…冷却剤、１０…基板、１２…支持基板、１４…絶縁層、２０，２０ａ…シリコーン層、３０…配線層、３２…導電ペースト、４０…素子、５０，５０ａ…レジスト層、５２…カバーフィルム、５４…ベースフィルム、５６…感光層、６０…ステージ、６２…管、１００…実装モジュール

Claims (5)

1. 基板上にシリコーン層を成膜する工程と、
   前記シリコーン層上にレジスト層を形成する工程と、
   前記シリコーン層を冷却によって硬くした状態で、前記レジスト層をマスクとして前記シリコーン層をエッチングする工程と、
   エッチングされた前記シリコーン層上に素子を載置する工程と、
   を含む、実装モジュールの製造方法。
2. 請求項１において、
   前記シリコーン層をエッチングする工程では、
   前記シリコーン層を−５０℃以下に冷却してエッチングする、実装モジュールの製造方法。
3. 請求項１または２において、
   前記シリコーン層をエッチングする工程では、
   前記シリコーン層をクライオジェニックに冷却してエッチングする、実装モジュールの製造方法。
4. 請求項１ないし３のいずれか１項において、
   前記シリコーン層をエッチングする工程と、前記素子を載置する工程と、の間に、
   前記シリコーン層を水に浸して温める工程を含む、実装モジュールの製造方法。
5. 請求項１ないし４のいずれか１項において、
   前記素子は、半導体発光素子である、実装モジュールの製造方法。