JP7513117B2 - 複合部品およびその製造方法 - Google Patents

Description

本発明は、複合部品およびその製造方法に関する。

従来、電子部品を回路基板に実装した複合部品としては、例えば、特開２０１７－１７２３８号公報（特許文献１）の図１に記載の半導体装置がある。この半導体装置は、その一方の側に絶縁材料層を有している。この絶縁材料層には外部電極が設けられており、その絶縁材料層の外部電極の実装面の背面側には、接着剤を介して半導体素子が、素子回路面および該素子回路面に配置された電極を上にして搭載されている。半導体素子およびそれらの周辺は第２の絶縁材料層によって封止されている。第１の絶縁材料層および第２の絶縁材料層に付随するように銅または銅合金からなる金属薄膜配線層が設けられている。前記金属薄膜配線層の任意の配線層間、および前記金属薄膜配線層と前記半導体素子および前記電極とは金属ビアによって電気的に接続されている。

特開２０１７－１７２３８号公報

ところで、上記のような複合部品では、次の問題があることが分かった。すなわち、樹脂絶縁層にレーザで穴開けする際には、レーザ光が部品電極に到達する時間を設定する。設定した特定の時間でレーザ照射を停止するが、部品電極厚みがばらついているため、一部の電極表面は荒らされてしまう。その結果、電極とめっきとの接続信頼性が低下する。さらには、基板（電子部品）面上に樹脂絶縁層をスピンコート法等で形成するが、樹脂絶縁層内にボイド（空隙）が発生する虞がある。

そこで、本開示の目的は、電気的接続性の低下を抑制し、複合部品を使用する電子機器の信頼性を向上させる複合部品を提供することにある。

本発明者は、上記課題を解決するために鋭意検討し、樹脂絶縁層内に形成されたボイドが接着剤硬化工程において体積変化や移動する際に、部品の位置ズレが発生することが分かった。これにより電子部品間の電気的な接続性の低下を招いているとの知見を得た。このような技術的知見に基づき、電子部品の部品電極間に絶縁層を配置することにより、上記接続部周辺におけるボイドの形成を抑制し、金属ビアとの接続性を向上させる本開示を想到するに至った。すなわち、本開示は、以下の実施形態を含む。

前記課題を解決するため、本開示の一態様である複合部品は、
互いに対向する第１主面および第２主面を有するＳｉベース層と、前記第１主面上に形成されている再配線層と、該再配線層と電気的に接続し前記Ｓｉベース層内を貫通するＳｉ貫通ビアと、前記第２主面と対向するインターポーザ電極と、接着層および絶縁層とを有するインターポーザ構造と、
前記Ｓｉ貫通ビアに接続された部品電極を有し、前記インターポーザ電極と前記Ｓｉベース層との間に設けられた電子部品と
を備えた複合部品であって、
前記絶縁層は、前記電子部品の前記部品電極間に配置され、
前記電子部品は、前記部品電極と前記絶縁層を配置する面とが前記接着層を介して前記Ｓｉベース層の前記第２主面に接着されている。

前記実施形態によれば、部品電極間の凹部に絶縁層が配置されるため、部品電極間の凹凸形状が平坦化する。これにより、複合部品の製造の接着層形成において、接着剤が凹部に十分に入り込まないことに起因するボイドの形成が抑制される。その結果、接着剤の硬化工程で発生するボイドの体積変化や、移動による電子部品の位置ズレや、ボイドがＳｉ貫通ビア下に入り込むことによるＳｉ貫通ビアと部品電極との間の接続不良が抑制される。よって、本実施形態に係る複合部品は、複合部品を使用する電子機器の信頼性の低下を防止することができる。また、Ｓｉベース層付近において電子部品を最短距離に電気的接続することができるため、複合部品の低ＥＳＲを実現できる。

また、複合部品の一実施形態では、
前記インターポーザ構造および前記電子部品の積層方向に平行な断面における前記部品電極と前記絶縁層との界面の段差が１．０μｍ以下である。

前記実施形態によれば、部品電極と絶縁層との界面における段差は１．０μｍ以下である。このように部品電極と絶縁層とで形成される面の平坦性が向上するため、接着層が段差を吸収する必要が実質的になく接着層の厚みを薄くできる。このため、ビア配線の長さを短くすることができ、直流抵抗Ｒｄｃおよび熱抵抗が小さくなる。よって、本実施形態に係る複合部品は、電子部品モジュールの特性を向上させることができる。また、接着層の厚みを薄くできるため、本実施形態に係る複合部品を小型化、薄型化することができる。

また、複合部品の一実施形態では、
前記部品電極および前記絶縁層の表面粗さＲｚが１．０μｍ以下である。

前記実施形態によれば、部品電極および絶縁層の表面粗さＲｚが１．０μｍ以下である。このため、部品電極と絶縁層とで形成する面の平坦性が向上する。接着層の厚みを薄くできるため、Ｒｄｃおよび熱抵抗が小さくなる。よって、本実施形態に係る複合部品は、電子部品モジュールの特性を向上させることができる。また、本実施形態に係る複合部品を小型化、薄型化することができる。

また、複合部品の一実施形態では、
前記接着層の厚みは、１０μｍ以下である。

前記実施形態によれば、接着層の厚みを上記範囲とすることにより、複合部品の厚みが薄くなる。これにより、複合部品を小型化、薄型化することができる。また、Rdc（直流抵抗）、熱抵抗が小さくなり、電子部品モジュールの特性が向上する。

また、複合部品の一実施形態では、
前記再配線層および前記絶縁層を構成する成分のうち、共通する成分が８０重量％以上である。

前記実施形態によれば、再配線層および絶縁層を構成する成分の大部分が共通するため、再配線層および絶縁層を構成する材質間の線膨張係数がほぼ同じとなる。よって、本実施形態に係る複合部品は、線膨張係数差に起因する加熱時の複合部品全体の信頼性が向上する。

また、複合部品の一実施形態では、
前記再配線層は、無機材料から構成され、
前記絶縁層は、有機材料から構成される。

前記実施形態によれば、再配線層が無機材料から構成されることにより再配線層の薄膜および微細配線を実現でき、かつ絶縁層が有機材料から構成されることにより安価に形成することができる。このため、前記実施形態では、トータルコストを低減できる。

また、複合部品の一実施形態では、
前記再配線層は、有機材料から構成され、
前記絶縁層は、無機材料から構成される。

前記実施形態によれば、再配線層が有機材料から構成されることにより安価に形成することができるため、トータルコストを低減できる。また、絶縁層が無機材料から構成されることにより、製造上、厚みを有機材料より薄くできるため、さらに低RDC、低ESRを実現できる。

また、複合部品の一実施形態では、
前記インターポーザ構造および前記電子部品の積層方向に平行な断面において、前記部品電極の結晶粒は、前記部品電極が前記Ｓｉ貫通ビアと接触する側からその反対側にかけて大きくなっている。

前記実施形態によれば、部品電極の結晶粒はＳｉ貫通ビアと接触する側で相対的に小さくなっているため、接触側での結晶粒界が占める断面積が相対的に大きい。よって、本実施形態に係る複合部品は、部品電極のＳｉ貫通ビアとの接合性を向上させることができる。

また、複合部品の製造方法の一実施形態では、
電子部品の部品電極間に絶縁材料を充填する充填工程と、
前記部品電極および前記絶縁材料の表面を平坦化処理し、前記部品電極間に絶縁層を形成する平坦化工程と、
Ｓｉベース層上に接着層を形成し、前記部品電極および前記絶縁層が前記接着層を介して前記Ｓｉベース層に対向するように前記Ｓｉベース層上に前記電子部品を接着する電子部品接着工程と
前記Ｓｉベース層および前記接着層にエッチングにより貫通孔を形成して前記電子部品の前記部品電極を露出させる貫通孔形成工程と、
電解めっきにより前記貫通孔にＳｉ貫通ビアを形成するＳｉ貫通ビア形成工程と
を含んで成る。

前記実施形態によれば、充填工程および平坦化工程において部品電極間の凹部に絶縁層を配置するため、部品電極間の凹凸形状が平坦化する。これにより、電子部品接着工程において、接着剤が凹部に十分に入り込まないことに起因するボイドの形成が抑制される。その結果、接着剤の硬化工程で発生するボイドの体積変化や、移動による部品位置ズレや、ボイドがＳｉ貫通ビア下に入り込むことによるＳｉ貫通ビアと部品電極との間の接続不良が抑制される。よって、本実施形態に係る複合部品の製造方法は、信頼性の低下を防止できる複合部品を提供することができる。

また、複合部品の製造方法の一実施形態では、
前記Ｓｉベース層上に接着した前記電子部品上に、Ｓｉサポートを貼合するＳｉサポート貼合工程と、
前記電子部品を介して前記Ｓｉサポートと対向する前記Ｓｉベース層を薄化するＳｉベース層薄化工程と
をさらに含んで成る。

前記実施形態によれば、Ｓｉベース層をＳｉサポートで担持して薄化するため、Ｓｉベース層を薄くすることが可能となる。よって、本実施形態に係る製造方法は、電子部品モジュール特性に優れ、かつ薄型化や小型化した複合部品を製造することができる。

また、複合部品の製造方法の一実施形態では、
前記Ｓｉベース層上に接着した前記電子部品を、樹脂で封止して一体化した電子部品層を形成する電子部品封止工程と、
前記電子部品層上にＳｉサポートを貼合するＳｉサポート形成工程と、
前記電子部品を介して前記Ｓｉサポートと対向する前記Ｓｉベース層を薄化するＳｉベース層薄化工程と
をさらに含んで成る。

前記実施形態によれば、Ｓｉベース層をＳｉサポートで担持して薄化するため、Ｓｉベース層を薄くすることが可能となる。よって、本実施形態に係る製造方法は、電子部品モジュール特性に優れ、かつ薄型化や小型化した複合部品を製造することができる。

本開示の一態様である複合部品によれば、電気的接続性の低下を抑制し、複合部品を使用する電子機器の信頼性を向上させることができる。

複合部品の第１実施形態を示す断面図である。 図１のＡ部拡大図である。 図２のＢ部拡大図である。 複合部品の製造方法について説明する説明図である。 複合部品の製造方法について説明する説明図である。 複合部品の製造方法について説明する説明図である。 複合部品の製造方法について説明する説明図である。 複合部品の製造方法について説明する説明図である。 複合部品の製造方法について説明する説明図である。 複合部品の製造方法について説明する説明図である。 複合部品の製造方法について説明する説明図である。 複合部品の製造方法について説明する説明図である。 複合部品の製造方法について説明する説明図である。 複合部品の製造方法について説明する説明図である。 複合部品の製造方法について説明する説明図である。 複合部品の製造方法について説明する説明図である。 複合部品の製造方法について説明する説明図である。 複合部品の第２実施形態を示す断面図である。 図５のＤ部拡大図である。 複合部品の製造方法について説明する説明図である。 複合部品の製造方法について説明する説明図である。 複合部品の製造方法について説明する説明図である。 複合部品の製造方法について説明する説明図である。 複合部品の製造方法について説明する説明図である。 複合部品の製造方法について説明する説明図である。 複合部品の製造方法について説明する説明図である。 複合部品の製造方法について説明する説明図である。 複合部品の製造方法について説明する説明図である。 複合部品の製造方法について説明する説明図である。 複合部品の製造方法について説明する説明図である。 複合部品の製造方法について説明する説明図である。 複合部品の製造方法について説明する説明図である。 複合部品の製造方法について説明する説明図である。 実施例１の複合部品の拡大断面図である。 実施例１の複合部品の拡大断面図である。

以下、本開示の一態様である複合部品を図示の実施の形態により詳細に説明する。なお、図面は一部模式的なものを含み、実際の寸法や比率を反映していない場合がある。また、複合部品内の構成要素の寸法（より具体的には、厚み、および径等）は、走査型電子顕微鏡にて撮影したＳＥＭ画像に基づいて測定した。上記寸法は、複数の測定数（測定数ｎ≧５）の平均値から得た。

＜第１実施形態＞
［構成］
図１は、本開示の第１実施形態に係る複合部品１の断面を模式的に示した図である。図２は、図１のＡ部拡大図である。

図１および図２に示すように、複合部品１は、インターポーザ構造２と、電子部品１０とを備える。図中、複合部品１の厚みに平行な方向をＺ方向とし、順Ｚ方向を上側、逆Ｚ方向を下側とする。複合部品１のＺ方向に直交する平面において、図が記載された紙面に平行な方向をＸ方向とし、図が記載された紙面に直交する方向をＹ方向とする。

本実施形態に係る複合部品１では、インターポーザ構造２は、互いに対向する第１主面３ａおよび第２主面３ｂを有するＳｉベース層３と、第１主面３ａ上に形成されている再配線層５と、再配線層５と電気的に接続しＳｉベース層３内を貫通するＳｉ貫通ビア７と、第２主面３ｂと対向するインターポーザ電極１６と、接着層１１および絶縁層１３とを有する。電子部品１０は、Ｓｉ貫通ビア７に接続された部品電極１０ｂを有し、インターポーザ電極１６とＳｉベース層３との間に設けられている。絶縁層１３は、電子部品１０の部品電極１０ｂ間に配置されている。電子部品１０は、部品電極１０ｂと絶縁層１３を配置する面（第３主面１０ｃ）とが接着層１１を介してＳｉベース層３の第２主面３ｂに接着されている。

このように本実施形態に係る複合部品１は、部品電極１０ｂ間の凹部に絶縁層１３が配置されるため、部品電極１０ｂ間の凹凸形状が平坦化する。これにより、複合部品１の製造の接着層形成において、接着剤が凹部に十分に入り込まないことに起因するボイドの形成が抑制される。その結果、ボイドの伸縮移動による電子部品１０の位置ズレや、ボイドがＳｉ貫通ビア７下に入り込むことによるＳｉ貫通ビア７と部品電極１０ｂとの間の接続不良が抑制される。よって、本実施形態に係る複合部品１は、複合部品１を使用する電子機器の信頼性の低下を防止することができる。

また、本実施形態に係る複合部品１は、Ｓｉベース層の厚みを小さくでき再配線層５から部品電極１０ｂまでのビア配線の長さが従来（例えば、約１００μｍ）に比べ短いため、ビア配線による寄生インピーダンスを低下させ、複合部品１を使用する電子機器の電気特性を向上させることができる。このような電気特性の低下としては、例えば、再配線層上に実装される半導体素子ＩＣにおいて、高速駆動する半導体素子ＩＣに対する電源電圧変動の抑制機能の低下、および高周波リップルを吸収する機能の低下が挙げられる。

複合部品１は、例えば、必要に応じてパッケージ基板（不図示）と一体的に構成してモジュール化することができる。例えば、はんだバンプを用いて複合部品１をパッケージ基板上に固定して、パッケージ基板とモジュール化する。これにより半導体パッケージのようなモジュール品を製造することができる。図１に示すように、複合部品１は、電子部品１０をインターポーザ構造２の内部に固定する。つまり、複合部品１は、電子部品内蔵型の複合部品である。複合部品１では、はんだバンプを形成するインターポーザ電極１６を有するインターポーザ電極層１５は平面状である。このため、はんだバンプを多く配置することができる。

（電子部品、電子部品層）
電子部品１０は、互いに対向する第３主面１０ｃおよび第４主面１０ｄと、第３主面１０ｃに配置された部品電極１０ｂとを有する。電子部品１０は、例えば、Ｓｉベース層３を構成する物質と同様の物質中に１以上の素子が一体化された電子部品である。電子部品１０は、例えば、能動部品（より具体的には、ＣＰＵ、ＧＰＵ、およびＬＳＩ等）ならびに受動部品（より具体的には、キャパシタ、抵抗器、およびインダクタ等）である。電子部品１０は、電子部品１０単独で電子部品層９を構成する。すなわち、第１実施形態に係る複合部品１は、電子部品１０からなる電子部品層９を備える。電子部品１０のＸ方向およびＹ方向の寸法は、Ｓｉベース層３のＸ方向およびＹ方向の寸法とそれぞれ実質的に同一である。

電子部品１０は、インターポーザ電極１６とＳｉベース層３との間に設けられている。電子部品１０は、部品電極１０ｂと絶縁層１３を配置する面とが接着層１１を介してＳｉベース層３の第２主面３ｂに接着されている。

インターポーザ電極１６と電気的に接続させることにより、複合部品１において、電子部品層９上にさらに別の電子部品を積層して実装することができる。なお、図１および図２では、電子部品層９として電子部品１０はインターポーザ構造２の内部に１つ固定されているが、電子部品層９上に別の電子部品を積層して２以上の電子部品を備えてもよい。２以上の電子部品は、互いに同一種類であっても、異なる種類であってもよい。

電子部品１０は、電子部品本体部１０ａと部品電極１０ｂとから構成されているが、さらに電子部品本体部１０ａと部品電極１０ｂとの間にアンダー・バンプ・メタル（Under Bump Metal（ＵＢＭ））を有することができる。

部品電極１０ｂは、Ｓｉ貫通ビア７に接続され、電気的に接続している。部品電極１０ｂは、導電性材料として、例えば、Ｃｕ、Ｎｉ、ＳｎおよびＡｌならびにこれらを含む合金である。導電性材料は、これらの中でも、Ｓｉ貫通ビアと同じ材料であることが好ましい。部品電極１０ｂの厚みは、例えば、１μｍ～３０μｍであり、好ましくは５μｍ以下である。部品電極１０ｂを、１～５μｍの厚みに薄くすることができる。

部品電極１０ｂの上面の表面粗さＲｚは、好ましくは１．０μｍ以下であり、より好ましくは０．５μｍ以下である。表面粗さＲｚは、光干渉による表面形状測定により決定することができる。

部品電極１０ｂの結晶粒は、インターポーザ構造２および電子部品１０の積層方向（Ｚ方向）に平行な断面において、好ましくは部品電極１０ｂがＳｉ貫通ビア７と接触する側からその反対側にかけて大きくなっている。部品電極１０ｂの結晶粒が接触側において相対的に小さい場合、部品電極１０ｂのＳｉ貫通ビア７との接合性が向上する。これは次のように推測される。部品電極１０ｂの結晶粒が接触側において相対的に小さいことは、結晶粒間の境界（結晶粒界）が占める断面積が接触側において相対的に大きいことを意味する。結晶粒界は、エネルギー的に不安定であるため、接合しやすい状態となっている。このように部品電極１０ｂ内で接合活性な結晶粒界の占める断面積が接触側で相対的に大きいため、部品電極１０ｂのＳｉ貫通ビア７との接合性が向上すると考えられる。

部品電極１０ｂ内の接触側の結晶粒を、例えば、Ｓｉ貫通ビア７に接触する結晶粒、およびその結晶粒に１つの結晶粒界を介して隣接する結晶粒とした場合、接触側の結晶粒の大きさ（結晶粒度）は、１ｎｍ以上１μｍ以下である。また、Ｓｉ貫通ビア７と接触する側の反対側の結晶粒を、例えば、電子部品本体部１０ａと接触する結晶粒とした場合、接触する側の反対側の結晶粒の大きさ（結晶粒度）は、３μｍ以上１０μｍ以下である。

結晶粒度は、日本工業規格（ＪＩＳ）Ｇ０５５１「鋼－結晶粒度の顕微鏡試験方法（計数方法（Planimetric method））」に準拠した測定方法によって得られ、ＪＩＳＧ０５５１：２０２０ ３．４交点の数，Ｐ（intersection）を用いて算出する。この測定方法では、複合部品１の上記積層方向（Ｚ方向）に平行な断面（ＺＸ断面）において、部品電極１０ｂの接触側の結晶粒界と一本の直線または曲線の試験線との交点の数Ｐを求める。測定に用いた線長ＬＴをＰで除することによって、結晶粒サイズを算出する。これを３箇所で複数回行い、結晶粒の平均直径を得る。得られた結晶粒の平均直径を結晶粒度とする。同様にして、反対側の結晶粒度を得る。また、これらの大小関係は、得られた接触側および反対側の結晶粒度を比較することで判定することができる。

このような接触側および反対側の結晶粒度の大小関係を形成する手段としては、例えば、加工硬化により接触側の結晶粒を微細化することが挙げられる。このような加工硬化としては、後述する複合部品１の製造方法の平坦化工程における、部品電極１０ｂおよび絶縁層１３の研削（研磨）が挙げられる。平坦化工程において、部品電極１０ｂは、その上面において研削による応力（例えば、せん断応力）が選択的に印加されるため、上面以外の部分に比べ、結晶粒が微細化する。

（インターポーザ構造）
インターポーザ構造２は、Ｓｉベース層３と、Ｓｉベース層３から離れて設けられたインターポーザ電極１６とを含み、Ｓｉベース層３とインターポーザ電極１６との間に電子部品１０が設けられる。インターポーザ構造２は、例えば、端子ピッチが異なるパッケージ基板と電子部品１０とを中継する。
より具体的には、インターポーザ構造２は、互いに対向する第１主面３ａおよび第２主面３ｂを有するＳｉベース層３と、第１主面３ａ上に形成されている再配線層５と、再配線層５と電気的に接続しＳｉベース層３内を貫通する貫通電極であるＳｉ貫通ビア７と、第２主面３ｂと対向するインターポーザ電極１６と、接着層１１および絶縁層１３とを有する。

（Ｓｉベース層）
Ｓｉベース層３は、互いに対向する第１主面３ａおよび第２主面３ｂを有する。Ｓｉベース層３の厚みは、例えば、３μｍ以上２０μｍ以下である。これに対して従来の複合部品におけるＳｉベース層の厚みは、例えば、約１００μｍである。このように、Ｓｉベース層３の厚みを極端に薄くできる理由は、後述する複合部品１の製造方法において、Ｓｉベース層３にＳｉサポート１９を貼合して強度を補強するため、Ｓｉベース層３を研削して薄化しても、強度不足によるＳｉベース層３の破損（割れ等）が発生しにくくなるからである。Ｓｉベース層３の研削前に、Ｓｉベース層３の第２主面３ｂにＳｉサポート１９を貼合するからである（図４Ｆ参照）。Ｓｉサポート１９による強度の補強によって、複合部品１の製造が可能となる。Ｓｉベース層３の厚みを従来に比べ、極端に薄くできるため、電子部品１０の部品電極１０ｂから再配線層５まで電気的に接続するビア配線の長さを短くすることができる。Ｓｉベース層３は、実質的にＳｉから構成される。

（再配線層）
再配線層５は、Ｓｉベース層３の第１主面３ａ上に形成されている。再配線層５は、多層配線層である。再配線層５は、例えば、Ｓｉベース層３の第１主面３ａ側におけるＳｉ貫通ビア７の配線レイアウトを、再配線層５上に配置する別の電子部品の部品電極レイアウトに変換する。すなわち、再配線層５を介して、Ｓｉ貫通ビア７と、再配線層５上に配置する別の電子部品とを電気的に接続して、所望の電気回路を形成する。再配線層５は、配線と、誘電膜２１とを備える。配線は導電性材料を含む。導電性材料は、例えば、Ｃｕ、Ａｇ、およびＡｕ、ならびにそれらを含む合金であり、これらの中でもＣｕが好ましい。再配線層５は、複数の層を有することができ、例えば、２層以上の導電配線と、１層以上の誘電膜とを有する。再配線層５を構成する導電配線１層および誘電膜１層の厚みは、例えば、１．５μｍ～５．０μｍである。この場合、再配線層５の厚みは、これらの１層分の厚み（１．５μｍ～５．０μｍ）に再配線層５内の合計層数を乗じた値（単位：μｍ）となる。

配線は、導電ビアを有する。導電ビアは、再配線層５内の異なる層間の配線を電気的に接続する。誘電膜は、絶縁材料を含んで構成される。絶縁材料としては、例えば、有機絶縁材料、および無機絶縁材料が挙げられる。有機絶縁材料としては、例えば、エポキシ樹脂、シリコーン樹脂、ポリエステル、ポリプロピレン、ポリイミド、アクリロニトリル―ブタジエン―スチレン（ＡＢＳ）樹脂、アクリロニトリル―スチレン（ＡＳ）樹脂、メタクリル樹脂、ポリアミド、フッ素樹脂、液晶ポリマー、ポリブチレンテレフタレート、およびポリカーボネートが挙げられる。無機絶縁材料としては、例えば、酸化ケイ素（ＳｉＯ₂）および窒化ケイ素（ＳｉＮ、Ｓｉ₃Ｎ₄）が挙げられる。

誘電膜の厚みは、例えば、０．１～２μｍである。誘電膜は、２種以上の成分を含む多成分膜であってもよい。多成分膜は、複数の層が成分ごとに形成される多層膜であってもよい。多層膜の層構造は、例えば、Ｓｉベース層３側から順に、ＳｉＯ₂（厚み０．２５μｍ）／Ｓｉ₃Ｎ₄（厚み０．１μｍ）／ＳｉＯ₂（厚み０．２５μｍ）／Ｓｉ₃Ｎ₄（厚み０．１μｍ）である。

（Ｓｉ貫通ビア）
Ｓｉ貫通ビア７は、再配線層５と電気的に接続しＳｉベース層３内を貫通している。Ｓｉ貫通ビア７は、Ｓｉ貫通ビア本体部７ａと、延出部７ｂとを有する。Ｓｉ貫通ビア本体部７ａは、再配線層５と電気的に接続しＳｉベース層３内を貫通する。延出部７ｂは、Ｓｉ貫通ビア本体部７ａと電気的に接続し、Ｓｉベース層３の第２主面３ｂから延出し、接着層１１内を貫通しかつ部品電極１０ｂと電気的に接続する。このように、部品電極１０ｂから再配線層５まで電気的に接続するビア配線は、Ｓｉ貫通ビア７のみから構成させるため、はんだバンプを有しない。よって、本実施形態に係る複合部品１は、ビア配線による寄生インピーダンスをさらに低減させることができる。また、これにより複合部品１を使用する電子機器の電子特性が向上する。さらに、従来に比べ配線長を短くできるため、複合部品１の厚みを低減することができ、複合部品１の小型化、薄型化が可能となる。ビア配線の長さ（すなわち、Ｓｉ貫通ビア７の積層方向の長さ）は、例えば、３μｍ～３６μｍである。

Ｓｉ貫通ビア７は、図２では、積層方向に直線状となっている。ＺＸ平面におけるＳｉ貫通ビア７の断面形状は、図２では矩形であるが、これに限定されず、積層方向にテーパー形状であってもよい。また、ＸＹ平面におけるＳｉ貫通ビア７の断面形状は、例えば、略円形状、略多角形状、および略多角形の角が丸みを帯びた形状である。
なお、ビア配線は、Ｓｉ貫通ビア７に加え、導電ピラー（不図示）をさらに備えてもよい。すなわち、導電ピラーは、Ｓｉ貫通ビア７と部品電極１０ｂとを電気的に接続させる。導電ピラーは、Ｓｉ貫通ビア７を構成する導電性材料と同じ導電性材料で構成されることが好ましい。かかる場合、Ｓｉ貫通ビア７と部品電極１０ｂとの間の接続抵抗を低減することができる。よって、複合部品１を使用する電子機器の電気特性が向上する。導電ピラーの形状は、例えば、部品電極１０ｂとの界面を底面とする円柱、および角柱であってもよい。導電ピラーは、Ｓｉ貫通ビア７および部品電極１０ｂと同種の導電性材料を含むことが好ましい。導電ピラーが同種の導電性材料を含むことにより、接続抵抗をさらに低減することができる。Ｓｉ貫通ビア７は、例えば、導電性材料としてＣｕ、Ａｇ、Ａｕまたはこれらの合金から構成される。導電ピラーおよびＳｉ貫通ビア７は、導電性材料としてＣｕから構成されていることが好ましい。導電ピラーは、電子部品層９をＳｉベース層３上に配置する前に、電子部品１０の部品電極１０ｂ上に設けることができる。

図１には、１つの部品電極１０ｂに対して、４つのＳｉ貫通ビア７が電気的に接続するように描いているが、これに限定されない。例えば、１つの部品電極１０ｂに対して、１つ～３つのＳｉ貫通ビア７または５以上のＳｉ貫通ビア７が電気的に接続されるようにしてもよい。これらの中でも、部品電極１つに対して、２以上のＳｉ貫通ビア７が電気的に接続することが好ましい。１つの部品電極１０ｂに対して、２以上のＳｉ貫通ビア７が電気的に接続することにより、再配線層と電子部品との間の寄生インピーダンスがより低減され、インターポーザを使用する電子機器の電気特性が向上する。

複合部品１の積層方向に直交する平面（ＸＹ平面）における部品電極１０ｂの断面形状は、略長方形であり、
前記平面におけるＳｉ貫通ビア７の断面形状は、略円形である場合に、
Ｓｉ貫通ビア７の径φは、以下の式（１）
Ｔ（Ｓｉ）＋（Ｔ（Ａ）－Ｈ（Ｃ））／３≦φ≦ｒ・・・（１）
［式（１）中、Ｔ（Ｓｉ）はＳｉベース層３の厚みを示し、Ｔ（Ａ）は接着層１１の厚みを示し、Ｈ（Ｃ）は部品電極１０ｂの高さを示し、ｒはＳｉ貫通ビア７と部品電極１０ｂとの界面における部品電極１０ｂの断面形状に内接する円の径を示す］
を満たすことが好ましい。

本明細書において、Ｓｉ貫通ビア７の径は、Ｓｉ貫通ビア７と部品電極１０ｂとの界面におけるＳｉ貫通ビア７の直径をいう。部品電極１０ｂ上に導電ピラーが形成されている場合、Ｓｉ貫通ビア７の径は、Ｓｉ貫通ビア７と導電ピラーとの界面におけるＳｉ貫通ビア７の直径である。
また、部品電極１０ｂ上に導電ピラーが形成されている場合、部品電極１０ｂの高さは導電ピラーの高さも含む。
また、Ｓｉ貫通ビア７と部品電極１０ｂとの界面における部品電極１０ｂの断面形状に内接する円の径は、Ｓｉ貫通ビア７と部品電極１０ｂとの界面において図２に示す複合部品１のＸＹ断面における部品電極１０ｂの断面形状に内接する円の直径をいう。部品電極１０ｂ上に導電ピラーが形成されている場合、部品電極１０ｂの断面形状に内接する円の径は、導電ピラーと部品電極１０ｂとの界面における部品電極１０ｂの断面形状に内接する円の直径である。ここで、部品電極１０ｂの断面形状が略長方形である場合には、内接する円とは、略長方形の長辺に２点で接触する円である。

Ｓｉ貫通ビア７の径φが式（１）の下限値以上であると、Ｓｉ貫通ビア７の径φが大きくなるため、Ｓｉ貫通ビア７の寄生インピーダンスが低減され、複合部品１を使用する電子機器の電気特性が向上する。また、Ｓｉ貫通ビア７の径φが式（１）の上限値以下であると、Ｓｉ貫通ビア７と部品電極１０ｂとの電気的接続がさらに向上し、短絡を効果的に防止できる。

Ｓｉ貫通ビア７の寄生インピーダンスをさらに低減させる観点から、好ましい態様として、ＸＹ平面における延出部７ｂの最大径は、ＸＹ平面におけるＳｉ貫通ビア本体部７ａの最大径に比べ大きいことがより好ましい。Ｓｉ貫通ビア７の最大径は、例えば、再配線層５との界面におけるＳｉ貫通ビア７の直径である。
上記の好適な態様とするために、例えば、Ｓｉ貫通ビア７の延出部７ｂは、図２に示すように、ＺＸ平面における断面形状を略楕円とすることができる。好適な態様は、後述する複合部品１の製造方法の貫通孔形成工程において、接着層１１を構成する材料と、Ｓｉベース層３を構成する材料とでエッチング速度が異なるように調整することで実現できる。より具体的には、図４Ｌにおいて、接着層１１を構成する材料を、Ｓｉベース層３を構成する材料に対してエッチングされやすい材料を選択することである。
ＸＹ平面における延出部７ｂの最大径は、ＸＹ平面におけるＳｉ貫通ビア本体部７ａの最小径に比べ大きいことが好ましい。かかる場合、Ｓｉ貫通ビア７の寄生インピーダンスが小さくなり、複合部品１を使用する電子機器の電気特性が向上する。Ｓｉ貫通ビア本体部７ａの最小径は、例えば、Ｓｉベース層３と接着層１１との界面を含むＸＹ平面におけるＳｉ貫通ビア７の断面径である。

（インターポーザ電極層、インターポーザ電極）
インターポーザ電極層１５は、複合部品１上に別の電子部品を搭載しうる際に複合部品１と別の電子部品間に介在させる層である。また、インターポーザ電極層１５は、複合部品１を電子機器に搭載する際には、複合部品１と電子機器との間に介在させる層である。インターポーザ電極層１５は、インターポーザ電極１６と、誘電膜とを有する。インターポーザ電極１６は、複合部品１と別の電子部品または電子機器との間を電気的に接続するものであり、誘電膜は、複合部品１と別の電子部品または電子機器との間の必要な個所を電気的に分離するものである。インターポーザ電極１６は、Ｓｉベース層３の第２主面３ｂと対向する。インターポーザ電極１６は、例えば、Ｃｕ、ＡｇおよびＡｕならびにそれらを含む合金であり、これらの中でもＣｕが好ましい。インターポーザ電極１６と、電子機器との電気的接続は、はんだバンプで実施される。インターポーザ電極１６は、はんだバンプに対応するために、表面にＮｉやＡｕによるめっき層を有することができる。

（接着層）
接着層１１は、電子部品１０をインターポーザ構造２の内部に接着して固定する。より具体的には、接着層１１は、電子部品１０の部品電極１０ｂとＳｉベース層３の第２主面３ｂとを接着する。接着層１１の厚みは、例えば、１０μｍ以下であり、好ましくは５μｍ以下である。本実施形態では後述するように絶縁層１３を設けることで、接着層の１１を、１～５μｍの厚みに薄くすることができる。本明細書において、接着層１１の厚みとは、部品電極１０ｂの上面からＳｉベース層３の第２主面３ｂまでのＺ方向の厚みをいう。接着層１１の厚みが１０μｍ以下であると、複合部品１の厚みが薄くなる。これにより、複合部品１を使用する電子部品を小型化、薄型化することができる。また、Rdc（直流抵抗）および熱抵抗が小さくなり、電子部品モジュールの特性が向上する。接着層１１の厚みは、次のようにして得る。図２に示すような複合部品１の断面（ＺＸ断面）を形成し、走査型電子顕微鏡を用いてＳＥＭ画像を撮像する。ＳＥＭ画像において、接着層１１の厚みを複数測定する（測定数ｎ≧５）。得られた複数の測定値の平均値を接着層１１の厚みとする。

（絶縁層）
絶縁層１３は、電子部品１０の複数の部品電極１０ｂ間に配置されている。このため、絶縁層１３は、２つの部品電極１０ｂ間を電気的に絶縁する層として機能する。
図３をさらに参照して絶縁層１３を説明する。図３は、図２のＢ部拡大図である。図２および図３に示すように、絶縁層１３は、２つの部品電極１０ｂ間に形成される凹部に配置されている。絶縁層１３のこのような配置により、部品電極１０ｂと絶縁層１３との界面の段差Ｓが小さくなり、部品電極１０ｂ間の凹凸形状が平坦化する。後述する複合部品１の製造方法の電子部品接着工程において、接着剤が凹部に十分に入り込まないことに起因するボイドの形成が抑制される。その結果、接着剤の硬化工程で発生するボイドの体積変化や、ボイドの移動に伴う電子部品１０の位置ズレや、ボイドがＳｉ貫通ビア７下に入り込むことによるＳｉ貫通ビア７と部品電極１０ｂとの間の接続不良が抑制される。よって、本実施形態に係る複合部品１は、複合部品１を使用する電子機器の信頼性の低下を防止することができる。

インターポーザ構造２および電子部品１０の積層方向（Ｚ方向）に平行な断面（ＺＸ断面）における絶縁層１３の上面と部品電極１０ｂの上面との段差Ｓは、好ましくは１．０μｍ以下であり、より好ましくは０．５μｍ以下である。本明細書において、段差Ｓは、図３に示すように絶縁層１３と部品電極１０ｂとの界面ＳＢにおける、絶縁層１３の上面の高さと、部品電極１０ｂの上面の高さとの差の絶対値をいう。段差Ｓが１．０μｍ以下である場合、つまり、部品電極１０ｂと絶縁層１３とで形成される面（接着層１１との接着面）の平坦性がより向上するため、ボイドの形成がさらに抑制される。よって、本実施形態に係る複合部品１は、複合部品１を使用する電子機器の信頼性の低下をより防止することができる。

また、段差Ｓが１．０μｍ以下である場合、つまり、部品電極１０ｂと絶縁層１３とで形成される面（接着層１１との接着面）の平坦性がより向上するため、接着層１１が段差Ｓを吸収する必要が実質的になく接着層１１の厚みを薄くできる。このため、ビア配線の長さを短くすることができ、直流抵抗Ｒｄｃおよび熱抵抗が小さくなる。よって、本実施形態に係る複合部品１は、電子部品モジュールの特性をより向上させることができる。さらに、接着層１１の厚みを薄くできるため、本実施形態に係る複合部品１をより小型化、薄型化することができる。
１．０μｍ以下の段差Ｓは、例えば、後述する複合部品１の製造方法の平坦化工程において、絶縁層１３および部品電極１０ｂを同時に研削することで、実現することができる。

絶縁層１３の表面粗さＲｚは、好ましくは１．０μｍ以下であり、より好ましくは０．５μｍ以下である。好ましくは絶縁層１３および部品電極１０ｂの表面粗さＲｚがいずれも１．０μｍ以下であり、より好ましくは０．５μｍ以下である。かかる場合、部品電極１０ｂと絶縁層１３とで形成される面（接着層１１との接着面）の平坦性が向上する。よって、本実施形態に係る複合部品１は、複合部品１を使用する電子機器の信頼性の低下をさらに防止することができ、さらに小型化、薄型化することができる。
絶縁層１３の上面の表面粗さＲｚは、部品電極１０ｂの表面粗さＲｚと同様に光干渉による表面形状測定により決定することができる。

絶縁層１３は、絶縁材料を含んで構成される。このような絶縁材料は再配線層５で述べた絶縁材料と同様である。絶縁層１３および再配線層５（厳密には、再配線層５を構成する誘電膜）を構成する成分のうち、共通する成分が好ましくは８０重量％以上であり、より好ましくは９０重量％以上であり、さらに好ましくは９５重量％以上であり、特に好ましくは１００重量％である。共通する成分が８０重量％以上である場合、再配線層５および絶縁層１３を構成する材質間の線膨張率がほぼ同じとなる。つまり再配線層５および絶縁層１３を構成する成分の大部分が共通する場合（絶縁層１３が再配線層５と実質的に同一の絶縁材料から構成されている場合）、加熱時における再配線層５および絶縁層１３の膨張度合いがほぼ同じとなる。よって、本実施形態に係る複合部品１は、線膨張係数差に起因する加熱（例えば、複合部品１の製造時または動作時における加熱）時の歪や、複合部品１全体の反りが低減し、信頼性が向上する。絶縁層１３の線膨張係数と再配線層５の線膨張係数との差の割合の絶対値は、好ましくは２０％以下であり、より好ましくは１０％以下であり、さらに好ましくは５％以下であり、特に好ましくは、０％である。絶縁層１３の線膨張係数と再配線層５の線膨張係数との差の割合の絶対値は、｜［再配線層５の線膨張係数－絶縁層１３の線膨張係数］×１００／（絶縁層１３の線膨張係数）｜（％）で表すことができる。なお、絶縁層１３が複数種の材質から構成されている場合は、絶縁層１３の線膨張係数は、各材質の線膨張係数を各材質の含有量に応じて加重平均したものとする。再配線層５の誘電膜が複数種の材質から構成されている場合も同様に加重平均したものとする。

また、他の実施形態では、好ましく再配線層５は無機材料から構成され、絶縁層１３は有機材料から構成される。かかる場合、再配線層５が無機材料から構成されることにより再配線層５の薄膜および微細配線を実現でき、かつ絶縁層１３が有機材料から構成されることにより安価に形成することができる。このため、前記実施形態では、トータルコストを低減できる。このような態様としては、例えば、再配線層５が無機材料としてのＳｉＯ₂から構成され、絶縁層１３が有機材料としてのポリイミド樹脂から構成される複合部品である。

また、他の実施形態では、好ましく再配線層５は有機材料から構成され、絶縁層１３は無機材料から構成される。かかる場合、再配線層５が有機材料から構成されることにより安価に形成することができるため、トータルコストを低減できる。また、絶縁層１３が無機材料から構成されることにより、製造上、厚みを有機材料より薄くできるため、さらに低RDC、低ESRを実現できる。このような態様としては、例えば、再配線層５が有機材料としてのポリイミド樹脂から構成され、絶縁層１３が無機材料としてのＳｉＯ₂から構成される複合部品である。

絶縁層１３の厚みは、例えば、１～３０μｍである。

（絶縁膜、拡散防止膜、シード層、保護層）
インターポーザ構造２は、さらに絶縁膜、拡散防止膜、シード層、保護層を有することができる。絶縁膜、拡散防止膜および保護層は、例えば、Ｓｉ貫通ビア本体部７ａとＳｉベース層３との間および延出部７ｂと接着層１１との間に配置され得る。絶縁膜は、例えば、図２に示すＳｉ貫通ビア７間の短絡を防止する。絶縁膜は、例えば、ＳｉＯ₂のような絶縁性物質を含む。拡散防止膜は、Ｓｉ貫通ビア７を構成する導電性材料のＳｉベース層３および接着層１１への拡散を防止する層であり、例えば、Ｔａのような遷移金属およびＴａＮのような遷移金属の窒化物を含む。シード層は、Ｓｉ貫通ビア７を電解めっきで形成するときに使用する層である。本実施形態では、Ｓｉ貫通ビア７の接続部付近にボイドが形成されにくいため、Ｓｉ貫通ビア７のめっき前のシード層の形成不良が抑制される。その結果、Ｓｉ貫通ビア７と部品電極１０ｂとの間の接続不良が抑制される。シード層は、例えば、Ｃｕのような導電性物質である。保護層は、Ｓｉ貫通ビア７を構成する導電性材料の表面酸化を抑制し、Ｓｉ貫通ビア７を保護する層である。保護層は、ＳｉＮおよびＳｉＣＮのような絶縁性ケイ素化合物を含む。シード層の厚みは、例えば、０．０１～０．２０μｍである。保護層の具体例としては、ＳｉＮ（厚み０．１５μｍ）およびＳｉＣＮ（０．０２μｍ）がある。

以上のように、絶縁膜は、例えば、Ｓｉ貫通ビア７とＳｉベース層３との間に位置する第１絶縁膜、および接着層１１とＳｉベース層３との間に位置する第２絶縁膜を含む。第２絶縁膜の厚みは、第１絶縁膜の厚みに比べ薄いことが好ましく、これにより、接着層１１中のＳｉ貫通ビア７の径をより大きくできる。これにより、Ｓｉ貫通ビア７の寄生インピーダンスがより小さくなり、複合部品１を使用する電子機器の電気特性が向上する。

［複合部品の製造方法］
次に、複合部品１の製造方法について説明する。
複合部品１の製造方法は、
電子部品１０の部品電極１０ｂ間に絶縁材料を充填する充填工程と、
部品電極１０ｂおよび絶縁材料の表面を平坦化処理し、部品電極１０ｂ間に絶縁層１３を形成する平坦化工程と、
Ｓｉベース層３上に接着層１１を形成し、部品電極１０ｂおよび絶縁層１３が接着層１１を介してＳｉベース層３と対向するようにＳｉベース層３上に電子部品１０を接着する電子部品接着工程と、
Ｓｉベース層３および接着層１１にエッチングにより貫通孔２５を形成して、電子部品１０の部品電極１０ｂを露出させる貫通孔形成工程と、
電解めっきにより貫通孔２５にＳｉ貫通ビア７を形成するＳｉ貫通ビア形成工程と
を含んで成る。

複合部品１の製造方法は、複合部品１を使用する電子機器の信頼性の低下を防止できる複合部品を提供することができる。充填工程および平坦化工程では、部品電極１０ｂ間の凹部に絶縁層１３を配置するため、部品電極１０ｂ間の凹凸形状が平坦化する。これにより、電子部品接着工程において、接着剤が凹部に十分に入り込まないことに起因するボイドの形成が抑制される。その結果、ボイドの伸縮移動による部品位置ズレや、ボイドがＳｉ貫通ビア７下に入り込むことによるＳｉ貫通ビア７と部品電極１０ｂとの間の接続不良が抑制される。よって、複合部品１の製造方法は、複合部品１を使用する電子機器の信頼性の低下を防止できる複合部品を提供することができる。

複合部品１の製造方法は、さらに、
Ｓｉベース層３を準備するＳｉベース層準備工程と、
Ｓｉベース層３上に接着した電子部品１０上に、Ｓｉサポート１９を貼合するＳｉサポート貼合工程と、
電子部品１０を介してＳｉサポート１９と対向するＳｉベース層３を薄化するＳｉベース層薄化工程と、
電子部品１０を研削して薄化する電子部品薄化工程と、
所定のパターンを有する誘電膜２１をＳｉベース層３上に形成する誘電膜形成工程と、
再配線層５を形成する再配線層形成工程と、
インターポーザ電極１６を形成するインターポーザ電極形成工程と、
ダイシングにより個片化するダイシング工程と
を含んで成ってもよい。

具体的に、図４Ａ～図４Ｎを参照して、複合部品１の製造方法の一例について説明する。図４Ａ～図４Ｎは、複合部品１の製造方法を説明するための図である。第１実施形態に係る複合部品１の製造方法は、充填工程と、平坦化工程と、Ｓｉベース層準備工程と、電子部品接着工程と、電子部品薄化工程と、Ｓｉサポート貼合工程と、Ｓｉベース層薄化工程と、誘電膜形成工程と、貫通孔形成工程と、Ｓｉ貫通ビア形成工程と、再配線層形成工程と、インターポーザ電極形成工程と、ダイシング工程とを含む。
なお、この製造方法では充填工程からインターポーザ電極形成工程までに複合部品１が集積したマザー集積体を作製する。

（充填工程）
充填工程では、電子部品１０の部品電極１０ｂ間に絶縁材料を充填する。有機絶縁材料から構成される絶縁層１３を形成する場合、図４Ａに示すように、例えば、有機絶縁材料と溶媒とを含む溶液を、スピンコート法を用いて塗布して塗布膜を形成する。ここで、塗布膜の最も低い部分が、部品電極１０ｂの最も高い部分よりも高くなるようにする。つまり、複数の部品電極１０ｂのすべてが塗布膜に完全に埋没するように塗布膜を形成する。塗布膜を乾燥して絶縁層１３を形成する。平坦化工程前の絶縁層１３は、好ましくは完全に部品電極１０ｂを被覆する。また、無機絶縁材料から構成される絶縁層１３を形成する場合、例えば、無機絶縁材料を構成する元素を含む原料を気相成長（ＣＶＤ）法により形成する。
なお、充填工程を実施する前に、例えば、めっきおよびスパッタにより部品電極１０ｂの表面に金属層を形成して部品電極１０ｂの厚みを増加させることができる。後続の平坦化工程で部品電極１０ｂおよび絶縁層１３を研削して薄化するため、部品電極１０ｂの厚みを増加させると、研削量を増加できる。これにより平坦化（例えば、段差Ｓの大きさ、ならびに部品電極１０ｂの上面および絶縁層１３の上面の表面粗さＲｚ）の調整が容易になる。金属層を構成する材料は、電気抵抗が低い導電性の材料であり、例えば、Ｃｕ、Ａｌ、Ｎｉ、およびＡｕ等である。

（平坦化工程）
平坦化工程では、部品電極１０ｂおよび絶縁材料の表面を平坦化処理し、部品電極１０ｂ間に絶縁層１３を形成する。例えば、図４Ｂに示すように、サーフェスプレーナおよびグラインダを用いて、部品電極１０ｂおよび絶縁層１３を研削して、絶縁層１３の平坦化ならびに部品電極１０ｂの露出および平坦化を行う。段差Ｓの大きさ、ならびに部品電極１０ｂの上面および絶縁層１３の上面の表面粗さＲｚは、研削条件により調整することができる。
平坦化工程における部品電極１０ｂの研削は、部品電極１０ｂと絶縁層１３とで構成される面の平坦化に加え、部品電極１０ｂの上面の結晶粒を微細化して部品電極１０ｂの接合活性を高める目的がある。これにより、後続のＳｉ貫通ビア形成工程における、部品電極１０ｂの、Ｓｉ貫通ビア７との良好な接合を形成することができる。また、部品電極１０ｂの上面に研削による応力が選択的に印加されるため、部品電極１０ｂの上面における結晶粒が微細化し、その結果、上面以外の部分に比べ、結晶粒が小さくなる。

（Ｓｉベース層準備工程）
Ｓｉベース層準備工程では、Ｓｉベース層３としてＳｉウェハを準備する。Ｓｉウェハの形状は、円柱形状であり得るが、これに限定されない。Ｓｉウェハの形状が円柱形状である場合、Ｓｉウェハの厚みは、例えば、７５５μｍ（Ｓｉウェハの直径φ３００ｍｍ）、７２５μｍ（φ２００ｍｍ）、６２５μｍ（φ１５０ｍｍ）、および５２５μｍ（φ１００ｍｍ）である。なお、Ｓｉベース層準備工程は、充填工程の前に実施されてもよい。

（電子部品接着工程）
電子部品接着工程では、Ｓｉベース層３上に接着層１１を形成し、部品電極１０ｂおよび絶縁層１３が接着層１１を介してＳｉベース層３と対向するようにＳｉベース層３上に電子部品１０を接着する。Ｓｉベース層３上に接着剤を塗布し、その上に電子部品１０を配置して接着剤を硬化する。これにより、電子部品１０をＳｉベース層３上に接着させて、接着層１１を形成する。上述したように、本実施形態では、電子部品１０は、電子部品層９である。具体的には、図４Ｃに示すように、接着剤の塗布膜１２をＳｉベース層３の第２主面３ｂ上に形成する。これにより、塗布膜形成Ｓｉベース層を作製する。塗布法は、例えば、スピンコートである。塗布膜１２の厚みが電子部品１０の部品電極１０ｂの厚み～１０μｍの範囲となるように制御して、塗布することが好ましい。接着剤は、例えば、熱硬化性樹脂である。このような熱硬化性樹脂は、例えば、ベンゾシクロブテン（ＢＣＢ）を繰り返し単位に含む熱硬化性樹脂であり、例えば、1,3-divinyl-1,1,3,3-tetramethyldisiloxane-bis-benzocyclobutene（DVS-bis-BCB）を重合して得ることができる。市販品としては、例えば、ダウ・ケミカル製「CYCLOTENE」がある。
なお、電子部品接着工程では、Ｓｉベース層３上に電子部品１０を配置する前に、電子部品１０の部品電極１０ｂ上に導電ピラーを設けてもよい。

図４Ｄに示すように、真空チャンバーを備えた装置を用いて、塗布膜１２上の所定の位置に電子部品１０を配置する。詳しくは、電子部品１０を複数集積したウェハ（電子部品集積ウェハ）を塗布膜形成Ｓｉベース層３に貼合させる。電子部品１０の積層方向に沿って双方向に圧力を印加し、加熱する。具体的には、装置における真空チャンバー内の下ステージに、塗布膜形成Ｓｉベース層３をセットする。電子部品１０の部品電極１０ｂが塗布膜１２と対向する方向となるように、真空チャンバー内の上ステージに電子部品１０を真空吸引させる。塗布膜形成Ｓｉベース層３と、電子部品集積ウェハとの位置合わせでは、例えば、Ｓｉベース層３の認識マークを用いる。塗布膜形成Ｓｉベース層の塗布膜１２側に、電子部品１０を配置する。上下ステージが互いに対向する方向に沿って、双方向に圧力を印加し、加熱する。

部品電極１０ｂおよび絶縁層１３が接着層１１を介してＳｉベース層３と対向するようにして、電子部品集積ウェハはＳｉベース層３上に接着される。ここで、電子部品集積ウェハの貼合面に相当する面は、部品電極１０ｂおよび絶縁層１３で形成される面であり、上述した平坦化工程によって平坦性を有する。電子部品集積ウェハを塗布膜形成Ｓｉベース層に貼合させる場合、Ｓｉベース層上に形成された塗布膜は、上記ウェハの貼合面の平坦な表面形状に沿って貼合されやすい。これにより、塗布膜の接着剤が上記貼合面の形状に十分に沿わずに空気が入り込んで空隙が生じることを抑制する。

加熱（接着剤キュア）は、例えば、２５０℃に加熱したホットプレートや熱風循環オーブンを用いて、電子部品１０を接着剤で貼合したＳｉベース層３（Ｓｉウェハ／接着剤／電子部品）のセットを１時間加熱して行う。これにより接着剤が硬化し、接着層１１が形成される。貼合後であって接着剤の硬化前に、塗布膜１２を予備硬化（接着剤ソフトキュア）することができる。予備硬化は、例えば、１５０℃に加熱したホットプレートを用いて、貼合したＳｉベース層３を１５分加熱して実施する。予備硬化により、接着層１１内に真空ボイドを除去できる。

なお、塗布膜１２の形成前後に、Ｓｉベース層３を処理することができる。前処理は、例えば、洗浄処理、および密着力向上処理である。洗浄処理は、Ｓｉベース層３の第２主面３ｂを洗浄し、汚染物質を除去する。密着力向上処理は、第２主面３ｂに密着力向上剤（例えば、ＤＯＷ製「ＡＰ３０００」）を塗布し、塗布膜１２を形成する。これにより、第２主面３ｂと、塗布膜１２との密着性が向上する。後処理は、例えば、予備加熱（ソフトベーク）処理である。塗布膜１２の形成後に予備加熱し、塗布膜１２を安定化させる。予備加熱は、例えば、８０℃～１５０℃に熱したホットプレートを用いて、６０秒程度、塗布膜１２を加熱する。また、Ｓｉベース層３には、認識マークを形成することができる。認識マークは、後続の工程において、電子部品１０をＳｉベース層３に接着させる際に、Ｓｉベース層３と電子部品１０との位置合わせに使用する。

（電子部品薄化工程）
図４Ｅに示すように、電子部品薄化工程では、例えば、バックグラインダを用いて、電子部品１０を研削して薄化する。電子部品薄化工程では、電子部品１０の部品電極１０ｂが配置されていない面を研削する。研削量は可能な限り多いことが好ましいが、電子部品１０の内部の機能部分を損傷しないようにする。機能部分は、例えば、キャパシタの場合は誘電体および電極であり、インダクタの場合は配線である。薄化後の電子部品層９の厚みは、例えば、５０～１５０μｍである。

電子部品薄化工程は、電子部品１０の研削後に、最終仕上げとして平坦化処理を実施することができる。平坦化処理は、例えば、ドライポリッシュおよびＣＭＰ（Chemical Mechanical Polishing）がある。平坦化処理により、例えば、研削された第４主面１０ｄの平坦性は、ＴＴＶ（Total Thickness Variation）で表すことができる。平坦化処理を施した電子部品１０の研磨面は、後続の工程で形成される接着層１１の厚み５μｍに対して２μｍ以下となる。例えば、φ３００ｍｍのＳｉウェハを使用した電子部品１０に、研磨処理を施すと、電子部品１０の研磨面のＴＴＶは１．５μｍとなる。

（Ｓｉサポート貼合工程）
Ｓｉサポート貼合工程では、図４Ｆに示すように、Ｓｉベース層３上に接着した電子部品１０上にＳｉサポート１９を貼合する。具体的には、Ｓｉベース層準備工程で説明したＳｉウェハをＳｉサポート１９として別途準備する。次いで、電子部品接着工程で説明した方法により、Ｓｉサポート１９上に接着剤の塗布膜１２を形成する。その後、電子部品１０の研削面（第４主面１０ｄ）が塗布膜１２と接触するようにして、Ｓｉサポート１９上に電子部品１０を貼合し、圧力を印加して加熱する。これにより、電子部品１０の研削面上にＳｉサポート１９を形成する。Ｓｉサポート１９を設ける目的は、後続のＳｉベース層薄化工程において、製造過程の層が従来に比べ薄いことによる弊害の発生（より具体的には、強度の低下等）を防止するためである。

Ｓｉサポート１９は、必要に応じて、加工性を向上させる観点から、貼合前に薄化することができる。後続の工程おいて半導体デバイス装置を用いて誘電膜を形成するためである。例えば、電子部品１０の厚みが１５０μｍである場合、Ｓｉサポート１９としてのＳｉウェハ（φ３００ｍｍ、一般的な厚み７７５μｍ）を約６２５μｍに薄化する。

（Ｓｉベース層薄化工程）
Ｓｉベース層薄化工程では、図４Ｇに示すように、電子部品１０を介してＳｉサポート１９と対向するＳｉベース層３を薄化する。具体的には、電子部品薄化工程と同様の方法で、Ｓｉベース層３を研削して、Ｓｉベース層３を薄化し研削面を平坦化する。Ｓｉベース層薄化工程では、Ｓｉサポート１９でＳｉベース層３を担持した状態で薄化するため、Ｓｉベース層３を効果的に薄くすることができる。これにより、本実施形態に係る複合部品１の製造方法は、電子部品モジュールに優れ、かつ薄型化や小型化した複合部品１を製造することができる。研削量は、上記弊害を防止して、例えば、一定の強度が維持できる範囲で可能な限り多い方が好ましい。研削面の平坦化のばらつきを考慮して、薄化後のＳｉベース層３の厚みは、３μｍ以上が好ましい。薄化後のＳｉベース層３の厚みは、研磨面の平坦化のばらつきを考慮して、研磨面の平坦性が２μｍである場合、より好ましくは５μｍ以上、さらに好ましくは１０μｍ以上である。

（誘電膜形成工程）
誘電膜形成工程では、図４Ｈ、図４Ｉおよび図４Ｊに示すように、所望のパターンを有する誘電膜２１をＳｉベース層３上に形成する。具体的には、ＰＥＣＶＤのような気相成長（ＣＶＤ）法を使用して、図４Ｈに示すように、Ｓｉベース層３の全面に誘電膜（厚み０．１～０．２μｍ）２１を形成する。誘電膜２１は、１層以上を形成してもよい。例えば、４層の誘電膜２１を形成する場合、Ｓｉベース層３側から順に、ＳｉＯ₂：０．２５μｍ／Ｓｉ₃Ｎ₄：０．１μｍ／ＳｉＯ₂：０．２５μｍ／Ｓｉ₃Ｎ₄０．１μｍとすることができる。
また、誘電膜形成工程は、誘電膜２１の形成前にＳｉベース層３の表面を洗浄することができる。洗浄は、例えば、ウェット洗浄、および酸素プラズマアッシングである。
なお、図４Ｈ～図４Ｎは、図４Ａ～図４Ｇに比べ、拡大されていることに留意されたい。図４Ｈ～図４Ｎは、図４ＧのＣ部に相当する部分を示している。

次いで、図４Ｉに示すように、フォトリソグラフィー法を用いて誘電膜２１をパターンニングする。液体レジストをスピンコートして、誘電膜２１全面にフォトレジスト膜２３を形成する。所望のパターンに対応するマスクを介してフォトレジスト膜２３を露光する。露光されたフォトレジスト膜２３を現像する。ＲＩＥ(Reactive Ion Etching)を用いて、フォトレジスト膜２３の誘電膜２１を選択的に除去する。例えば、上述した４層の誘電膜を形成した場合、誘電膜２１の表面側（誘電膜においてＳｉベース層３側に対向する面側）の２層を選択的に除去する。その後、フォトレジスト膜２３を剥離する。これにより、図４Ｊに示す所望のパターンを有する誘電膜２１をＳｉベース層３上に形成する。誘電膜２１は、図２に示す２つのＳｉ貫通ビア７間を電気的に絶縁する絶縁膜として機能する。
なお、Ｓｉベース層３の第１主面３ａは、さらにマーク層を有してもよい。マーク層をＩＲカメラで検知して、フォトリソグラフィー法における位置合わせをすることができる。

（貫通孔形成工程）
貫通孔形成工程では、図４Ｋおよび図４Ｌに示すように、Ｓｉベース層３および接着層１１にエッチングにより貫通孔２５を形成する。具体的には、フォトレジスト膜２３を全面に形成する。Ｓｉ貫通ビア７のパターンに対応するマスクを介してフォトレジスト膜２３を露光する。露光されたフォトレジスト膜２３を現像して、図４Ｋに示すような所定のパターンを有するフォトレジスト膜２３を形成する。図４Ｌに示すように、フォトレジスト膜２３の開口部２９からＺ方向に存在するＳｉベース層３および接着層１１を選択的に除去（エッチング）する。エッチングは、例えば、ＲＩＥを用いて実施する。これにより貫通孔２５が形成され、部品電極１０ｂ（の上面の一部）が露出する。ここで、貫通孔２５は接着層１１において楕円形状を有する。これは、接着層１１を構成する材料が、Ｓｉベース層３を構成する材料に比べ、エッチングされやすいためである。これにより、後続のＳｉ貫通ビア形成工程において楕円形状の延出部７ｂが形成される。貫通孔２５の形成後、フォトレジスト膜２３を除去する。

本開示の貫通孔形成手段は、例えば、ＲＩＥのようなエッチングを含むが、レーザ照射は含まれない。貫通孔形成手段としてＲＩＥのようなエッチングを用いれば、形成された貫通孔２５から露出する部品電極１０ｂの上面の平坦性が維持される。これにより、部品電極１０ｂは、後続のＳｉ貫通ビア形成工程において形成されるＳｉ貫通ビア７と良好な接合を形成し、電気的接続の信頼性を高めることができる。これに対して、貫通孔形成手段としてレーザ照射を用いると、貫通孔２５から露出した部品電極１０ｂの上面に過度にエネルギーが付与されることがある。これにより、部品電極１０ｂの上面が溶融したり、部品電極１０ｂの上面の表面粗さが低下する。部品電極１０ｂの上面の平坦性が低下することにより、部品電極１０ｂは、Ｓｉ貫通ビア７と良好な接合を形成することができず、電気的接続の信頼性が低下する。

（Ｓｉ貫通ビア形成工程）
Ｓｉ貫通ビア形成工程は、図４Ｍに示すように、貫通孔２５にＳｉ貫通ビア７を形成する。デュアル・ダマシン法（より具体的には、Ｃｕデュアル・ダマシン法）を用いて、電解めっき（より具体的には、電解Ｃｕめっき）により貫通孔２５にＳｉ貫通ビア７を形成する。
ここで、Ｓｉ貫通ビア形成工程は、Ｓｉ貫通ビア７の形成前に、絶縁膜形成工程、拡散防止膜形成工程、保護層形成工程およびシード層形成工程をさらに含んでもよい。絶縁膜形成工程は、Ｓｉ貫通ビア７の形成前に、図４Ｌに示す貫通孔２５内でＳｉベース層３が露出する面（内壁面）に絶縁膜を形成する。拡散防止膜形成工程は、絶縁膜上に拡散防止膜を形成する。保護層形成工程は、拡散防止膜上に保護層を形成する。保護層は、Ｓｉ貫通ビア７を構成する導電性材料（より具体的には、Ｃｕ等）の保護層として機能し、導電性材料の表面酸化を抑制する。シード層は、Ｓｉ貫通ビア７を電解めっき法で形成する際に、電気を流す層である。シード層は、例えば、Ｃｕのような導電性物質である。
また、Ｓｉ貫通ビア形成工程は、Ｓｉ貫通ビア７の形成後に、平坦化工程を含んでもよい。平坦化工程は、例えば、ＣＭＰを用いて、Ｓｉ貫通ビア７の天面を平坦化する。

（再配線層形成工程、インターポーザ電極形成工程）
再配線層形成工程では、図４Ｍおよび図４Ｎに示すように、上述のフォトリソグラフィー法およびエッチングにより、所定のパターンを有する誘電膜および配線２７を形成して、再配線層５を形成する。また、インターポーザ電極形成工程では、Ｓｉサポート１９および接着層１１を除去して、インターポーザ電極１６を形成する。なお、再配線層形成工程は、Ｓｉサポート１９および接着層１１を除去する代わりに、Ｓｉサポート１９の薄化処理を施してもよい。薄化処理では、例えば、Ｓｉサポート１９を研削して、Ｓｉサポート１９の厚みをＳｉベース層３と同じ厚みにする。このようにＳｉサポート１９の厚みをＳｉベース層３の厚みと同じにすると、Ｓｉサポート１９とＳｉベース層３とが電子部品層９について略面対称となる。これにより、複合部品１の反りがさらに小さくなる。なお、図４Ｎでは、再配線層５中に、図４Ｈ～図４Ｊで形成した誘電膜２１および図４Ｍで形成した配線２７を組み込んで描写している。

（ダイシング工程）
ダイシング工程は、ダイシングしてマザー集積体を個片化する。これにより、複合部品１が製造される。

［実施例］
（実施例１）
上記の複合部品１の製造方法に従って、図２に示す複合部品１を作製した。具体的には、電子部品１０の部品電極１０ｂを覆うように有機絶縁材料（ポリイミド）から構成される絶縁層１３を形成した。絶縁層１３および部品電極１０ｂを研削し、絶縁層１３の平坦化、ならびに部品電極１０ｂの露出および平坦化を行った。形成された絶縁層１３および部品電極１０ｂの上面の表面粗さＲｚは、０．３μｍであった。

接着剤（ダウ・ケミカル製「CYCLOTENE」）を用いて接着層１１を形成し、Ｓｉベース層３上に電子部品１０を接着させた。形成された接着層１１の厚みは、３μｍであった。電子部品１０の部品電極１０ｂの厚みは２μｍであった。電子部品１０を研削し、電子部品１０の厚みを１００μｍとした。Ｓｉサポート１９を薄化後の電子部品１０上に貼合し、Ｓｉベース層３を研削することにより薄化した。薄化したＳｉベース層３の厚みは、１０μｍであった。

所定のパターンを有する誘電膜２１を薄化したＳｉベース層３上に形成した。フォトレジスト膜２３をＳｉベース層３上に形成し、ＲＩＥにより、貫通孔２５をＳｉベース層３および接着層１１に形成した。貫通孔２５におけるＳｉベース層３および接着層１１の内壁に絶縁膜、拡散防止膜およびシード層を順に形成した。Ｃｕデュアル・ダマシン法を用いてフォトレジスト膜２３の開口部２９からＺ方向に存在するＳｉベース層３および接着層１１を選択的に除去した。これにより、部品電極１０ｂの上面の一部が貫通孔２５を介して露出した。Ｃｕ電解めっきによりＳｉ貫通ビア７を形成した。これにより、部品電極１０ｂと接続したＳｉ貫通ビア７を形成した。

形成されたＳｉ貫通ビア７は、径が１０μｍであった。延出部７ｂの厚みは３μｍであり、延出部７ｂの断面形状（ＺＸ断面における形状）は楕円状であった。Ｓｉベース層３上に５層の再配線層５を形成した。再配線層５の誘電膜は、有機絶縁材料（ポリイミド）から構成されていた。再配線層５および絶縁層１３を構成する成分のうち、共通する成分の割合は１００重量％であった。再配線層５の厚みは、２．５μｍ（０．５μｍ×５）であった。再配線層５から部品電極１０ｂまでの配線は、Ｓｉ貫通ビア７のみから構成されていた。この配線のＺ方向の長さは、１３μｍであった。その後、Ｓｉサポート１９を剥離し、剥離した電子部品１０上にインターポーザ電極１６を形成した。インターポーザ電極１６の厚みは、５μｍであった。作製された複合部品１の厚みは、１１７．５μｍであった。図８は、実施例１の複合部品１の拡大断面図であり、第１実施形態の複合部品１を示す図３に相当する。図８に示すように、絶縁層１３の上面と部品電極１０ｂの上面との段差Ｓは０．３μｍであり、部品電極１０ｂの上面が絶縁層１３に比べわずかに高かった。また、図８に示すように、部品電極１０ｂの上面は略直線で示されており高い平坦性を有していた。仮想線で示される絶縁層１３の上面も同様に平坦性が高かった。

部品電極１０ｂにおける結晶粒度は、ＪＩＳ Ｇ０５５１：２０２０ ３．４交点の数，Ｐ（intersection）に準拠して算出した。図９を参照して結晶粒度の測定方法を具体的に説明する。図９（ａ）～（ｃ）は、実施例１の複合部品１の拡大断面図であり、図２のＦ部拡大図に相当する。まず、部品電極１０ｂの接触側の結晶粒度を測定した。図９（ａ）では、複合部品１の上記積層方向（Ｚ方向）に平行な断面（ＺＸ断面）において、試験線ＳＬ₁を作成した。試験線ＳＬ₁は、部品電極１０ｂの接触側の結晶粒界に接触するようにして設けられる一本の直線であって、Ｘ方向に平行であり、部品電極１０ｂとＳｉ貫通ビア７との界面に略平行である。試験線ＳＬ₁は、部品電極１０ｂとＳｉ貫通ビア７との接触面を基準として０．５μｍ部品電極１０ｂ側へ位置していた。試験線ＳＬ₁と結晶粒界との交点（図９では、試験線ＳＬ₁と破線との交点に相当）の数Ｐ（＝１９）を求めた。測定に用いた線長ＬＴをＰで除することによって、平均結晶サイズ（＝０．５μｍ）を算出した。測定で用いた線長ＬＴは、図９（ａ）におけるＸ方向に平行な画像の幅である。図９（ｂ）～（ｃ）に示す他の箇所でも同様にして平均結晶サイズを測定した。上記３箇所で得られた平均結晶サイズを平均して平均結晶サイズの平均値（結晶粒の平均直径）（＝０．５μｍ）を得た。得られた結晶粒の平均直径を接触側の結晶粒度とした。
なお、図９中、部品電極１０ｂと電子部品本体部１０ａとの間に位置する層は、ＵＢＭである。

次いで、同様にして部品電極１０ｂの反対側の結晶粒度を測定し、その平均値を算出した（１．８μｍ）。試験線ＳＬ₂は、部品電極１０ｂとＵＢＭとの接触面を基準として約０．５μｍ部品電極１０ｂ側へ位置していた。試験線ＳＬ₂は、図９（ａ）～（ｃ）で示される部品電極１０ｂとＵＢＭとの界面において、ＵＢＭが最も部品電極１０ｂ側（Ｘ方向上側）に凸となっている点からの距離が０．５μｍであった。試験線ＳＬ₂は、Ｘ方向に平行であり、部品電極１０ｂとＳｉ貫通ビア７との界面に略平行な直線であった。得られた結晶粒度の大きさを比較して、部品電極１０ｂの接触側の結晶粒度（０．５μｍ）は、部品電極１０ｂの反対側の結晶粒度（１．８μｍ）に比べ小さいことが分かった。

（実施例２）
実施例２は、絶縁層１３および再配線層５が無機絶縁材料（ＳｉＯ₂）から構成されている点以外は、実施例１と同じ方法で作製した。実施例２の複合部品１におけるサイズは、絶縁層１３および再配線層５の厚みが減少した以外は実施例１の複合部品とほぼ同一であった。

（実施例３）
実施例３は、再配線層５が無機絶縁材料（ＳｉＯ₂）から構成されている点以外は、実施例１と同じ方法で作製した。実施例３の複合部品１におけるサイズは、再配線層５の厚みが減少した以外は、実施例１の複合部品とほぼ同一であった。

（実施例４）
実施例４は、絶縁層１３が無機絶縁材料（ＳｉＯ₂）から構成されている点以外は、実施例１と同じ方法で作製した。実施例４の複合部品１におけるサイズは、絶縁層１３の厚みが減少した実施例１の複合部品とほぼ同一であった。

＜第２実施形態＞
図５および図６を参照して、第２実施形態に係る複合部品１Ａを説明する。図５は、複合部品１Ａの第２実施形態を示す断面図である。図６は、図５の一部拡大図（Ｄ部の拡大図）である。第２実施形態は、電子部品層９が電子部品１０Ａと、電子部品１０Ａを一体化する樹脂１０ｅとから構成されている点で、第１実施形態と相違する。この相違する構成を以下で説明する。なお、第２実施形態において、第１実施形態と同一の符号は、第１実施形態を同じ構成であるため、その説明を省略する。

［構成］
図６に示すように、第２実施形態の複合部品１Ａでは、電子部品層９が電子部品１０Ａと、電子部品１０Ａを一体化する樹脂１０ｅとからなる。つまり、第２実施形態の複合部品１Ａは、電子部品１０Ａと、電子部品１０Ａと一体化した樹脂１０ｅとからなる電子部品層９を備える。第２実施形態の複合部品１Ａは、電子部品１０Ａを樹脂１０ｅと一体化させることができるため、Ｓｉベース層３と寸法が一致しない電子部品（より具体的には、汎用の電子部品）であっても、実装することができる。これにより、低コスト、高性能な電子部品を使用することができる。また、自由度が高い設計が可能となり、用途に応じて電子部品を組み合わせることができる。
また、図６では、電子部品層９は、１種の電子部品１０Ａを１つ含むが、これに限定されない。電子部品層９は、少なくとも１種の電子部品１０Ａを２つ以上含んでもよい。

樹脂１０ｅは、エポキシ樹脂であり、樹脂１０ｅは、樹脂１０ｅに分散するＳｉＯ₂フィラーをさらに含むことが好ましい。かかる場合、電子部品１０Ａを樹脂１０ｅで一体化させた電子部品層９の線膨張率をＳｉベース層３の線膨張率に近づけることができる。これにより、複合部品１Ａの製造時における複合部品１Ａの反りを低減し、複合部品１Ａの信頼性を向上させることができる。

［複合部品１Ａの製造方法］
第２実施形態に係る複合部品１Ａの製造方法は、
電子部品１０Ａの部品電極１０ｂ間に絶縁材料を充填する充填工程と、
部品電極１０ｂおよび絶縁材料の表面を平坦化処理し、前記部品電極１０ｂ間に絶縁層１３を形成する平坦化工程と、
Ｓｉベース層３上に接着層１１を形成し、部品電極１０ｂおよび絶縁層１３が接着層１１を介してＳｉベース層３と対向するようにＳｉベース層３上に電子部品１０Ａを接着する電子部品接着工程と、
Ｓｉベース層３上に接着した電子部品１０Ａを樹脂１０ｅで封止して一体化した電子部品層９を形成する電子部品封止工程と、
電子部品層９上にＳｉサポート１９を貼合するＳｉサポート形成工程と、
電子部品層９を介してＳｉサポート１９と対向するＳｉベース層３を薄化するＳｉベース層薄化工程と、
薄化されたＳｉベース層３および接着層１１にエッチングにより貫通孔２５を形成して、電子部品１０Ａの部品電極１０ｂを露出させる貫通孔形成工程と、
電解めっきにより貫通孔２５にＳｉ貫通ビア７を形成するＳｉ貫通ビア形成工程と
を含んで成る。

複合部品１Ａの製造方法は、さらに、
Ｓｉベース層３を準備するＳｉベース層準備工程と、
電子部品層９を研削して薄化する電子部品層薄化工程と、
所定のパターンを有する誘電膜２１をＳｉベース層３上に形成する誘電膜形成工程と、
再配線層５を形成する再配線層形成工程と、
インターポーザ電極１６を形成するインターポーザ電極形成工程と、
ダイシングにより個片化するダイシング工程と
を含んで成ってもよい。

図７Ａ～図７Ｎを参照して、複合部品１Ａの製造方法の一例を説明する。図７Ａ～図７Ｎは、複合部品１Ａの製造方法を説明するための図である。第２実施形態に係る複合部品１Ａの製造方法は、充填工程と、平坦化工程と、Ｓｉベース層準備工程と、電子部品接着工程と、電子部品封止工程と、電子部品層薄化工程と、Ｓｉサポート形成工程と、Ｓｉベース層薄化工程と、誘電膜形成工程と、貫通孔形成工程と、Ｓｉ貫通ビア形成工程と、再配線層形成工程と、インターポーザ電極形成工程と、ダイシング工程とを含む。

（充填工程、平坦化工程）
充填工程では、電子部品１０Ａの部品電極１０ｂ間に絶縁材料を充填する。例えば、図７Ａに示すように、部品電極１０ｂを完全に被覆するようにして部品電極１０ｂ間に絶縁材料を充填する。これにより、絶縁材料から構成される絶縁層１３を形成する。
平坦化工程では、図７Ｂに示すように、部品電極１０ｂおよび絶縁材料の表面を平坦化処理し、部品電極１０ｂ間に絶縁層１３を形成する。

（Ｓｉベース層準備工程、電子部品接着工程）
図４Ｃと同様にしてＳｉベース層３上に接着剤の塗布膜１２を形成する。図７Ｃに示すように、電子部品１０Ａの搭載装置を用いて、塗布膜１２上の所定の位置に電子部品１０Ａを搭載する。Ｓｉベース層３の積層方向に沿って双方向に圧力を印可し、加熱する。具体的には、搭載装置のヘッドを用いて、電子部品１０Ａを真空吸着する。電子部品１０Ａを部品電極１０ｂの塗布面に対向するようにして、位置合わせして電子部品１０Ａを配置する。電子部品１０Ａが配置されたＳｉベース層３を加熱する。これにより、接着剤を硬化してＳｉベース層３上に接着層１１を形成し、電子部品１０ＡをＳｉベース層３上に接着させる。部品電極１０ｂおよび絶縁層１３は、接着層１１を介してＳｉベース層３に対向している。なお、加熱の際に、Ｓｉベース層３の積層方向に沿って双方向に圧力を印可してもよい。

（電子部品封止工程）
電子部品封止工程では、図７Ｄに示すように、Ｓｉベース層３上に接着した電子部品１０Ａを樹脂（封止樹脂）１０ｅで封止する。これにより、一体化した電子部品層９を形成する。具体的には、ディスペンサを用いて、電子部品１０Ａを搭載したＳｉベース層３上に、液状樹脂を塗布する。その後、コンプレッションモールド装置を用いて、塗布した樹脂を成形する。その後、例えば、熱風循環オーブンを用いて、樹脂をキュアする。キュアにおける熱処理条件は、例えば、１５０℃、１時間である。これにより電子部品層９を形成する。

（電子部品層薄化工程～ダイシング工程）
電子部品層薄化工程では、図７Ｅに示すように、電子部品層９を薄化する。Ｓｉウェハのバックグラインダを用いて、電子部品層９（具体的には、電子部品１０Ａおよび樹脂１０ｅ）を研削して薄化、平坦化する。電子部品層薄化工程では、図４Ｅに示すように、電子部品１０Ａの内部の機能部分を損傷しない程度に電子部品１０Ａを研削して薄化することができる。電子部品層薄化工程後の図７Ｆ～図７Ｎに示すＳｉサポート形成工程～インターポーザ電極形成工程は、それぞれ図４Ｆ～図４Ｎに示す工程と同様にして実施することができる。なお、図７Ｈ～図７Ｎは、図７Ａ～図７Ｇに比べ、拡大されていることに留意されたい。図７Ｈ～図７Ｎは、図７ＧのＥ部に相当する部分を示している。

なお、第１，第２実施形態における上記製造条件は、電子部品１０，１０Ａの部品電極１０ｂ間に絶縁層１３が形成され、本開示の効果が奏される範囲内であれば、製造条件は限定されない。

本開示は、第１，第２実施形態に限定されるものではなく、本開示の要旨を変更しない限り、種々の態様において実施することができる。また、第１，第２実施形態で示す構成は、一例であり特に限定されるものではなく、本開示の効果から実質的に逸脱しない範囲で種々の変更をすることができる。例えば、第１，第２実施形態において説明した事項は、適宜組み合わせることができる。例えば、第１実施形態で説明した構成と、第２実施形態で説明した構成とを組み合わせることができる。

１，１Ａ 複合部品
２ インターポーザ構造
３ Ｓｉベース層
３ａ 第１主面
３ｂ 第２主面
５ 再配線層
７ Ｓｉ貫通ビア
７ａ Ｓｉ貫通ビア本体部
７ｂ 延出部
９ 電子部品層
１０，１０Ａ 電子部品
１０ａ 電子部品本体部
１０ｂ 部品電極
１０ｃ 第３主面
１０ｄ 第４主面
１０ｅ 樹脂
１１ 接着層
１２ 塗布膜
１３ 絶縁層
１５ インターポーザ電極層
１６ インターポーザ電極
１９ Ｓｉサポート
２１ 誘電膜
２３ フォトレジスト膜
２５ 貫通孔
２７ 配線
２９ 開口部
Ｓ 段差
ＳＢ （部品電極と絶縁層との間の）界面

Claims (13)

1. 互いに対向する第１主面および第２主面を有するＳｉベース層と、前記第１主面上に形成されている再配線層と、該再配線層と電気的に接続し前記Ｓｉベース層内を貫通するＳｉ貫通ビアと、前記第２主面と対向するインターポーザ電極と、接着層および絶縁層とを有するインターポーザ構造と、
   前記Ｓｉ貫通ビアに接続された部品電極を有し、前記インターポーザ電極と前記Ｓｉベース層との間に設けられた電子部品と
   を備えた複合部品であって、
   前記絶縁層は、前記電子部品の前記部品電極間に配置され、
   前記電子部品は、前記部品電極と前記絶縁層を配置する面とが前記接着層を介して前記Ｓｉベース層の前記第２主面に接着されている、複合部品。
2. 前記インターポーザ構造および前記電子部品の積層方向に平行な断面における前記部品電極の上面と前記絶縁層の上面との段差が１．０μｍ以下である、請求項１に記載の複合部品。
3. 前記部品電極および前記絶縁層の表面粗さＲｚが１．０μｍ以下である、請求項１または２に記載の複合部品。
4. 前記接着層の厚みは、１０μｍ以下である、請求項１～３の何れか一つに記載の複合部品。
5. 前記再配線層および前記絶縁層を構成する成分のうち、共通する成分が８０重量％以上である、請求項１～４の何れか一つに記載の複合部品。
6. 前記再配線層は、無機材料から構成され、
   前記絶縁層は、有機材料から構成される、請求項１～４の何れか一つに記載の複合部品。
7. 前記再配線層は、有機材料から構成され、
   前記絶縁層は、無機材料から構成される、請求項１～４の何れか一つに記載の複合部品。
8. 前記部品電極の結晶粒は、前記インターポーザ構造および前記電子部品の積層方向に平行な断面において、前記部品電極が前記Ｓｉ貫通ビアと接触する側からその反対側にかけて大きくなっている、請求項１～７の何れか一つに記載の複合部品。
9. 前記電子部品からなる電子部品層を備える、請求項１～８のいずれか１つに記載の複合部品。
10. 前記電子部品と、該電子部品と一体化した樹脂とからなる電子部品層を備える、請求項１～８のいずれか１つに記載の複合部品。
11. 電子部品の部品電極間に絶縁材料を充填する充填工程と、
    前記部品電極および前記絶縁材料の表面を平坦化処理し、前記部品電極間に絶縁層を形成する平坦化工程と、
    Ｓｉベース層上に接着層を形成し、前記部品電極および前記絶縁層が前記接着層を介して前記Ｓｉベース層と対向するように前記Ｓｉベース層上に前記電子部品を接着する電子部品接着工程と
    前記Ｓｉベース層および前記接着層にエッチングにより貫通孔を形成して前記電子部品の前記部品電極を露出させる貫通孔形成工程と、
    電解めっきにより前記貫通孔にＳｉ貫通ビアを形成するＳｉ貫通ビア形成工程と
    を含んで成る、複合部品の製造方法。
12. 前記Ｓｉベース層上に接着した前記電子部品上に、Ｓｉサポートを貼合するＳｉサポート貼合工程と、
    前記電子部品を介して前記Ｓｉサポートと対向する前記Ｓｉベース層を薄化するＳｉベース層薄化工程と
    をさらに含んで成る、請求項１１に記載の複合部品の製造方法。
13. 前記Ｓｉベース層上に接着した前記電子部品を、樹脂で封止して一体化した電子部品層を形成する電子部品封止工程と、
    前記電子部品層上にＳｉサポートを貼合するＳｉサポート形成工程と、
    前記電子部品層を介して前記Ｓｉサポートと対向する前記Ｓｉベース層を薄化するＳｉベース層薄化工程と
    をさらに含んで成る、請求項１１に記載の複合部品の製造方法。

Images