JP7511051B2 - 検出装置付き表示機器 - Google Patents

検出装置付き表示機器 Download PDF

Info

Publication number
JP7511051B2
JP7511051B2 JP2023079938A JP2023079938A JP7511051B2 JP 7511051 B2 JP7511051 B2 JP 7511051B2 JP 2023079938 A JP2023079938 A JP 2023079938A JP 2023079938 A JP2023079938 A JP 2023079938A JP 7511051 B2 JP7511051 B2 JP 7511051B2
Authority
JP
Japan
Prior art keywords
electrode
detection
portions
substrate
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023079938A
Other languages
English (en)
Other versions
JP2023099644A (ja
Inventor
雅延 池田
康弘 金谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2023079938A priority Critical patent/JP7511051B2/ja
Publication of JP2023099644A publication Critical patent/JP2023099644A/ja
Application granted granted Critical
Publication of JP7511051B2 publication Critical patent/JP7511051B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0448—Details of the electrode shape, e.g. for enhancing the detection of touches, for generating specific electric field shapes, for enhancing display quality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1306—Sensors therefor non-optical, e.g. ultrasonic or capacitive sensing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Multimedia (AREA)
  • Quality & Reliability (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Led Device Packages (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Indicating And Signalling Devices For Elevators (AREA)

Description

本発明は、検出装置付き表示機器に関する。
近年、表示素子として微小サイズの発光ダイオード（マイクロＬＥＤ（ｍｉｃｒｏ ＬＥＤ））を用いたディスプレイが注目されている（例えば、特許文献１参照）。複数の発光ダイオードは、アレイ基板（特許文献１ではドライババックプレーン）に接続され、アレイ基板は、発光ダイオードを駆動するための画素回路（特許文献１では電子制御回路）を備える。
特表２０１７－５２９５５７号公報
発光ダイオードを用いたディスプレイにおいて、個人認証のために指紋センサを備えることが望まれている。
本発明は、指紋を好適に検出することができる検出装置付き表示機器を提供することを目的とする。
本発明の一態様の検出装置付き表示機器は、基板と、前記基板に設けられた複数の画素と、複数の前記画素の各々に設けられる無機発光素子と、前記基板に平行な第１方向に配列された複数の検出電極と、前記第１方向と交差する第２方向に配列され、前記基板に垂直な方向からの平面視で、前記検出電極と交差して設けられる複数の駆動電極と、を有し、前記検出電極は、複数の第１直線部と、前記第１直線部と交差する方向に延びる複数の第２直線部と、前記第１直線部と前記第２直線部とを接続する屈曲部と、を有し、複数の前記第１直線部及び複数の前記第２直線部は金属細線であり、前記駆動電極は、透光性導電体である。
本発明の一態様の検出装置付き表示機器は、基板と、前記基板に設けられた複数の画素と、複数の前記画素の各々に設けられる無機発光素子と、前記基板に平行な第１方向に配列された複数の検出電極と、前記第１方向と交差する第２方向に配列され、前記基板に垂直な方向からの平面視で、前記検出電極と交差して設けられる複数の駆動電極と、を有し、前記検出電極は、複数の第１直線部と、前記第１直線部と交差する方向に延びる複数の第２直線部と、前記第１直線部と前記第２直線部とを接続する第１屈曲部と、を有し、複数の前記第１直線部及び複数の前記第２直線部は金属細線であり、前記駆動電極は、複数の第３直線部と、前記第３直線部と交差する方向に延びる複数の第４直線部と、前記第３直線部と前記第４直線部とを接続する第２屈曲部と、を有し、複数の前記第３直線部及び複数の前記第４直線部は金属細線である。
図１は、第１実施形態に係る検出装置付き表示機器を示す平面図である。 図２は、図１のＩＩ－ＩＩ’断面図である。 図３は、検出装置付き表示機器が有する表示装置を示す平面図である。 図４は、複数の画素を示す平面図である。 図５は、画素回路を示す回路図である。 図６は、図３のＶＩ－ＶＩ’線に沿って切断した検出装置付き表示機器の断面図である。 図７は、複数の画素及びカソード電極を示す平面図である。 図８は、検出装置付き表示機器が有する検出装置を示す平面図である。 図９は、検出装置の構成例を示すブロック図である。 図１０は、駆動電極及び検出電極を示す平面図である。 図１１は、図１０のＸＩ－ＸＩ’断面図である。 図１２は、駆動電極及び検出電極と、発光素子との配置関係を説明するための平面図である。 図１３は、第１実施形態の第１変形例に係る検出装置を示す平面図である。 図１４は、第１実施形態の第２変形例に係る検出装置付き表示機器を示す断面図である。 図１５は、第１実施形態の第３変形例に係る検出装置付き表示機器を示す断面図である。 図１６は、第１実施形態の第４変形例に係る検出装置付き表示機器を示す断面図である。 図１７は、第２実施形態に係る検出装置付き表示機器が有する検出装置を示す平面図である。 図１８は、第２実施形態に係る検出装置付き表示機器を示す断面図である。
本発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
（第１実施形態）
図１は、第１実施形態に係る検出装置付き表示機器を示す平面図である。図１に示すように、検出装置付き表示機器１は、画像を表示させるための表示領域ＡＡと、検出領域ＦＡと、表示領域ＡＡ及び検出領域ＦＡの外側に設けられた周辺領域ＧＡと、を有する。検出領域ＦＡは、カバー部材８０に接触又は近接する外部物体（指Ｆｉｎ）等の表面の凹凸を検出するための領域である。なお、外部物体は、指Ｆｉｎに限らず、表面の凹凸に応じて検出電極Ｒｘ又は駆動電極Ｔｘの少なくとも一方と形成する容量が変化すればよく、例えば、掌紋でも良い。
本実施形態の検出装置付き表示機器１では、表示領域ＡＡと検出領域ＦＡとが一致又はほぼ一致しており、表示領域ＡＡの全面において、指Ｆｉｎ等の表面の凹凸の情報に基づいて指紋を検出することが可能となっている。表示領域ＡＡ及び検出領域ＦＡの形状は、例えば矩形である。ただし、表示領域ＡＡと検出領域ＦＡとが一致する場合に限定されず、例えば、表示領域ＡＡの一部に重なって検出領域ＦＡが設けられていてもよい。
本明細書において、第１方向Ｄｘ及び第２方向Ｄｙは、基板３０（図３参照）の表面に対して平行な方向である。第１方向Ｄｘは、第２方向Ｄｙと直交する。ただし、第１方向Ｄｘは、第２方向Ｄｙと直交しないで交差してもよい。第３方向Ｄｚは、第１方向Ｄｘ及び第２方向Ｄｙと直交する方向である。第３方向Ｄｚは、例えば、基板３０の法線方向に対応する。なお、以下、平面視とは、第３方向Ｄｚから見た場合の位置関係を示す。
図２は、図１のＩＩ－ＩＩ’断面図である。図２に示すように、検出装置付き表示機器１は、表示装置２と、検出装置６と、円偏光板７と、カバー部材８０とを有する。第３方向Ｄｚにおいて、表示装置２、検出装置６、円偏光板７及びカバー部材８０の順に積層されている。表示装置２と検出装置６、検出装置６と円偏光板７、円偏光板７とカバー部材８０は、それぞれ透光性を有する接着層８４、８５、８６により接着されている。
カバー部材８０は、第１面８０ａと、第１面８０ａと反対側の第２面８０ｂとを有する板状の部材である。カバー部材８０の第１面８０ａは、接触又は近接する指Ｆｉｎ等の表面の凹凸を検出するための検出面であり、かつ、表示装置２の画像を観察者が視認するための表示面である。カバー部材８０は、例えばガラス基板、又は樹脂基板である。なお、カバー部材８０は、板状の部材に限らず、無機絶縁膜又は有機絶縁膜で構成されたコーティング層でも良い。
周辺領域ＧＡにおいて、カバー部材８０の第２面８０ｂに加飾層８１が設けられている。加飾層８１は、カバー部材８０よりも光の透過率が小さい着色層である。加飾層８１は、周辺領域ＧＡに重畳して設けられる配線や回路等が観察者に視認されることを抑制することができる。図２に示す例では、加飾層８１は第２面８０ｂに設けられているが、第１面８０ａに設けられていてもよい。また、加飾層８１は、単層に限定されず、複数の層を重ねた構成であってもよい。
なお、カバー部材８０、表示装置２及び検出装置６は、平面視で長方形状の構成に限られず、円形状、長円形状、或いは、これらの外形形状の一部を欠落させた異形状の構成であってもよい。また、カバー部材８０は、平板状に限られない。例えば表示領域ＡＡ及び検出領域ＦＡが曲面で構成され、或いは周辺領域ＧＡが表示装置２側に湾曲する曲面で構成される場合、カバー部材８０も曲面を有してもよい。この場合、検出装置付き表示機器１は、指紋検出機能を有する曲面ディスプレイとなり、曲面ディスプレイの曲面においても指紋を検出することが可能となる。
次に、表示装置２の詳細な構成について説明する。図３は、検出装置付き表示機器が有する表示装置を示す平面図である。図３に示すように、表示装置２は、アレイ基板３と、画素Ｐｉｘと、駆動回路１２と、駆動ＩＣ（Integrated Circuit）２１０と、カソード配線１４と、を含む。アレイ基板３は、各画素Ｐｉｘを駆動するための駆動回路基板であり、バックプレーン又はアクティブマトリックス基板とも呼ばれる。アレイ基板３は、基板３０、複数のトランジスタ、複数の容量及び各種配線等を有する。
複数の画素Ｐｉｘは、基板３０の表示領域ＡＡにおいて、第１方向Ｄｘ及び第２方向Ｄｙに配列される。駆動回路１２は、基板３０の周辺領域ＧＡに設けられる。駆動回路１２は、駆動ＩＣ２１０からの各種制御信号に基づいて複数のゲート線（例えば、発光制御走査線ＢＧ、リセット制御走査線ＲＧ、初期化制御走査線ＩＧ及び書込制御走査線ＳＧ（図５参照））を駆動する回路である。駆動回路１２は、複数のゲート線を順次又は同時に選択し、選択されたゲート線にゲート駆動信号を供給する。これにより、駆動回路１２は、ゲート線に接続された複数の画素Ｐｉｘを選択する。
駆動ＩＣ２１０は、表示装置２の表示を制御する回路である。駆動ＩＣ２１０は、基板３０の周辺領域ＧＡにＣＯＧ（Chip On Glass）として実装される。これに限定されず、駆動ＩＣ２１０は、基板３０の周辺領域ＧＡに接続された配線基板の上にＣＯＦ（Chip On Film）として実装されてもよい。なお、基板３０に接続される配線基板は、例えば、フレキシブルプリント基板やリジット基板である。
カソード配線１４は、基板３０の周辺領域ＧＡに設けられる。カソード配線１４は、表示領域ＡＡの複数の画素Ｐｉｘ及び周辺領域ＧＡの駆動回路１２を囲んで設けられる。複数の発光素子５のカソード端子５３（図６参照）は、共通のカソード配線１４に電気的に接続され、固定電位（例えば、グランド電位）が供給される。なお、カソード配線１４は、一部にスリットを有し、基板３０上において、２つの異なる配線で形成されてもよい。
図４は、複数の画素を示す平面図である。図４に示すように、１つの画素Ｐｉｘは、複数の画素１１を含む。例えば、画素Ｐｉｘは、第１画素１１Ｒと、第２画素１１Ｇと、第３画素１１Ｂとを有する。第１画素１１Ｒは、第１色としての原色の赤色を表示する。第２画素１１Ｇは、第２色としての原色の緑色を表示する。第３画素１１Ｂは、第３色としての原色の青色を表示する。図４に示すように、１つの画素Ｐｉｘにおいて、第１画素１１Ｒと第２画素１１Ｇは第２方向Ｄｙで並ぶ。また、第２画素１１Ｇと第３画素１１Ｂは第１方向Ｄｘで並ぶ。なお、第１色、第２色、第３色は、それぞれ赤色、緑色、青色に限られず、補色などの任意の色を選択することができる。以下において、第１画素１１Ｒと、第２画素１１Ｇと、第３画素１１Ｂとをそれぞれ区別する必要がない場合、画素１１という。
画素１１は、それぞれ発光素子５と、アノード電極２１（第１電極）と、を有する。表示装置２は、第１画素１１Ｒ、第２画素１１Ｇ及び第３画素１１Ｂにおいて、発光素子５Ｒ、５Ｇ、５Ｂごとに異なる光（例えば、赤色、緑色、青色の光）を出射することで画像を表示する。発光素子５は、複数の画素１１の各々に設けられる。発光素子５は、平面視で、数μｍ以上、３００μｍ以下程度の大きさを有する無機発光ダイオード（ＬＥＤ：Light Emitting Diode）チップであり、一般的には、一つのチップサイズが１００μｍ以上の素子がミニＬＥＤ（ｍｉｎｉＬＥＤ）であり、数μｍ以上１００μｍ未満のサイズの素子がマイクロＬＥＤ（ｍｉｃｒｏ ＬＥＤ）である。本発明ではいずれのサイズのＬＥＤも用いることができ、表示装置２の画面サイズ（一画素の大きさ）に応じて使い分ければよい。各画素にマイクロＬＥＤを備える表示装置２は、マイクロＬＥＤ表示装置とも呼ばれる。なお、マイクロＬＥＤのマイクロは、発光素子５の大きさを限定するものではない。
なお、複数の発光素子５は、４色以上の異なる光を出射してもよい。また、複数の画素１１の配置は、図４に示す構成に限定されない。例えば、第１画素１１Ｒは第２画素１１Ｇ又は第３画素１１Ｂと第１方向Ｄｘに隣り合っていてもよい。また、第１画素１１Ｒ、第２画素１１Ｇ及び第３画素１１Ｂが、この順で第１方向Ｄｘに繰り返し配列されてもよい。
図５は、画素回路を示す回路図である。図５に示す画素回路ＰＩＣＡは、第１画素１１Ｒ、第２画素１１Ｇ及び第３画素１１Ｂのそれぞれに設けられる。画素回路ＰＩＣＡは、基板３０に設けられ、駆動信号（電流）を発光素子５に供給する回路である。なお、図５において、画素回路ＰＩＣＡについての説明は、第１画素１１Ｒ、第２画素１１Ｇ及び第３画素１１Ｂのそれぞれが有する画素回路ＰＩＣＡに適用できる。
図５に示すように、画素回路ＰＩＣＡは、発光素子５と、５つのトランジスタと、２つの容量と、を含む。具体的には、画素回路ＰＩＣＡは、発光制御トランジスタＢＣＴ、初期化トランジスタＩＳＴ、書込トランジスタＳＳＴ、リセットトランジスタＲＳＴ及び駆動トランジスタＤＲＴを含む。一部のトランジスタは、隣接する複数の画素１１で共有されていてもよい。
画素回路ＰＩＣＡが有する複数のトランジスタは、それぞれｎ型ＴＦＴ（Thin Film Transistor）で構成される。ただし、これに限定されず、各トランジスタは、それぞれｐ型ＴＦＴで構成されてもよい。
発光制御走査線ＢＧは、発光制御トランジスタＢＣＴのゲートに接続される。初期化制御走査線ＩＧは、初期化トランジスタＩＳＴのゲートに接続される。書込制御走査線ＳＧは、書込トランジスタＳＳＴのゲートに接続される。リセット制御走査線ＲＧは、リセットトランジスタＲＳＴのゲートに接続される。
発光制御走査線ＢＧ、初期化制御走査線ＩＧ、書込制御走査線ＳＧ及びリセット制御走査線ＲＧは、それぞれ駆動回路１２（図３参照）に接続される。駆動回路１２は、発光制御走査線ＢＧ、初期化制御走査線ＩＧ、書込制御走査線ＳＧ及びリセット制御走査線ＲＧに、それぞれ、発光制御信号Ｖｂｇ、初期化制御信号Ｖｉｇ、書込制御信号Ｖｓｇ及びリセット制御信号Ｖｒｇを供給する。
駆動ＩＣ２１０（図１参照）は、第１画素１１Ｒ、第２画素１１Ｇ及び第３画素１１Ｂのそれぞれの画素回路ＰＩＣＡに、時分割で映像信号Ｖｓｉｇを供給する。第１画素１１Ｒ、第２画素１１Ｇ及び第３画素１１Ｂの各列と、駆動ＩＣ２１０との間には、マルチプレクサ等のスイッチ回路が設けられる。映像信号Ｖｓｉｇは、映像信号線Ｌ２を介して書込トランジスタＳＳＴに供給される。また、駆動ＩＣ２１０は、リセット信号線Ｌ３を介して、リセット電源電位ＶｒｓｔをリセットトランジスタＲＳＴに供給する。駆動ＩＣ２１０は、初期化信号線Ｌ４を介して、初期化電位Ｖｉｎｉを初期化トランジスタＩＳＴに供給する。
発光制御トランジスタＢＣＴ、初期化トランジスタＩＳＴ、書込トランジスタＳＳＴ、及びリセットトランジスタＲＳＴは、２ノード間の導通と非導通とを選択するスイッチング素子として機能する。駆動トランジスタＤＲＴは、ゲートとドレインとの間の電圧に応じて、発光素子５に流れる電流を制御する電流制御素子として機能する。
発光素子５のカソード（カソード端子５３）は、カソード電源線Ｌ１０に接続される。また、発光素子５のアノード（アノード端子５２）は、駆動トランジスタＤＲＴ及び発光制御トランジスタＢＣＴを介してアノード電源線Ｌ１（第１電源線）に接続される。アノード電源線Ｌ１には、アノード電源電位ＰＶＤＤ（第１電位）が供給される。カソード電源線Ｌ１０には、カソード電源電位ＰＶＳＳ（第２電位）が供給される。アノード電源電位ＰＶＤＤは、カソード電源電位ＰＶＳＳよりも高い電位である。カソード電源線Ｌ１０は、カソード配線１４を含む。
また、画素回路ＰＩＣＡは、容量Ｃｓ１及び容量Ｃｓ２を含む。容量Ｃｓ１は、駆動トランジスタＤＲＴのゲートとソースとの間に形成される容量である。容量Ｃｓ２は、駆動トランジスタＤＲＴのソース及び発光素子５のアノードと、カソード電源線Ｌ１０との間に形成される付加容量である。
リセット期間では、発光制御走査線ＢＧ及びリセット制御走査線ＲＧの電位に応じて、発光制御トランジスタＢＣＴがオフ（非導通状態）となり、リセットトランジスタＲＳＴがオン（導通状態）となる。これにより、駆動トランジスタＤＲＴのソースがリセット電源電位Ｖｒｓｔに固定される。リセット電源電位Ｖｒｓｔは、リセット電源電位Ｖｒｓｔとカソード電源電位ＰＶＳＳとの電位差が、発光素子５が発光を開始する電位差よりも小さい電位である。
次に、初期化制御走査線ＩＧの電位に応じて、初期化トランジスタＩＳＴは、オンとなる。初期化トランジスタＩＳＴを介して駆動トランジスタＤＲＴのゲートが初期化電位Ｖｉｎｉに固定される。また、駆動回路１２は、発光制御トランジスタＢＣＴをオンとし、リセットトランジスタＲＳＴをオフとする。駆動トランジスタＤＲＴは、ソース電位が（Ｖｉｎｉ－Ｖｔｈ）になるとオフになり、各画素１１ごとの駆動トランジスタＤＲＴのしきい値電圧Ｖｔｈのばらつきがオフセットされる。
次に、映像信号書込動作期間では、発光制御トランジスタＢＣＴがオフになり、初期化トランジスタＩＳＴがオフになり、書込トランジスタＳＳＴがオンになる。映像信号Ｖｓｉｇが駆動トランジスタＤＲＴのゲートに入力される。
次に、発光動作期間では、発光制御トランジスタＢＣＴがオンになり、書込トランジスタＳＳＴがオフになる。アノード電源線Ｌ１から、発光制御トランジスタＢＣＴを介して駆動トランジスタＤＲＴにアノード電源電位ＰＶＤＤが供給される。駆動トランジスタＤＲＴは、ゲートソース間の電圧に応じた電流を、発光素子５に供給する。発光素子５は、この電流に応じた輝度で発光する。
なお、上述した図５に示す画素回路ＰＩＣＡの構成はあくまで一例であり、適宜変更することができる。例えば１つの画素１１での配線の数及びトランジスタの数は異なっていてもよい。
次に、検出装置付き表示機器１の断面構成について説明する。図６は、図３のＶＩ－ＶＩ’線に沿って切断した検出装置付き表示機器の断面図である。図６に示すように、表示装置２において、発光素子５は、アレイ基板３の上に設けられる。アレイ基板３は、基板３０、アノード電極２１、対向電極２４、接続電極２４ａ、各種トランジスタ、各種配線及び各種絶縁膜を有する。
基板３０は絶縁基板であり、例えば、石英、無アルカリガラス等のガラス基板、又はポリイミド等の樹脂基板が用いられる。
なお、本明細書において、基板３０の表面に垂直な方向において、基板３０から発光素子５に向かう方向を「上側」又は単に「上」とする。また、発光素子５から基板３０に向かう方向を「下側」又は単に「下」とする。また、ある構造体の上に他の構造体を配置する態様を表現するにあたり、単に「上に」と表記する場合、特に断りの無い限りは、ある構造体に接するように、直上に他の構造体を配置する場合と、ある構造体の上方に、さらに別の構造体を介して他の構造体を配置する場合との両方を含むものとする。
基板３０の上にアンダーコート膜３１が設けられる。アンダーコート膜３１、絶縁膜３２から絶縁膜３４及び絶縁膜３６、３７は、無機絶縁膜であり、例えば、酸化シリコン（ＳｉＯ２）や窒化シリコン（ＳｉＮ）等である。
駆動トランジスタＤＲＴは、アンダーコート膜３１の上に設けられる。なお、図６では、複数のトランジスタのうち、駆動トランジスタＤＲＴ及び書込トランジスタＳＳＴを示しているが、画素回路ＰＩＣＡに含まれる発光制御トランジスタＢＣＴ、初期化トランジスタＩＳＴ及びリセットトランジスタＲＳＴも、駆動トランジスタＤＲＴと同様の積層構造を有する。また、周辺領域ＧＡには、駆動回路１２に含まれるトランジスタＴｒが設けられている。
駆動トランジスタＤＲＴは、半導体層２５、第１ゲート電極２６、第２ゲート電極２７、ソース電極２８及びドレイン電極２９を有する。第１ゲート電極２６は、アンダーコート膜３１の上に設けられる。絶縁膜３２は、第１ゲート電極２６を覆ってアンダーコート膜３１の上に設けられる。半導体層２５は、絶縁膜３２の上に設けられる。半導体層２５は、例えば、ポリシリコンが用いられる。ただし、半導体層２５は、これに限定されず、微結晶酸化物半導体、アモルファス酸化物半導体、低温ポリシリコン等であってもよい。
絶縁膜３３は、半導体層２５を覆って絶縁膜３２の上に設けられる。第２ゲート電極２７は、絶縁膜３３の上に設けられる。半導体層２５において、第１ゲート電極２６と第２ゲート電極２７とに挟まれた部分にチャネル領域２５ａが設けられる。なお、駆動トランジスタＤＲＴとして、ｎ型ＴＦＴのみ示しているが、ｐ型ＴＦＴを同時に形成しても良い。
また、第２ゲート電極２７と同層に第１配線２７ａが設けられる。第１ゲート電極２６、第２ゲート電極２７及び第１配線２７ａは、例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）、モリブデン（Ｍｏ）又はこれらの合金膜で構成されている。駆動トランジスタＤＲＴは、第１ゲート電極２６及び第２ゲート電極２７が設けられたデュアルゲート構造である。ただし、これに限定されず、駆動トランジスタＤＲＴは、第１ゲート電極２６のみが設けられたボトムゲート構造でもよく、第２ゲート電極２７のみが設けられたトップゲート構造でもよい。
ソース電極２８及びドレイン電極２９は、絶縁膜３３、３４に設けられたコンタクトホールを介して、半導体層２５に接続される。ソース電極２８及びドレイン電極２９は、例えば、チタンとアルミニウムとの積層構造であるＴｉＡｌＴｉ又はＴｉＡｌの積層膜である。
絶縁膜３４を介して対向する第１配線２７ａとソース電極２８とで、保持容量Ｃｓ１が形成される。また、容量Ｃｓ１は、絶縁膜３３を介して対向する半導体層２５と第１配線２７ａとで形成される容量も含む。
なお、図６では、複数のトランジスタのうち駆動トランジスタＤＲＴの構成について説明したが、書込トランジスタＳＳＴ等の画素回路ＰＩＣＡに含まれるトランジスタ及び周辺領域ＧＡに設けられたトランジスタＴｒも駆動トランジスタＤＲＴと同様の断面構成であり、詳細な説明は省略する。
絶縁膜３５は、駆動トランジスタＤＲＴを覆って絶縁膜３４の上に設けられる。絶縁膜３５は、感光性アクリル等の有機材料が用いられる。絶縁膜３５は、平坦化膜であり、駆動トランジスタＤＲＴや各種配線により形成される凹凸を平坦化することができる。
絶縁膜３５の上に、対向電極２４、絶縁膜３６、アノード電極２１、絶縁膜３７の順に積層される。対向電極２４は、例えばＩＴＯ（Indium Tin Oxide）等の透光性を有する導電性材料で構成される。対向電極２４と同層に接続電極２４ａが設けられる。接続電極２４ａは、コンタクトホールの底部でソース電極２８と接続される。
アノード電極２１は、絶縁膜３６に設けられたコンタクトホールを介して接続電極２４ａ及びソース電極２８と電気的に接続される。これにより、アノード電極２１は、駆動トランジスタＤＲＴと電気的に接続される。アノード電極２１は、例えば、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）の積層構造としている。なお、アノード電極２１は、モリブデン、チタンのいずれか１つ以上を含む金属若しくは合金、又は、透光性導電材料であってもよい。
絶縁膜３６を介して対向するアノード電極２１と対向電極２４との間に容量Ｃｓ２が形成される。絶縁膜３７は、アノード電極２１を覆って設けられる。絶縁膜３７は、アノード電極２１の周縁部を覆っており、隣り合う画素１１のアノード電極２１を絶縁する。
絶縁膜３７は、アノード電極２１と重なる位置に、発光素子５を実装するための開口を有する。絶縁膜３７の開口の大きさは、発光素子５の実装工程における実装ズレ量等を考慮し、発光素子５よりも大きい面積の開口とする。
発光素子５は、半導体層５１、アノード端子５２（第１端子）及びカソード端子５３（第２端子）を有する。各発光素子５は、アノード端子５２がアノード電極２１に接するように実装される。アノード電極２１は、アノード端子５２にアノード電源電位ＰＶＤＤを供給する。半導体層５１は、ｎ型クラッド層、活性層及びｐ型クラッド層が積層された構成を採用することができる。
半導体層５１は、例えば、窒化ガリウム（ＧａＮ）、アルミニウムインジウムガリウムリン（ＡｌＩｎＧａＰ）あるいはアルミニウムガリウムヒ素（ＡｌＧａＡｓ）あるいはガリウムヒ素リン（ＧａＡｓＰ）等の化合物半導体が用いられる。半導体層５１は、発光素子５Ｒ、５Ｇ、５Ｂごとに異なる材料が用いられてもよい。また、活性層として、高効率化のために数原子層からなる井戸層と障壁層とを周期的に積層させた多重量子井戸構造（ＭＱＷ構造）が採用されてもよい。
複数の発光素子５の間に素子絶縁膜３８が設けられる。素子絶縁膜３８は樹脂材料で形成される。素子絶縁膜３８は、少なくとも発光素子５の側面を覆っており、発光素子５のカソード端子５３の上には、素子絶縁膜３８が設けられていない。素子絶縁膜３８の上面と、カソード端子５３の上面とが同一面を形成するように、素子絶縁膜３８は平坦に形成される。ただし、素子絶縁膜３８の上面の位置は、カソード端子５３の上面の位置と異なっていてもよい。
カソード電極２２（第２電極）は、複数の発光素子５及び素子絶縁膜３８を覆って、複数の発光素子５に電気的に接続される。より具体的には、カソード電極２２は、素子絶縁膜３８の上面と、カソード端子５３の上面とに亘って設けられる。カソード電極２２は、カソード端子５３にカソード電源電位ＰＶＳＳを供給する。カソード電極２２は、例えばＩＴＯ等の透光性を有する導電性材料が用いられる。これにより、発光素子５からの出射光を効率よく外部に取り出すことができる。
カソード電極２２は、表示領域ＡＡの外側に設けられたコンタクトホールＨ１１を介して、アレイ基板３側に設けられたカソード配線１４と接続される。具体的には、コンタクトホールＨ１１は、素子絶縁膜３８及び絶縁膜３５に設けられ、コンタクトホールＨ１１の底面にカソード配線１４が設けられる。カソード配線１４は、絶縁膜３４の上に設けられる。つまり、カソード配線１４は、ソース電極２８及びドレイン電極２９と同層に設けられ、同じ材料で形成される。カソード電極２２は、表示領域ＡＡから周辺領域ＧＡまで連続して設けられ、コンタクトホールＨ１１の底部でカソード配線１４と接続される。
カソード電極２２の上に黒色部材２３が設けられている。黒色部材２３は、例えばアノード電極２１よりも光の反射率が小さい材料で構成された低反射膜である。黒色部材２３は、黒色に着色された樹脂材料や、カーボン又は薄膜干渉により黒色を呈する金属又は金属酸化物が用いられる。
黒色部材２３には、発光素子５と重なる領域に開口ＯＰが設けられる。つまり、開口ＯＰにおいて、発光素子５の上側では、カソード電極２２と接着層８４とが接している。開口ＯＰ以外の部分では、カソード電極２２の上に設けられた黒色部材２３と、接着層８４とが接している。発光素子５から出射された光は、開口ＯＰを通って表示面側に進行し、表示画像として表示される。
また、発光素子５から側方又は下側に向けて出射された光は、アレイ基板３の各種配線で反射される。アレイ基板３で反射された光は、黒色部材２３により遮蔽され、表示面側に反射光が出射することを抑制できる。また、表示面から入射する外光は、黒色部材２３により吸収され、アレイ基板３への侵入が抑制される。これにより、アレイ基板３で反射された反射光が観察者に視認されることを抑制できる。このため、表示装置２は、画素１１間の光の混色や、意図しない不要な光が表示面から出射することを抑制することができるので、表示画像の品位の低下を抑制することができる。
カソード電極２２及び黒色部材２３の上には、接着層８４を介して検出装置６が設けられる。検出装置６は、静電容量方式の指紋センサである。検出装置６は、センサ基板６０と、駆動電極Ｔｘと、検出電極Ｒｘと、絶縁膜６８、６９とを有する。第３方向Ｄｚにおいて、センサ基板６０、駆動電極Ｔｘ、絶縁膜６８、検出電極Ｒｘ、絶縁膜６９の順に積層される。
駆動電極Ｔｘは、ＩＴＯ等の透光性を有する導電体であり、検出電極Ｒｘは、金属細線で構成される。検出電極Ｒｘ及び駆動電極Ｔｘは、発光素子５と重ならない位置に設けられる。発光素子５は、隣り合う駆動電極Ｔｘの間の領域ＳＰと重なる位置に設けられる。これにより、発光素子５から出射された光が、検出電極Ｒｘで反射されてアレイ基板３側に戻ることを抑制できる。また、出射された光の強度が、駆動電極Ｔｘを透過する際に低下することを抑制できる。
円偏光板７は、接着層８５を介して検出装置６の上に設けられる。言い換えると、基板３０に垂直な方向で、複数の発光素子５、複数の検出電極Ｒｘ及び複数の駆動電極Ｔｘは、基板３０と円偏光板７との間に設けられる。円偏光板７は、例えば、直線偏光板と、直線偏光板の一方の面側に設けられる１／４位相差板（１／４波長板ともいう）と、を備える。直線偏光板よりも１／４位相差板の方が、基板３０に近い位置に設けられる。
例えば、外光（入射光）は直線偏光板を通過することにより、直線偏光に変更される。直線偏光は１／４位相差板を通過することにより、円偏光に変更される。円偏光は、検出電極Ｒｘやアレイ基板３の配線で反射して、入射光と逆回りの円偏光（反射光）になる。反射光は、再び１／４位相差板を通過することにより、入射時と直交した直線偏光となり、直線偏光板に吸収される。これにより、検出装置付き表示機器１では、外光の反射が抑制される。
また、第３方向Ｄｚにおいて、検出装置６とアレイ基板３との間にカソード電極２２が設けられる。カソード電極２２には固定電位が供給されるため、検出装置６のシールド層としても機能する。つまり、カソード電極２２は、アレイ基板３が有する各トランジスタや各種配線で発生した電位の変動が、ノイズとして検出装置６に伝わることを抑制することができる。
図７は、複数の画素及びカソード電極を示す平面図である。なお、図７では、黒色部材２３に斜線を付けて示している。図７に示すように、黒色部材２３は、隣り合う複数の画素１１の間に亘って連続して設けられる。開口ＯＰが設けられた領域に、発光素子５が設けられる。平面視での開口ＯＰの面積は、発光素子５の面積よりも大きい。平面視での開口ＯＰの面積は、少なくとも発光素子５の上面の面積よりも大きい。
このような構成により、画素回路ＰＩＣＡに含まれる複数のトランジスタ及び各種配線（図５参照）が、黒色部材２３により覆われる。このため、黒色部材２３は、外光がアレイ基板３で反射することを良好に抑制できる。
次に、検出装置６の詳細な構成について説明する。図８は、検出装置付き表示機器が有する検出装置を示す平面図である。図８に示すように、検出装置６は、センサ基板６０と、センサ基板６０の第１面６０ａ側に設けられたセンサ部６４と、駆動電極ドライバ６２と、検出電極選択回路６３と、を備える。センサ部６４は、駆動電極Ｔｘと、検出電極Ｒｘと、を含む。センサ基板６０は、可視光を透過可能な透光性を有するガラス基板である。又は、センサ基板６０は、ポリイミド等の樹脂で構成された透光性の樹脂基板又は樹脂フィルムであってもよい。センサ部６４は、透光性を有するセンサである。
駆動電極Ｔｘ及び検出電極Ｒｘは、検出領域ＦＡに設けられている。複数の駆動電極Ｔｘは、第２方向Ｄｙに並んで配置されている。複数の駆動電極Ｔｘは、それぞれ第１方向Ｄｘに延在している。複数の検出電極Ｒｘは、第１方向Ｄｘに並んで配置されている。複数の検出電極Ｒｘは、それぞれ第２方向Ｄｙに延在している。平面視で、複数の駆動電極Ｔｘは、複数の検出電極Ｒｘと交差して設けられる。
駆動電極ドライバ６２及び検出電極選択回路６３は、センサ基板６０の周辺領域ＧＡに設けられる。駆動電極Ｔｘは、駆動電極ドライバ６２に電気的に接続される。各検出電極Ｒｘは、検出電極選択回路６３を介して、センサ基板６０の周辺領域ＧＡに設けられた配線基板６５に電気的に接続される。配線基板６５は、例えば、フレキシブルプリント基板である。又は、配線基板６５はリジッド基板でもよい。
検出電極Ｒｘと駆動電極Ｔｘとの交差部分に、それぞれ静電容量が形成される。センサ部６４において、相互静電容量方式のタッチ検出動作を行う際、駆動電極ドライバ６２は、駆動電極Ｔｘを時分割的に順次選択し、選択された駆動電極Ｔｘに駆動信号Ｖｓを供給する。そして、接触又は近接する指Ｆｉｎ等の表面の凹凸による、駆動電極Ｔｘと検出電極Ｒｘとの間の容量変化に応じた検出信号Ｖｄｅｔが検出電極Ｒｘから出力される。これにより、センサ部６４により指紋検出が行われる。なお、駆動電極ドライバ６２は、複数の駆動電極Ｔｘを含む駆動電極ブロックごとに順次選択して駆動してもよい。
図８では、駆動電極ドライバ６２、検出電極選択回路６３等の各種回路が、センサ基板６０の周辺領域ＧＡに設けられている場合を示しているが、これはあくまで一例である。各種回路の少なくとも一部は、配線基板６５に実装された検出用ＩＣに含まれていてもよい。又は、各種回路の少なくとも一部は、表示装置２の駆動ＩＣ２１０（図３参照）に含まれていてもよい。
図９は、検出装置の構成例を示すブロック図である。図９に示すように、検出装置６は、さらに、検出制御回路６１と、検出回路４０と、を有する。検出制御回路６１は、センサ部６４、検出電極選択回路６３、駆動電極ドライバ６２、検出回路４０の各動作を制御する。
駆動電極ドライバ６２は、検出制御回路６１から供給される制御信号に基づいて、センサ部６４の駆動電極Ｔｘに検出用の駆動信号Ｖｓを供給する回路である。駆動信号Ｖｓは、例えば、所定の周波数（例えば数ｋＨｚ～数百ｋＨｚ程度）の交流矩形波である。なお、駆動信号Ｖｓの交流波形は、サイン波や三角波であってもよい。検出電極選択回路６３は、検出制御回路６１から供給される制御信号に基づいて、センサ部６４の検出電極Ｒｘを選択して、検出回路４０に接続する。検出電極選択回路６３は、例えば、マルチプレクサである。
検出回路４０は、検出制御回路６１から供給される信号と、検出電極Ｒｘから出力される検出信号Ｖｄｅｔとに基づいて、指Ｆｉｎの形状や指紋を検出する回路である。例えば、検出回路４０は、センサ部６４に接触又は近接する指Ｆｉｎ等の表面の凹凸に応じた検出信号Ｖｄｅｔの変化を検出する。検出回路４０は、検出信号増幅回路４２と、Ａ／Ｄ変換回路４３と、信号処理回路４４と、座標抽出回路４５と、合成回路４６と、検出タイミング制御回路４７と、を備える。検出タイミング制御回路４７は、検出制御回路６１から供給されるクロック信号に基づいて、検出信号増幅回路４２と、Ａ／Ｄ変換回路４３と、信号処理回路４４と、座標抽出回路４５と、合成回路４６とが同期して動作するように制御する。
検出信号Ｖｄｅｔは、センサ部６４から検出回路４０の検出信号増幅回路４２に供給される。検出信号増幅回路４２は、検出信号Ｖｄｅｔを増幅する。検出信号増幅回路４２は、例えば、複数の積分回路と、複数の積分回路とそれぞれ接続される複数の端子を有し、検出電極選択回路６３は、当該複数の端子と、選択された検出電極Ｒｘとを接続する。Ａ／Ｄ変換回路４３は、検出信号増幅回路４２から出力されるアナログ信号をデジタル信号に変換する。検出信号増幅回路４２及びＡ／Ｄ変換回路４３は、例えば、アナログ・フロント・エンド（Ａｎａｌｏｇ Ｆｒｏｎｔ Ｅｎｄ：ＡＦＥ）回路である。
信号処理回路４４は、Ａ／Ｄ変換回路４３の出力信号に基づいて、センサ部６４に対する指Ｆｉｎの凹凸の接触又は近接の有無を検出する論理回路である。信号処理回路４４は、指Ｆｉｎの凹凸による検出信号の差分の信号（絶対値｜ΔＶ｜）を取り出す処理を行う。信号処理回路４４は、絶対値｜ΔＶ｜を所定のしきい値電圧と比較し、この絶対値｜ΔＶ｜がしきい値電圧未満であれば、指Ｆｉｎの凹部が接触状態であると判断する。一方、信号処理回路４４は、絶対値｜ΔＶ｜がしきい値電圧以上であれば、指Ｆｉｎの凸部が接触状態であると判断する。このようにして、検出回路４０は、指Ｆｉｎの凹凸の接触又は近接を検出することが可能となる。
座標抽出回路４５は、信号処理回路４４において指Ｆｉｎの凹凸の接触又は近接が検出されたときに、その検出座標を求める論理回路である。座標抽出回路４５は、検出座標を合成回路４６に出力する。合成回路４６は、座標抽出回路４５から出力された検出座標を組み合わせて、接触又は近接する指Ｆｉｎの形状や指紋を示す二次元情報を生成する。合成回路４６は、二次元情報を検出回路４０の出力信号Ｖｏｕｔとして出力する。又は、合成回路４６は、二次元情報に基づいた画像を生成し、画像情報を出力信号Ｖｏｕｔとしてもよい。又は、検出回路４０は、座標抽出回路４５及び合成回路４６を有さず、信号処理回路４４により取り出された信号を出力信号Ｖｏｕｔとして出力してもよい。
検出回路４０は、上述した検出用ＩＣに含まれる。ただし、検出回路４０の機能の一部は、駆動ＩＣ２１０に含まれていてもよく、外部のＭＰＵ（Ｍｉｃｒｏ－ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）の機能として設けられてもよい。
図１０は、駆動電極及び検出電極を示す平面図である。図１０に示すように、検出電極Ｒｘの形状は、平面視で、ジグザグ状の金属細線である。検出電極Ｒｘは、全体として第２方向Ｄｙに延在している。具体的には、検出電極Ｒｘは、複数の第１直線部ＲｘＬ１と、複数の第２直線部ＲｘＬ２と、複数の屈曲部ＲｘＢと、を有する。第２直線部ＲｘＬ２は、第１直線部ＲｘＬ１と交差する方向に延びている。第１直線部ＲｘＬ１及び複数の第２直線部ＲｘＬ２は、金属細線である。また、屈曲部ＲｘＢは、第１直線部ＲｘＬ１と第２直線部ＲｘＬ２とを接続している。
第１直線部ＲｘＬ１は、第１方向Ｄｘ及び第２方向Ｄｙと交差するＤ１方向に延びている。第２直線部ＲｘＬ２は、第１方向Ｄｘ及び第２方向Ｄｙと交差するＤ２方向に延びている。第２方向Ｄｙに対して、Ｄ１方向は、Ｄ２方向とは反対側に傾斜する。Ｄ１方向と第２方向Ｄｙとが成す角度は、Ｄ２方向と第２方向Ｄｙとが成す角度と等しい。また、第１直線部ＲｘＬ１と第２直線部ＲｘＬ２は、第１方向Ｄｘに平行な仮想線を軸に、左右対称となるように配置されている。
配置間隔Ｐｒｘは、隣り合う検出電極Ｒｘ間において、第１方向Ｄｘにおける屈曲部ＲｘＢの間隔である。また、配置間隔Ｐｒｙは、複数の検出電極Ｒｘの各々において、第２方向Ｄｙにおける屈曲部ＲｘＢの間隔である。本実施形態では、例えば、配置間隔Ｐｒｘは配置間隔Ｐｒｙよりも小さい。
図１０に示すように、複数の駆動電極Ｔｘ－１、Ｔｘ－２、Ｔｘ－３、Ｔｘ－４、…は、第２方向Ｄｙに並んで配置される。駆動電極Ｔｘ－１、Ｔｘ－２は、検出電極Ｒｘの第１直線部ＲｘＬ１と交差する。駆動電極Ｔｘ－３、Ｔｘ－４は、検出電極Ｒｘの第２直線部ＲｘＬ２と交差する。なお、以下の説明において、駆動電極Ｔｘ－１、Ｔｘ－２、Ｔｘ－３、Ｔｘ－４、…を区別して説明する必要がない場合には、単に駆動電極Ｔｘと表す。
複数の駆動電極Ｔｘ－１、Ｔｘ－２、Ｔｘ－３、Ｔｘ－４、…は、それぞれ複数の電極部ＴｘＥと、複数の接続部ＴｘＣとをそれぞれ有する。複数の駆動電極Ｔｘの各々において、複数の電極部ＴｘＥは第１方向Ｄｘに並んでおり、互いに離隔して配置されている。また、複数の駆動電極Ｔｘの各々において、接続部ＴｘＣは、複数の電極部ＴｘＥのうち隣り合う電極部ＴｘＥ同士を接続している。また、第３方向Ｄｚから見て、１本の検出電極Ｒｘは、隣り合う電極部ＴｘＥの間を通って接続部ＴｘＣと交差している。複数の電極部ＴｘＥ及び複数の接続部ＴｘＣは、ＩＴＯ等の透光性を有する導電性材料で構成される。
電極部ＴｘＥは、第１電極部ＴｘＥ１と、第１電極部ＴｘＥ１とは異なる形状を有する第２電極部ＴｘＥ２と、を含む。第３方向Ｄｚから見て、第１電極部ＴｘＥ１と、第２電極部ＴｘＥ２はそれぞれ平行四辺形である。第１電極部ＴｘＥ１を上下反転させた形状が、第２電極部ＴｘＥ２の形状となっている。
駆動電極Ｔｘ－１、Ｔｘ－２は、複数の第１電極部ＴｘＥ１を備える。複数の第１電極部ＴｘＥ１は、第１直線部ＲｘＬ１に沿って設けられ、それぞれ、第１直線部ＲｘＬ１と平行な２辺と、第１直線部ＲｘＬ１と直交する２辺とを有する四角形状である。また、駆動電極Ｔｘ－３、Ｔｘ－４は、複数の第２電極部ＴｘＥ２を備える。複数の第２電極部ＴｘＥ２は、第２直線部ＲｘＬ２に沿って設けられ、それぞれ、第２直線部ＲｘＬ２と平行な２辺と、第２直線部ＲｘＬ２と直交する２辺とを有する四角形状である。
これにより、第１電極部ＴｘＥ１及び第２電極部ＴｘＥ２は、ジグザグ状の検出電極Ｒｘに沿って配置される。また、検出電極Ｒｘと、各電極部ＴｘＥとの離隔距離を一定の長さにすることができる。なお、１つの第１直線部ＲｘＬ１又は第２直線部ＲｘＬ２に対応する電極部ＴｘＥの数は、１つでも３以上の整数であってもよい。
また、第２方向Ｄｙにおける駆動電極Ｔｘの配置間隔をＰｔとする。配置間隔Ｐｔは、検出電極Ｒｘの屈曲部ＲｘＢの配置間隔Ｐｒｙの１／２程度である。なお、これに限定されず、配置間隔Ｐｔは、配置間隔Ｐｒｙの１／ｎ（ｎは１以上の整数である）であってもよい。配置間隔Ｐｔは、例えば５０μｍ以上、１００μｍ以下である。
また、複数の接続部ＴｘＣの長手方向は、一方向に揃っていることが好ましい。例えば、駆動電極Ｔｘが有する接続部ＴｘＣの長手方向は、全て第１方向Ｄｘとなっている。また、複数の接続部ＴｘＣは同一直線上に配置される。これにより、検出電極Ｒｘと交差する接続部ＴｘＣの形状が揃うため、検出電極Ｒｘと接続部ＴｘＣとの間の容量のばらつきを抑制できる。また、複数の接続部ＴｘＣと重なる領域に金属層ＴｘＣａが設けられる。これにより、接続部ＴｘＣを細幅に設けた場合でも、接続部ＴｘＣと金属層ＴｘＣａとの積層体の抵抗値を抑制することができる。
なお、複数の接続部ＴｘＣが同一直線上に設けられる構成に限定されず、第１方向Ｄｘに隣り合う複数の接続部ＴｘＣにおいて、第２方向Ｄｙでの位置が異なって配置されていてもよい。この場合、電極部ＴｘＥと比べて光の透過率が低い金属層ＴｘＣａが一直線状に並ばないので、検出装置付き表示機器１はモアレ等の意図しない模様の発生を抑制することができる。
なお、電極部ＴｘＥは、それぞれ平行四辺形状であるが、矩形状、多角形状、異形状であってもよい。例えば、隣接する屈曲部ＲｘＢ間に配置され、第１直線部ＲｘＬ１と平行な２辺を有する第１部分と、第２直線部ＲｘＬ２と平行な２辺を有する第２部分が結合した多角形状からなる第３電極部を有してもよい。言い換えると、１つの第１直線部ＲｘＬ１と１つの第２直線部ＲｘＬ２とこれらとつなぐ屈曲部ＲｘＢとからなる部分構造に隣接する電極部ＴｘＥの個数は偶数に限らず、奇数であってもよい。
ダミー電極ＴｘＤ１、ＴｘＤ２、ＴｘＤ３は、第２方向Ｄｙに隣り合う駆動電極Ｔｘの間に設けられる。具体的には、Ｄ１方向に隣り合う第１電極部ＴｘＥ１の間には、ダミー電極ＴｘＤ１が設けられ、Ｄ２方向に隣り合う第２電極部ＴｘＥ２の間には、ダミー電極ＴｘＤ２が設けられる。また、第１電極部ＴｘＥ１と第２電極部ＴｘＥ２との間には、ダミー電極ＴｘＤ３が設けられる。ダミー電極ＴｘＤ１、ＴｘＤ２、ＴｘＤ３と各電極部ＴｘＥとは、スリットＳＬにより離隔している。なお、以下の説明において、ダミー電極ＴｘＤ１、ＴｘＤ２、ＴｘＤ３を区別して説明する必要がない場合には、単にダミー電極ＴｘＤと表す。ダミー電極ＴｘＤは、ＩＴＯ等の透光性を有する導電性材料であり、駆動電極Ｔｘと同じ材料で形成される。
ダミー電極ＴｘＤ１は、第１直線部ＲｘＬ１と平行な２辺と、第１直線部ＲｘＬ１と直交する２辺とを有する四角形状である。ダミー電極ＴｘＤ２は、第２直線部ＲｘＬ２と平行な２辺と、第２直線部ＲｘＬ２と直交する２辺とを有する四角形状である。ダミー電極ＴｘＤ１及びダミー電極ＴｘＤ２の面積は、それぞれ第１電極部ＴｘＥ１及び第２電極部ＴｘＥ２の面積よりも小さい。ダミー電極ＴｘＤ３は、第１直線部ＲｘＬ１と直交する辺ｓ１と、第２直線部ＲｘＬ２と直交する辺ｓ２と、第１直線部ＲｘＬ１と平行な辺ｓ３と、第２直線部ＲｘＬ２と平行な辺ｓ４と、を有する。第２方向Ｄｙにおけるダミー電極ＴｘＤの配置間隔Ｐｄは、駆動電極Ｔｘの配置間隔Ｐｔと等しい。
検出電極Ｒｘを挟んで配置された複数のスリットＳＬは、同一直線上に揃わないように配置される。言い換えると、スリットＳＬの延長方向には、検出電極Ｒｘを挟んで電極部ＴｘＥが配置される。これにより、電極部ＴｘＥ及びダミー電極ＴｘＤが設けられていない部分が、小さいピッチで屈曲するように配置されるので、検出装置６は、検出領域ＦＡに意図しない模様（例えば、モアレ、光を反射した模様）が発生することを抑制することができる。
図１０に示すセンサ部６４では、駆動電極Ｔｘの形状と検出電極Ｒｘの形状との位置関係が電極間で揃っているこのため、駆動電極Ｔｘの容量のばらつきや、検出電極Ｒｘの容量のばらつきが小さい。また、センサ部６４における座標の算出の補正等も実行し易いという利点がある。
図１１は、図１０のＸＩ－ＸＩ’断面図である。なお、図１１では、検出領域ＦＡの層構造と周辺領域ＧＡの層構造との関係を示すために、検出領域ＦＡのＸＩ－ＸＩ’線に沿う断面と、周辺領域ＧＡのトランジスタＴｒＳを含む部分の断面とを、模式的に繋げて示している。トランジスタＴｒＳは、駆動電極ドライバ６２が有する素子である。
図１１に示すように、センサ基板６０は、第１面６０ａと、第１面６０ａと反対側の第２面６０ｂとを有する。駆動電極Ｔｘ及び検出電極Ｒｘは、センサ基板６０の第１面６０ａ側に設けられる。具体的には、第１面６０ａには、絶縁膜６６、６７が積層される。駆動電極Ｔｘは、絶縁膜６７の上に設けられる。電極部ＴｘＥ及び金属層ＴｘＣａは、絶縁膜６７の上に設けられ、接続部ＴｘＣは、金属層ＴｘＣａを覆って設けられる。絶縁膜６８は、駆動電極Ｔｘを覆って絶縁膜６７の上に設けられる。
検出領域ＦＡにおいて、検出電極Ｒｘは絶縁膜６８の上に設けられている。検出電極Ｒｘは、接続部ＴｘＣ及び金属層ＴｘＣａと重なる位置に設けられる。絶縁膜６８により、検出電極Ｒｘと駆動電極Ｔｘとの間が絶縁されている。検出電極Ｒｘは、例えば、第１金属層１４１、第２金属層１４２及び第３金属層１４３を有する。第３金属層１４３上に第２金属層１４２が設けられており、第２金属層１４２上に第１金属層１４１が設けられている。
例えば、第１金属層１４１、第３金属層１４３の材料には、モリブデン（Ｍｏ）又はモリブデン合金が用いられる。第２金属層１４２の材料には、アルミニウム（Ａｌ）又はアルミニウム合金が用いられる。第１金属層１４１は、第２金属層１４２よりも可視光の反射率が低い。
絶縁膜６９は、検出電極Ｒｘ及び絶縁膜６８の上に設けられる。絶縁膜６９によって、検出電極Ｒｘの上面及び側面は覆われている。絶縁膜６９には、シリコン窒化膜あるいはシリコン酸窒化膜あるいはアクリル樹脂など、高屈折率で低反射率の膜が用いられる。
駆動電極Ｔｘは、検出領域ＦＡから周辺領域ＧＡまで延在し、トランジスタＴｒＳに接続される。トランジスタＴｒＳは、ゲート電極１０３、半導体層１１３、ソース電極１２３及びドレイン電極１２５を有する。ゲート電極１０３は、センサ基板６０の上に設けられる。絶縁膜６６は、ゲート電極１０３の上に設けられる。半導体層１１３は、絶縁膜６６の上に設けられる。
絶縁膜６７は、半導体層１１３の上に設けられる。ソース電極１２３及びドレイン電極１２５は、絶縁膜６７の上に設けられる。ソース電極１２３は、絶縁膜６７に設けられたコンタクトホール６７Ｈ１を介して半導体層１１３と接続される。ドレイン電極１２５は、絶縁膜６７に設けられたコンタクトホール６７Ｈ２を介して半導体層１１３と接続される。
ソース電極１２３及びドレイン電極１２５の上に絶縁膜６８Ａが設けられる。駆動電極Ｔｘは、絶縁膜６８Ａに設けられたコンタクトホール６８Ｈを介してドレイン電極１２５と接続される。
図１２は、駆動電極及び検出電極と、発光素子との配置関係を説明するための平面図である。図１２に示すように、複数の発光素子５は、平面視で、第１方向Ｄｘに隣り合う複数の検出電極Ｒｘの間に配置される。かつ、複数の発光素子５は、平面視で、第２方向Ｄｙに隣り合う複数の駆動電極Ｔｘの間に設けられる。言い換えると、複数の発光素子５は、平面視で、複数の検出電極Ｒｘ及び複数の駆動電極Ｔｘと重ならない領域に設けられる。
具体的には、発光素子５Ｇ、５Ｂは、第１方向Ｄｘに隣り合う複数の第１直線部ＲｘＬ１の間に配置され、かつ、Ｄ１方向に隣り合う複数の第１電極部ＴｘＥ１の間に配置される。又、発光素子５Ｇ、５Ｂは、第１方向Ｄｘに隣り合う複数の第２直線部ＲｘＬ２の間に配置され、かつ、Ｄ２方向に隣り合う複数の第２電極部ＴｘＥ２の間に配置される。発光素子５Ｂと発光素子５Ｇとは検出電極Ｒｘを挟んで第１方向Ｄｘに隣り合って配置される。発光素子５Ｇ、５Ｂは、それぞれダミー電極ＴｘＤ１又はダミー電極ＴｘＤ２と重なる位置に配置される。
また、発光素子５Ｒは、第１方向Ｄｘに隣り合う複数の屈曲部ＲｘＢの間に配置され、かつ、第２方向Ｄｙに隣り合う第１電極部ＴｘＥ１と第２電極部ＴｘＥ２との間に配置される。発光素子５Ｒは、それぞれダミー電極ＴｘＤ３と重なる位置に配置される。
第１方向Ｄｘにおける発光素子５の配置間隔ＰＬｘは、検出電極Ｒｘの配置間隔Ｐｒｘ（図１０参照）と同程度である。第２方向Ｄｙにおける発光素子５の配置間隔ＰＬｙは、検出電極Ｒｘの配置間隔Ｐｒｙ（図１０参照）の１／２程度である。また、発光素子５Ｒの第１方向Ｄｘでの位置は、発光素子５Ｇの第１方向Ｄｘでの位置とずれて配置される。
なお、配置間隔ＰＬｘは、１つの画素Ｐｉｘを構成する複数の発光素子５のうち、第１方向Ｄｘの一方に位置する発光素子５（例えば、発光素子５Ｂ）と、第１方向Ｄｘの他方に位置する発光素子５（例えば、発光素子５Ｒ）との間の配置間隔である。配置間隔ＰＬｙは、同様に、１つの画素Ｐｉｘを構成する複数の発光素子５のうち、第２方向Ｄｙの一方に位置する発光素子５（例えば、発光素子５Ｂ）と、第２方向Ｄｙの他方に位置する発光素子５（例えば、発光素子５Ｒ）との間の配置間隔である。
このような構成により、複数の発光素子５は、少なくとも検出電極Ｒｘと重ならない位置に配置される。このため、発光素子５から出射された光が検出電極Ｒｘで反射されることを抑制できる。また、第２方向Ｄｙに配列された複数の発光素子５には、それぞれ異なる方向に傾斜する金属細線の第１直線部ＲｘＬ１、第２直線部ＲｘＬ２又は屈曲部ＲｘＢが隣り合って設けられる。
このため、複数の発光素子５に隣り合って１つの直線状の検出電極Ｒｘが設けられた構成と比べて、検出装置付き表示機器１は、モアレ等の意図しない模様の発生を抑制することができる。したがって、検出装置付き表示機器１は、検出装置６により指紋を好適に検出するとともに、発光素子５から出射された光の不要な反射を抑制して、表示画像の品位の低下を抑制できる。
なお、図１２に示す発光素子５の配置はあくまで一例であり、異なる配置としてもよい。例えば、１つの直線部（第１直線部ＲｘＬ１又は第２直線部ＲｘＬ２）と隣り合って２つ以上の発光素子５が配置されていてもよい。また、発光素子５Ｒ、５Ｇ、５Ｂの配置を入れ換えた構成であってもよい。
（第１変形例）
図１３は、第１実施形態の第１変形例に係る検出装置を示す平面図である。なお、以下の説明では、上述した実施形態で説明したものと同じ構成要素には同一の符号を付して重複する説明は省略する。
図１３に示すように、第１変形例に係る検出装置６は、第１実施形態に比べて、一部のダミー電極ＴｘＤが設けられていない構成が異なる。具体的には、複数の発光素子５Ｒと重なる部分で、ダミー電極ＴｘＤ３が設けられていない。言い換えると、複数の発光素子５Ｒは、第２方向Ｄｙに隣り合う駆動電極Ｔｘ（第１電極部ＴｘＥ１と第２電極部ＴｘＥ２）の間の領域ＳＰに設けられる。発光素子５Ｒと重なる領域には検出装置６のセンサ基板６０及び各絶縁膜６６、６７、６８、６９（図１１参照）が設けられる。
このような構成により、発光素子５Ｒから出射された光は、ダミー電極ＴｘＤ３を透過しないで表示面に進行する。つまり、第１変形例では、上述した第１実施形態に比べて発光素子５Ｒから出射された光の透過率の低下を抑制することができる。これにより、発光素子５Ｒの発光効率が、発光素子５Ｇ、５Ｂの発光効率よりも低い場合であっても、表示面に表示される赤色の光の輝度と、青色及び緑色の光の輝度との差を抑制することができる。
なお、図１３では、発光素子５Ｒと重なる部分のダミー電極ＴｘＤ３が設けられていない構成を示したが、これに限定されない。発光素子５Ｒに加え、発光素子５Ｇ、５Ｂと重なる部分のダミー電極ＴｘＤ１、ＴｘＤ２が設けられていない構成であってもよい。
（第２変形例）
図１４は、第１実施形態の第２変形例に係る検出装置付き表示機器を示す断面図である。図１４に示すように、第２変形例の検出装置付き表示機器１において、カソード電極２２Ａが黒色の導電体で構成される。黒色の導電体として、例えばカーボン又は薄膜干渉により黒色を呈する金属等が挙げられる。カソード電極２２Ａには、発光素子５のカソード端子５３と重なる部分に開口２２Ａａが設けられる。カソード電極２２Ａは、カソード端子５３の周縁でカソード端子５３と接続される。第２変形例では、カソード電極２２Ａの上に黒色部材２３（図６参照）が設けられず、接着層８４は、カソード電極２２Ａの上及び開口２２Ａａに設けられる。
第２変形例では、第１実施形態に比べて、発光素子５の上にカソード電極２２を構成する透光性の導電体が設けられていない。このため、検出装置付き表示機器１は、発光素子５から出射された光の取り出し効率を向上させることができる。なお、第２変形例の構成は、上述した第１変形例にも適用できる。
（第３変形例）
図１５は、第１実施形態の第３変形例に係る検出装置付き表示機器を示す断面図である。図１５に示すように、第３変形例の検出装置付き表示機器１において、検出電極Ｒｘは、黒色の導電体を含む。具体的には、第１金属層１４１及び第３金属層１４３が黒色の導電体で構成される。検出電極Ｒｘの、最表層に位置する第１金属層１４１及び第３金属層１４３に黒色の導電体が用いられ、第２金属層１４２には、上述のようにアルミニウム（Ａｌ）又はアルミニウム合金が用いられる。このため、黒色の導電体を用いた構成であっても、検出電極Ｒｘの導電率の低下を抑制できる。
また、駆動電極Ｔｘは、黒色の導電体で形成された金属層ＴｘＣａを含む。金属層ＴｘＣａと接続部ＴｘＣとが積層される。
これにより、第３変形例では、表示面から入射した外光が、検出電極Ｒｘ及び金属層ＴｘＣａで反射することを抑制できる。この結果、検出装置付き表示機器１は、外光の反射を抑制して、表示面に表示される画像の輝度の低下を抑制することができる。また、第３変形例では、表示装置２での外光の反射が抑制され、かつ、検出装置６での外光の反射が抑制されるので、円偏光板７を設けない構成としてもよい。
なお、第３変形例において、検出電極Ｒｘ及び駆動電極Ｔｘの両方が黒色の導電体を含む構成に限定されない。検出電極Ｒｘ及び駆動電極Ｔｘのいずれか一方が、黒色の導電体を含んでいる構成であってもよい。また、第３変形例の構成は、上述した第１変形例及び第２変形例にも適用できる。
（第４変形例）
図１６は、第１実施形態の第４変形例に係る検出装置付き表示機器を示す断面図である。図１６に示すように、第４変形例の検出装置付き表示機器１において、検出装置６Ａの積層構造が異なる。具体的には、センサ基板６０の第１面６０ａ側に検出電極Ｒｘが設けられ、第２面６０ｂ側に駆動電極Ｔｘが設けられる。第３方向Ｄｚにおいて、発光素子５の上に、駆動電極Ｔｘ、センサ基板６０、検出電極Ｒｘの順に設けられる。検出電極Ｒｘ及び駆動電極Ｔｘの平面視での構成及び発光素子５の配置は、図１０、図１２と同様であり、詳細な説明は省略する。
第４変形例では、センサ基板６０の周辺領域ＧＡに駆動電極ドライバ６２（図８参照）が設けられず。駆動電極ドライバ６２は配線基板６５を介して接続されたＩＣに設けられる。駆動電極Ｔｘは周辺領域ＧＡに設けられた接続配線を介してＩＣに接続される。
なお、検出電極Ｒｘ及び駆動電極Ｔｘの配置は逆であってもよい。つまり、センサ基板６０の第１面６０ａ側に駆動電極Ｔｘが設けられ、第２面６０ｂ側に検出電極Ｒｘが設けられていてもよい。また、検出電極Ｒｘは、絶縁膜６８を介してセンサ基板６０に設けられているが、絶縁膜６８が設けられていなくてもよい。また、第４変形例の構成は、上述した第１変形例から第３変形例にも適用できる。
（第２実施形態）
図１７は、第２実施形態に係る検出装置付き表示機器が有する検出装置を示す平面図である。図１７に示すように、第２実施形態に係る検出装置付き表示機器１Ａにおいて、複数の駆動電極ＴｘＡは、それぞれ金属細線で構成されている。
具体的には、駆動電極ＴｘＡは、複数の第３直線部ＴｘＬ１と、複数の第４直線部ＴｘＬ２と、複数の屈曲部ＴｘＢ（第２屈曲部）と、を有する。第４直線部ＴｘＬ２は、第３直線部ＴｘＬ１と交差する方向に延在する。第３直線部ＴｘＬ１及び第４直線部ＴｘＬ２は、検出電極Ｒｘの第１直線部ＲｘＬ１及び第２直線部ＲｘＬ２とも交差する方向に延在する。また、屈曲部ＴｘＢは、第３直線部ＴｘＬ１と第４直線部ＴｘＬ２とを接続している。
駆動電極ＴｘＡの配置間隔Ｐｔｘは、複数の駆動電極ＴｘＡの各々において、第１方向Ｄｘにおける屈曲部ＴｘＢの間隔である。また、配置間隔Ｐｔｙは、隣り合う駆動電極ＴｘＡ間において、第２方向Ｄｙにおける屈曲部ＴｘＢの間隔である。本実施形態では、例えば、配置間隔Ｐｔｘは配置間隔Ｐｔｙよりも大きい。駆動電極ＴｘＡの配置間隔Ｐｔｘは、検出電極Ｒｘの配置間隔Ｐｒｘの２倍程度である。駆動電極ＴｘＡの配置間隔Ｐｔｙは、検出電極Ｒｘの配置間隔Ｐｒｙの１／２程度である。
複数の発光素子５は、第１方向Ｄｘに隣り合う検出電極Ｒｘの間、かつ、第２方向Ｄｙに隣り合う駆動電極ＴｘＡの間に配置される。具体的には、発光素子５Ｇは、第２方向Ｄｙに隣り合う第３直線部ＴｘＬ１と、第１方向Ｄｘに隣り合う第１直線部ＲｘＬ１とで囲まれた領域に設けられる。発光素子５Ｂは、第２方向Ｄｙに隣り合う第４直線部ＴｘＬ２と、第１方向Ｄｘに隣り合う第１直線部ＲｘＬ１とで囲まれた領域に設けられる。発光素子５Ｒは、第２方向Ｄｙに隣り合う第３直線部ＴｘＬ１と、第１方向Ｄｘに隣り合う第２直線部ＲｘＬ２とで囲まれた領域に設けられる。
図１８は、第２実施形態に係る検出装置付き表示機器を示す断面図である。図１８に示すように、検出装置６Ｂにおいて、駆動電極ＴｘＡは、センサ基板６０の第１面６０ａに設けられる。検出電極Ｒｘは、絶縁膜６８を介して駆動電極ＴｘＡの上に設けられる。駆動電極ＴｘＡは金属細線で構成されるので、検出電極Ｒｘとの交差部分に金属層ＴｘＣａ（図１０参照）を設ける必要がない。
また、駆動電極ＴｘＡ及び検出電極Ｒｘは、黒色の導電体で構成される。この場合、円偏光板７が設けられず、検出装置６Ｂの上に接着層８５を介してカバー部材８０が設けられる。ただし、第２実施形態においても円偏光板７を設ける構成を採用することもできる。また、駆動電極ＴｘＡは、単層に限定されない。駆動電極ＴｘＡは、検出電極Ｒｘと同様に複数の金属層が積層された積層構造とすることができる。
本実施形態において、検出装置６Ｂは、駆動電極ＴｘＡの抵抗を小さくすることができる。また、検出装置６Ｂは、駆動電極ＴｘＡと検出電極Ｒｘとの間の容量を小さくすることができる。また、本実施形態の構成は、上述した第１変形例及び第４変形例にも適用できる。
これまでの説明において、アノード端子５２、カソード端子５３として表記してきた部分においては、発光素子５の接続方向、及び電圧の印加方向によっては明細書中の記載に限定するものではなく、逆転していても良い。また、図６、図１４から図１６、図１８においては、発光素子５の一方の電極が下側に、他方の電極が上側にある構成を示しているが、その両方が下側、つまりアレイ基板３に対面する側に有る構成であっても良い。すなわち、検出装置付き表示機器１において、発光素子５の上部でカソード電極２２に接続されるフェースアップ構造に限定されず、発光素子５の下部が、アノード電極２１及びカソード電極２２に接続される、いわゆるフェースダウン構造であってもよい。
以上、本発明の好適な実施の形態を説明したが、本発明はこのような実施の形態に限定されるものではない。実施の形態で開示された内容はあくまで一例にすぎず、本発明の趣旨を逸脱しない範囲で種々の変更が可能である。本発明の趣旨を逸脱しない範囲で行われた適宜の変更についても、当然に本発明の技術的範囲に属する。上述した各実施形態及び各変形例の要旨を逸脱しない範囲で、構成要素の種々の省略、置換及び変更のうち少なくとも１つを行うことができる。
１ 検出装置付き表示機器
２ 表示装置
３ アレイ基板
５ 発光素子
６ 検出装置
７ 円偏光板
１１、Ｐｉｘ 画素
２１ アノード電極
２２ カソード電極
２３ 黒色部材
３０ 基板
３８ 素子絶縁膜
４０ 検出回路
５１ 半導体層
５２ アノード端子
５３ カソード端子
６０ センサ基板
Ｌ１ アノード電源線
Ｌ１０ カソード電源線
Ｒｘ 検出電極
ＲｘＬ１ 第１直線部
ＲｘＬ２ 第２直線部
ＲｘＢ、ＴｘＢ 屈曲部
Ｔｘ 駆動電極
ＴｘＥ 電極部
ＴｘＥ１ 第１電極部
ＴｘＥ２ 第２電極部
ＴｘＣ 接続部
ＴｘＤ１、ＴｘＤ２、ＴｘＤ３ ダミー電極
ＴｘＬ１ 第３直線部
ＴｘＬ２ 第４直線部
ＤＲＴ 駆動トランジスタ
ＳＳＴ 書込トランジスタ

Claims (18)

  1. 基板と、
    前記基板に設けられた複数の無機発光素子と、
    前記基板に平行な第１方向に配列された複数の検出電極と、
    前記第１方向と交差する第２方向に配列され、前記基板に垂直な方向からの平面視で、前記検出電極と交差して設けられる複数の駆動電極と、を有し、
    前記検出電極は、
    複数の第１直線部と、
    前記第１直線部と交差する方向に延びる複数の第２直線部と、
    前記第１直線部と前記第２直線部とを接続する屈曲部と、を有し、
    前記第２方向に隣り合う前記駆動電極の間に設けられたダミー電極を有し、
    複数の前記無機発光素子は、前記基板に垂直な方向からの平面視で、前記ダミー電極と重なる領域に配置される
    検出装置付き表示機器。
  2. 前記検出電極は、金属配線であり、
    前記駆動電極は、透光性導電体である
    請求項１に記載の検出装置付き表示機器。
  3. 基板と、
    前記基板に設けられた複数の無機発光素子と、
    前記基板に平行な第１方向に配列された複数の検出電極と、
    前記第１方向と交差する第２方向に配列され、前記基板に垂直な方向からの平面視で、前記検出電極と交差して設けられる複数の駆動電極と、を有し、
    前記検出電極は、
    複数の第１直線部と、
    前記第１直線部と交差する方向に延びる複数の第２直線部と、
    前記第１直線部と前記第２直線部とを接続する屈曲部と、を有し、
    前記駆動電極は、
    平面視で、互いに離隔して配置された複数の電極部と、
    複数の前記電極部よりも小さい幅で形成され、前記複数の電極部のうち隣り合う電極部同士を接続する接続部と、を有し、
    前記検出電極は、前記基板に垂直な方向からの平面視で、前記隣り合う電極部の間を通って前記接続部と交差し、
    前記複数の電極部は、
    複数の第１電極部と、
    平面視で、前記第１電極部とは形状が異なる複数の第２電極部と、を含み、
    複数の前記第１電極部は前記第１直線部に沿って設けられ、複数の前記第１電極部の平面視による形状は、前記第１直線部に平行な２辺を有する多角形であり、
    複数の前記第２電極部は前記第２直線部に沿って設けられ、前記第２電極部の平面視による形状は、前記第２直線部に平行な２辺を有する多角形である
    検出装置付き表示機器。
  4. 前記検出電極は、金属配線であり、
    前記駆動電極は、透光性導電体である
    請求項３に記載の検出装置付き表示機器。
  5. 複数の前記無機発光素子は、前記基板に垂直な方向からの平面視で、前記第１方向に隣り合う複数の前記検出電極の間に配置される
    請求項３に記載の検出装置付き表示機器。
  6. 前記駆動電極は、黒色の導電体を含み、
    前記黒色の導電体と前記接続部とが積層される
    請求項３に記載の検出装置付き表示機器。
  7. 前記検出電極は、黒色の導電体を含む
    請求項３に記載の検出装置付き表示機器。
  8. 円偏光板を有し、
    前記基板に垂直な方向で、複数の前記無機発光素子、複数の前記検出電極及び複数の前記駆動電極は、前記基板と前記円偏光板との間に設けられる
    請求項３に記載の検出装置付き表示機器。
  9. 前記無機発光素子は、第１端子と第２端子とを有し、
    前記無機発光素子に電気的に接続されるトランジスタと、
    前記トランジスタに電気的に接続され、前記第１端子に第１電位を供給する第１電極と、
    前記第１電位と異なる電位を有する第２電位を前記第２端子に供給する第２電極とを有し、
    前記第２電極の上には黒色部材が設けられる
    請求項３に記載の検出装置付き表示機器。
  10. 第１面と、前記第１面と反対側の第２面とを備えるセンサ基板を有し、
    前記検出電極は、前記センサ基板の前記第１面に設けられ、
    前記駆動電極は、前記センサ基板の前記第２面に設けられる
    請求項３に記載の検出装置付き表示機器。
  11. 基板と、
    前記基板に設けられた複数の画素と、
    複数の前記画素の各々に設けられる複数の発光素子と、
    前記基板に平行な第１方向に配列された複数の検出電極と、
    前記第１方向と交差する第２方向に配列され、前記基板に垂直な方向からの平面視で、前記検出電極と交差して設けられる複数の駆動電極と、を有し、
    前記複数の検出電極の各々は、
    複数の第１直線部と、前記第１直線部と交差する方向に延びる複数の第２直線部と、前記第１直線部と前記第２直線部とを接続する第１屈曲部と、を有し、複数の前記第１直線部及び複数の前記第２直線部は金属細線であり、
    前記複数の駆動電極の各々は、複数の第３直線部と、前記第３直線部と交差する方向に延びる複数の第４直線部と、前記第３直線部と前記第４直線部とを接続する第２屈曲部と、を有し、複数の前記第３直線部及び複数の前記第４直線部は金属細線であり、
    前記複数の検出電極の前記第１屈曲部は、前記第１方向に配列され、
    前記複数の駆動電極の前記第２屈曲部は、前記第２方向に配列され、
    前記第１方向で、前記第２屈曲部と重なる前記第１屈曲部と、前記第２屈曲部と重ならない前記第１屈曲部と、が交互に配置され、
    前記第２方向で、前記第１屈曲部と重なる前記第２屈曲部と、前記第１屈曲部と重ならない前記第２屈曲部と、が交互に配置される
    検出装置付き表示機器。
  12. 前記複数の発光素子は複数の無機発光素子である
    請求項１１に記載の検出装置付き表示機器。
  13. 前記複数の検出電極のうち少なくとも１つの検出電極と前記複数の駆動電極のうち少なくとも１つの駆動電極は、前記第１屈曲部と前記第２屈曲部が平面視で重なっている
    請求項１１に記載の検出装置付き表示機器。
  14. 前記複数の検出電極のうち少なくとも１つの検出電極と前記複数の駆動電極のうち少なくとも１つの駆動電極は、前記第１屈曲部と前記第２屈曲部が平面視で重なっており、
    前記複数の検出電極のうち他の少なくとも１つの検出電極は前記第１屈曲部が前記複数の駆動電極と平面視で重なっておらず、他の少なくとも１つの駆動電極の前記第２屈曲部は前記複数の検出電極と平面視で重なっていない
    請求項１１に記載の検出装置付き表示機器。
  15. 前記複数の検出電極と前記複数の駆動電極は、平面視で前記複数の発光素子と重なっていない
    請求項１４に記載の検出装置付き表示機器。
  16. 前記複数の検出電極と前記複数の駆動電極は、黒色の導電体である
    請求項１１に記載の検出装置付き表示機器。
  17. 円偏光板を有し、
    前記基板に垂直な方向で、複数の前記発光素子、複数の前記検出電極及び複数の前記駆動電極は、前記基板と前記円偏光板との間に設けられる
    請求項１１に記載の検出装置付き表示機器。
  18. 前記無機発光素子は、第１端子と第２端子とを有し、
    前記無機発光素子に電気的に接続されるトランジスタと、
    前記トランジスタに電気的に接続され、前記第１端子に第１電位を供給する第１電極と、
    前記第１電位と異なる電位を有する第２電位を前記第２端子に供給する第２電極とを有し、
    前記複数の駆動電極と前記複数の検出電極は黒色部材を含む
    請求項１２に記載の検出装置付き表示機器。
JP2023079938A 2019-03-28 2023-05-15 検出装置付き表示機器 Active JP7511051B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023079938A JP7511051B2 (ja) 2019-03-28 2023-05-15 検出装置付き表示機器

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019064550A JP7281940B2 (ja) 2019-03-28 2019-03-28 検出装置付き表示機器
JP2023079938A JP7511051B2 (ja) 2019-03-28 2023-05-15 検出装置付き表示機器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019064550A Division JP7281940B2 (ja) 2019-03-28 2019-03-28 検出装置付き表示機器

Publications (2)

Publication Number Publication Date
JP2023099644A JP2023099644A (ja) 2023-07-13
JP7511051B2 true JP7511051B2 (ja) 2024-07-04

Family

ID=72611541

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019064550A Active JP7281940B2 (ja) 2019-03-28 2019-03-28 検出装置付き表示機器
JP2023079938A Active JP7511051B2 (ja) 2019-03-28 2023-05-15 検出装置付き表示機器

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2019064550A Active JP7281940B2 (ja) 2019-03-28 2019-03-28 検出装置付き表示機器

Country Status (5)

Country Link
US (2) US11996033B2 (ja)
JP (2) JP7281940B2 (ja)
CN (2) CN118609482A (ja)
TW (3) TW202312115A (ja)
WO (1) WO2020196788A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6985983B2 (ja) * 2018-05-31 2021-12-22 株式会社ジャパンディスプレイ 表示装置
JP2020160380A (ja) * 2019-03-28 2020-10-01 株式会社ジャパンディスプレイ 指紋検出装置及び表示装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012212076A (ja) 2011-03-31 2012-11-01 Sony Corp 表示装置および電子機器
WO2014115831A1 (ja) 2013-01-24 2014-07-31 凸版印刷株式会社 タッチパネル、および、表示装置
JP2014191657A (ja) 2013-03-27 2014-10-06 Japan Display Inc タッチ検出機能付き表示装置及び電子機器
US20160313848A1 (en) 2013-11-18 2016-10-27 Lg Electronics Inc. Display apparatus using semiconductor light emitting device
JP2017162032A (ja) 2016-03-07 2017-09-14 株式会社ジャパンディスプレイ 表示装置
US20170338212A1 (en) 2016-05-20 2017-11-23 Innolux Corporation Display device
US20170337870A1 (en) 2016-05-20 2017-11-23 Innolux Corporation Display apparatus
US20180212179A1 (en) 2016-12-22 2018-07-26 Wuhan China Star Optoelectronics Technology Co., Ltd. Oled display panel and manufacture method thereof
WO2019049360A1 (ja) 2017-09-11 2019-03-14 凸版印刷株式会社 表示装置及び表示装置基板

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102566837A (zh) 2010-12-17 2012-07-11 东莞联胜液晶显示器有限公司 触控显示装置
KR102134490B1 (ko) * 2012-01-12 2020-07-16 시냅틱스 인코포레이티드 단일층 용량성 이미징 센서들
JP5812895B2 (ja) * 2012-02-28 2015-11-17 株式会社ジャパンディスプレイ 近接検出装置、近接検出方法、電子機器
JP5778119B2 (ja) * 2012-11-30 2015-09-16 株式会社ジャパンディスプレイ タッチ検出機能付き表示装置及び電子機器
CN103293785B (zh) * 2012-12-24 2016-05-18 上海天马微电子有限公司 Tn型液晶显示装置及其触控方法
US9252375B2 (en) 2013-03-15 2016-02-02 LuxVue Technology Corporation Method of fabricating a light emitting diode display with integrated defect detection test
CN105144387B (zh) 2013-03-15 2018-03-13 苹果公司 具有冗余方案的发光二极管显示器和利用集成的缺陷检测测试来制造发光二极管显示器的方法
KR102192035B1 (ko) 2013-12-02 2020-12-17 삼성디스플레이 주식회사 접촉 감지 센서를 포함하는 플렉서블 표시 장치
JP6320227B2 (ja) * 2014-01-17 2018-05-09 株式会社ジャパンディスプレイ 表示装置
JP2015143933A (ja) * 2014-01-31 2015-08-06 株式会社ジャパンディスプレイ 静電容量型センサ付き表示装置及びその駆動方法
JP2015230607A (ja) 2014-06-05 2015-12-21 株式会社ジャパンディスプレイ 表示装置
JP6425921B2 (ja) 2014-06-12 2018-11-21 株式会社ジャパンディスプレイ 画像表示装置
JP6307372B2 (ja) * 2014-07-03 2018-04-04 富士フイルム株式会社 導電性フイルム、これを備える表示装置及び導電性フイルムの評価方法
JP2016029464A (ja) * 2014-07-18 2016-03-03 株式会社半導体エネルギー研究所 表示装置
GB201413578D0 (en) 2014-07-31 2014-09-17 Infiniled Ltd A colour iled display on silicon
KR102199340B1 (ko) * 2014-10-08 2021-01-06 엘지이노텍 주식회사 터치 윈도우
WO2016088488A1 (ja) 2014-12-05 2016-06-09 凸版印刷株式会社 表示装置基板、表示装置基板の製造方法、及び、これを用いた表示装置
WO2016136661A1 (ja) * 2015-02-24 2016-09-01 シャープ株式会社 タッチセンサ付き表示装置
CN104750316A (zh) * 2015-04-22 2015-07-01 京东方科技集团股份有限公司 一种触摸屏及触摸显示装置
JP6565517B2 (ja) 2015-09-09 2019-08-28 凸版印刷株式会社 配線基板、半導体装置、および液晶表示装置
TWI581157B (zh) 2016-04-20 2017-05-01 群創光電股份有限公司 觸控顯示裝置
TWI614665B (zh) * 2016-05-31 2018-02-11 Egalax_Empia Tech Inc 電容式觸控面板
JP2018077600A (ja) 2016-11-08 2018-05-17 株式会社ジャパンディスプレイ 表示装置
CN108074552A (zh) 2016-11-18 2018-05-25 北京酷我科技有限公司 一种钢琴的电子曲谱转换方法及系统
CN108091670B (zh) 2016-11-22 2022-04-15 天马微电子股份有限公司 显示装置及其制造方法
JP7011149B2 (ja) 2016-11-22 2022-01-26 天馬微電子有限公司 表示装置及びその製造方法
JP7055592B2 (ja) 2016-12-08 2022-04-18 株式会社半導体エネルギー研究所 表示パネル、表示装置、入出力装置、情報処理装置
CN108628483B (zh) * 2017-03-15 2021-03-05 京东方科技集团股份有限公司 触控单元、互电容触控屏和触控显示装置
CN108196735A (zh) * 2017-12-29 2018-06-22 昆山国显光电有限公司 一种触控面板及触控显示装置
CN109154961A (zh) 2018-02-26 2019-01-04 深圳市汇顶科技股份有限公司 基于利用透镜-针孔模块和其他光学设计的光学成像的lcd屏上光学指纹感测
US10303921B1 (en) 2018-02-26 2019-05-28 Shenzhen GOODIX Technology Co., Ltd. On-LCD screen optical fingerprint sensing based on optical imaging with lens-pinhole module and other optical designs
KR102602739B1 (ko) * 2018-09-07 2023-11-16 삼성디스플레이 주식회사 전자 장치

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012212076A (ja) 2011-03-31 2012-11-01 Sony Corp 表示装置および電子機器
WO2014115831A1 (ja) 2013-01-24 2014-07-31 凸版印刷株式会社 タッチパネル、および、表示装置
JP2014191657A (ja) 2013-03-27 2014-10-06 Japan Display Inc タッチ検出機能付き表示装置及び電子機器
US20160313848A1 (en) 2013-11-18 2016-10-27 Lg Electronics Inc. Display apparatus using semiconductor light emitting device
JP2017162032A (ja) 2016-03-07 2017-09-14 株式会社ジャパンディスプレイ 表示装置
US20170338212A1 (en) 2016-05-20 2017-11-23 Innolux Corporation Display device
US20170337870A1 (en) 2016-05-20 2017-11-23 Innolux Corporation Display apparatus
US20180212179A1 (en) 2016-12-22 2018-07-26 Wuhan China Star Optoelectronics Technology Co., Ltd. Oled display panel and manufacture method thereof
WO2019049360A1 (ja) 2017-09-11 2019-03-14 凸版印刷株式会社 表示装置及び表示装置基板

Also Published As

Publication number Publication date
US20220013063A1 (en) 2022-01-13
CN118609482A (zh) 2024-09-06
CN113632247A (zh) 2021-11-09
WO2020196788A1 (ja) 2020-10-01
JP7281940B2 (ja) 2023-05-26
CN113632247B (zh) 2024-07-05
TW202205234A (zh) 2022-02-01
TW202103122A (zh) 2021-01-16
TWI786901B (zh) 2022-12-11
US11996033B2 (en) 2024-05-28
JP2020166057A (ja) 2020-10-08
TWI747216B (zh) 2021-11-21
TW202312115A (zh) 2023-03-16
JP2023099644A (ja) 2023-07-13
US20240185769A1 (en) 2024-06-06

Similar Documents

Publication Publication Date Title
JP7503693B2 (ja) 表示装置
JP7511051B2 (ja) 検出装置付き表示機器
US20190088904A1 (en) Display device and head mount display device
US11093065B2 (en) Display device
JP7403971B2 (ja) 検出装置
WO2020203702A1 (ja) 表示装置
JP7429581B2 (ja) 表示装置
WO2021111783A1 (ja) 表示装置
KR20190000023A (ko) 표시 장치 및 이의 제조 방법
CN113129771A (zh) 显示装置
KR20220030367A (ko) 표시 장치
CN112490268A (zh) 有机发光显示面板和包括其的有机发光显示装置
US20230306777A1 (en) Fingerprint detection device and display device
CN113632159B (en) Display device
KR20240099716A (ko) 터치 일체형 표시 장치
KR20240080912A (ko) 표시장치
KR20240075147A (ko) 발광 표시 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230515

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240528

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240624