JP7507267B2 - ジョセフソン極性および論理インバータゲート - Google Patents

ジョセフソン極性および論理インバータゲート Download PDF

Info

Publication number
JP7507267B2
JP7507267B2 JP2023007928A JP2023007928A JP7507267B2 JP 7507267 B2 JP7507267 B2 JP 7507267B2 JP 2023007928 A JP2023007928 A JP 2023007928A JP 2023007928 A JP2023007928 A JP 2023007928A JP 7507267 B2 JP7507267 B2 JP 7507267B2
Authority
JP
Japan
Prior art keywords
input
jtl
circuit
output
josephson junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023007928A
Other languages
English (en)
Other versions
JP2023052568A (ja
Inventor
ヘール，クエンティン，ピー．
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Northrop Grumman Systems Corp
Original Assignee
Northrop Grumman Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Northrop Grumman Systems Corp filed Critical Northrop Grumman Systems Corp
Publication of JP2023052568A publication Critical patent/JP2023052568A/ja
Application granted granted Critical
Publication of JP7507267B2 publication Critical patent/JP7507267B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/20—Models of quantum computing, e.g. quantum circuits or universal quantum computers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
    • H03K19/1952—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices with electro-magnetic coupling of the control current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
    • H03K19/1954—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices with injection of the control current

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Data Mining & Analysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Description

関連出願
本出願は、２０１８年２月１日に出願された米国特許出願第１５／８８７５２４号からの優先権を主張し、その全体が本明細書に組み込まれる。
本発明は、概して、量子的および古典的なデジタル超伝導回路に関し、具体的には、ジョセフソン極性および論理インバータゲートに関する。
デジタルロジックの分野では、周知かつ高度に開発された相補型金属酸化膜半導体（ＣＭＯＳ）技術が幅広く使用されている。ＣＭＯＳが技術として成熟に近づくにつれ、速度、消費電力、計算密度、相互接続帯域幅などの面で高性能化につながる可能性のある代替技術が注目されている。ＣＭＯＳ技術の代替として、典型的な信号出力約４ナノワット（ｎＷ）、典型的なデータレート毎秒２０ギガビット（Ｇｂ／ｓ）以上、動作温度約４ケルビンの超伝導ジョセフソン接合（ＪＪ）を利用した超伝導ベースの単一磁束量子回路が挙げられる。
インバータは、入力信号を出力に反転できる電気回路デバイスである。極性インバータは、ある程度の大きさを有する正の入力値を反転させて出力信号を生成するように入力信号の極性を反転させるか、または、入力値と大きさが等しく、符号または極性が反対の負の入力値を有する出力状態を生成するものである。２つの論理センスのみを有するデジタルロジックのコンテキストでは、論理インバータは、論理入力を、論理入力の反対の論理センスを有する論理出力に反転することができるゲートである。したがって、反転した「ロー」または「０」の論理入力は「ハイ」または「１」の論理出力を提供し、その逆も同様である。極性インバータは、多くの場合、論理反転に関連するバイナリ状態よりも多くの状態、例えば３つ以上の状態を含むように、入力信号の極性を反転させることができる。
一例は、ジョセフソンインバータゲート回路を提供する。回路は、少なくとも１つの単一磁束量子（ＳＦＱ）パルスを含む入力信号を供給する入力と、入力信号を出力に伝播し、入力信号を出力信号に反転するように配置された少なくとも４つのジョセフソン接合を含む半ねじれジョセフソン伝送線路（ＪＴＬ）と、を含む。半ねじれＪＴＬは、中央ループを有することができる。インバータゲート回路は、極性インバータとすることができ、それにより、入力端ジョセフソン接合を２π超伝導相に設定する入力信号の出力への伝播時に、半ねじれＪＴＬの出力端ジョセフソン接合が－２π超伝導相を示し、入力端ジョセフソン接合を０超伝導相にリセットする入力信号の出力への伝播時に、出力端ジョセフソン接合が０超伝導相を示す。あるいは、インバータゲート回路は、論理インバータとすることができ、それにより、過渡的起動期間の後、入力端ジョセフソン接合を２π超伝導相に設定する入力信号の出力への伝播時に、出力端ジョセフソン接合が０超伝導相を示し、入力端ジョセフソン接合を０超伝導相にリセットする入力信号の出力への伝播時に、出力端ジョセフソン接合が２π超伝導相を示す。
別の例は、ＳＦＱパルス入力に基づいて信号値を論理的に反転する方法を提供する。第１の正のＳＦＱパルスは、半ねじれＪＴＬの入力端に供給されて、半ねじれＪＴＬの入力側ジョセフソン接合（すなわち、半ねじれＪＴＬの出力端よりも半ねじれＪＴＬの入力端に近いジョセフソン接合）を２π超伝導相に設定する。第１の正のＳＦＱパルスを供給する前または後に、ただし第１の正のＳＦＱパルスが半ねじれＪＴＬの中央ループを通じて出力に向かって伝播し得る前に、１つのΦ０の電流が初期化電流として中央ループに注入され、それにより、第１の正のＳＦＱパルスは、初期化電流によって消滅し、中央ループを通じて半ねじれＪＴＬの出力端に向かって伝播しないようにする。これは、入力側ジョセフソン接合の超伝導相には影響しない。次に、負のＳＦＱパルスが半ねじれＪＴＬの入力端に供給されて、入力側ジョセフソン接合を０超伝導相にリセットし、それにより、負のＳＦＱパルスが、半ねじれＪＴＬの出力端に伝播して、半ねじれＪＴＬの出力側ジョセフソン接合（すなわち、半ねじれＪＴＬの入力端よりも半ねじれＪＴＬの出力端に近いジョセフソン接合）の超伝導相を２πに設定する。この方法は、第２の正のＳＦＱパルスを半ねじれＪＴＬの入力端に供給して、入力側ジョセフソン接合を２π超伝導相に設定し、それにより、第２の正のＳＦＱパルスが、半ねじれＪＴＬの出力端に伝播して、出力側ジョセフソン接合の超伝導相を０にリセットすることにより続行できる。
別の例は、ＳＦＱパルス入力に基づいて信号値を論理的に反転する別の方法を提供する。第１の正のＳＦＱパルスは、ＪＴＬの中央部分にフローティングジョセフソン接合を有するＪＴＬの入力端に供給されて、ＪＴＬの入力側ジョセフソン接合を２π超伝導相に設定する。第１の正のＳＦＱパルスを提供する前または後に、ただし第１の正のＳＦＱパルスがＪＴＬの中央部分を通じて出力に向かって伝播し得る前に、Φ０／２の電流が初期化電流としてフローティングジョセフソン接合に注入され、それにより、第１の正のＳＦＱパルスは、初期化電流によって消滅し、中央部分を通じてＪＴＬの出力端に向かって伝播しないようにする。これは、入力側ジョセフソン接合の超伝導相には影響しない。次に、負のＳＦＱパルスがＪＴＬの入力端に供給されて、入力側ジョセフソン接合を０超伝導相にリセットし、それにより、負のＳＦＱパルスがＪＴＬの出力端に伝播して、ＪＴＬの出力側ジョセフソン接合の超伝導相を２πに設定する。この方法は、第２の正のＳＦＱパルスをＪＴＬの入力端に供給して、入力側ジョセフソン接合を２π超伝導相に設定し、それにより、第２の正のＳＦＱパルスが、ＪＴＬの出力端に伝播して、出力側ジョセフソン接合の超伝導相を０にリセットすることにより続行できる。
別の例は、ＳＦＱパルス入力に基づいて信号値を論理的に反転するさらに別の方法を提供する。第１の負のＳＦＱパルスは、半ねじれＪＴＬの出力端に供給されて、半ねじれＪＴＬの出力側ジョセフソン接合を２π超伝導相に設定する。第１の負のＳＦＱパルスを供給する前または後に、ただし第１の負のＳＦＱパルスが半ねじれＪＴＬの中央ループを通じて入力に向かって伝播し得る前に、１つのΦ０の電流が初期化電流として中央ループに注入され、それにより、第１の負のＳＦＱパルスは、初期化電流によって消滅し、中央ループを通じて半ねじれＪＴＬの入力端に向かって伝播しないようにする。これは、出力側ジョセフソン接合の超伝導相には影響しない。次に、正のＳＦＱパルスが半ねじれＪＴＬの入力端に供給されて、入力側ジョセフソン接合を２π超伝導相に設定し、それにより、第正のＳＦＱパルスが、半ねじれＪＴＬの出力端に伝播して、半ねじれＪＴＬの出力側ジョセフソン接合の超伝導相を０に設定する。この方法は、第２の負のＳＦＱパルスを半ねじれＪＴＬの入力端に供給して、入力側ジョセフソン接合を０超伝導相にリセットし、それにより、第２の負のＳＦＱパルスが、半ねじれＪＴＬの出力端に伝播して、出力側ジョセフソン接合の超伝導相を２πに設定することにより続行できる。
別の例は、ＳＦＱパルス入力に基づいて信号値を論理的に反転するさらに別の方法を提供する。第１の負のＳＦＱパルスは、ＪＴＬの中央部分にフローティングジョセフソン接合を有するＪＴＬの出力端に供給されて、ＪＴＬの出力側ジョセフソン接合を２π超伝導相に設定する。第１の負のＳＦＱパルスを提供する前または後に、ただし第１の負のＳＦＱパルスがＪＴＬの中央部分を通じて入力に向かって伝播し得る前に、Φ０／２の電流が初期化電流としてフローティングジョセフソン接合に注入され、それにより、第１の負のＳＦＱパルスは、初期化電流によって消滅し、中央部分を通じてＪＴＬの入力端に向かって伝播しないようにする。これは、出力側ジョセフソン接合の超伝導相には影響しない。次に、正のＳＦＱパルスがＪＴＬの入力端に供給されて、入力側ジョセフソン接合を２π超伝導相に設定し、それにより、第正のＳＦＱパルスが、ＪＴＬの出力端に伝播して、ＪＴＬの出力側ジョセフソン接合の超伝導相を０にリセットする。この方法は、第２の負のＳＦＱパルスをＪＴＬの入力端に供給して、入力側ジョセフソン接合を０超伝導相にリセットし、それにより、第２の負のＳＦＱパルスが、ＪＴＬの出力端に伝播して、出力側ジョセフソン接合の超伝導相を２πに設定することにより続行できる。
さらに別の例は、入力端、出力端、および入力端と出力端とを接続する中央部分から構成される超伝導逆量子論理（ＲＱＬ）インバータ回路を提供する。中央部分は、少なくとも２つのＪＪを含む中央ループ、および／または１つのΦ０の電流を注入するように構成された変圧器結合ＤＣ磁束バイアス注入源と直列のフローティングジョセフソン接合のうちの少なくとも１つを含む。入力端は、入力ノードと第１のノードとの間に接続された第１のインダクタと、第１のノードと回路接地との間に接続された第１のジョセフソン接合と、第１のノードと第２のノードとの間に接続された第２のインダクタと、第２のノードと第３のノードとの間に接続された第２のジョセフソン接合と、第３のノードと回路接地との間に接続された第３のインダクタと、を含む。出力端は、第４のノードと回路接地との間に接続された第４のインダクタと、第４のノードと第５のノードとの間に接続された第３のジョセフソン接合と、第５のノードと第６のノードとの間に接続された第５のインダクタと、第６のノードと回路接地との間に接続された第４のジョセフソン接合と、第６のノードと出力ノードとの間に接続された第６のインダクタと、を含む。
さらに別の例は、ジョセフソンインバータゲート回路を提供する。回路は、少なくとも１つの単一磁束量子（ＳＦＱ）パルスを含む入力信号を供給する入力と、入力信号を出力に伝播し、入力信号を出力信号に反転するように配置された少なくとも５つのジョセフソン接合を含むＪＴＬと、を含み、そのうちの１つは、ＪＴＬの中央にあるフローティングジョセフソン接合である。インバータゲート回路は、フローティングジョセフソン接合に初期化電流を供給する単一のＤＣ磁束バイアス入力を有することができる。インバータゲート回路は、第１の例に関して定義されたように、極性インバータまたは論理インバータとすることができる。
さらに別の例は、入力端、出力端、および入力端と出力端とを接続する中央部分で構成される超伝導逆量子論理（ＲＱＬ）インバータ回路を提供し、中央部分は、フローティングジョセフソン接合と、１つのΦ０の電流を注入するように構成された変圧器結合ＤＣ磁束バイアス注入源と、を含む。入力端は、入力ノードと第１のノードとの間に接続された第１のインダクタと、第１のノードと回路接地との間に接続された第１のジョセフソン接合と、第１のノードと第２のノードとの間に接続された第２のインダクタと、第２のノードと第３のノードとの間に接続された第３のインダクタと、第３のノードと回路接地との間に接続された第２のジョセフソン接合と、を含む。出力端は、第５のノードと回路接地との間に接続された第３のジョセフソン接合と、第５のノードと第６のノードとの間に接続された第７のインダクタと、第６のノードと第７のノードとの間に接続された第８のインダクタと、第７のノードと回路接地との間に接続された第４のジョセフソン接合と、第７のノードと出力ノードとの間に接続された第１０のインダクタと、を含む。回路は、それぞれがＡＣ成分を有するバイアス信号を供給する２つのバイアス入力をさらに含むことができ、第１のバイアス入力が、第２のノードで回路に接続された第４のインダクタを介して接続され、第２のバイアス入力が、第６のノードで回路に接続された第９のインダクタを介して接続される。
半ねじれジョセフソン伝送線路（ＪＴＬ）を有する例示的なジョセフソンインバータゲートのブロック図である。 フローティングジョセフソン接合を含むＪＴＬを有する別の例示的なジョセフソンインバータゲートのブロック図である。 ＡＣバイアスされたジョセフソン接合で構成される「半ねじれ」を備えたＪＴＬのトポロジである。 半ねじれＪＴＬを使用した例示的なジョセフソン極性インバータゲートの回路図である。 図３Ａの例示的なゲートのシミュレーション結果のグラフである。 例示的な回路の機能を示す図３Ａの例示的なジョセフソン極性インバータゲートの注釈付き回路図である。 例示的な回路の機能を示す図３Ａの例示的なジョセフソン極性インバータゲートの注釈付き回路図である。 例示的な回路の機能を示す図３Ａの例示的なジョセフソン極性インバータゲートの注釈付き回路図である。 例示的な回路の機能を示す図３Ａの例示的なジョセフソン極性インバータゲートの注釈付き回路図である。 例示的な回路の機能を示す図３Ａの例示的なジョセフソン極性インバータゲートの注釈付き回路図である。 半ねじれＪＴＬを使用した例示的なジョセフソン論理インバータゲートの回路図である。 図４Ａの例示的なゲートのシミュレーション結果のグラフである。 回路の第１の機能例を示す図４Ａの例示的なジョセフソン論理インバータゲートの注釈付き概略図である。 回路の第１の機能例を示す図４Ａの例示的なジョセフソン論理インバータゲートの注釈付き概略図である。 回路の第１の機能例を示す図４Ａの例示的なジョセフソン論理インバータゲートの注釈付き概略図である。 回路の第１の機能例を示す図４Ａの例示的なジョセフソン論理インバータゲートの注釈付き概略図である。 回路の第１の機能例を示す図４Ａの例示的なジョセフソン論理インバータゲートの注釈付き概略図である。 回路の第１の機能例を示す図４Ａの例示的なジョセフソン論理インバータゲートの注釈付き概略図である。 回路の第１の機能例を示す図４Ａの例示的なジョセフソン論理インバータゲートの注釈付き概略図である。 回路の第１の機能例を示す図４Ａの例示的なジョセフソン論理インバータゲートの注釈付き概略図である。 回路の第２の機能例を示す、図４Ａの例示的なジョセフソン論理インバータゲートの注釈付き概略図である。 回路の第２の機能例を示す、図４Ａの例示的なジョセフソン論理インバータゲートの注釈付き概略図である。 回路の第２の機能例を示す、図４Ａの例示的なジョセフソン論理インバータゲートの注釈付き概略図である。 回路の第２の機能例を示す、図４Ａの例示的なジョセフソン論理インバータゲートの注釈付き概略図である。 回路の第２の機能例を示す、図４Ａの例示的なジョセフソン論理インバータゲートの注釈付き概略図である。 回路の第２の機能例を示す、図４Ａの例示的なジョセフソン論理インバータゲートの注釈付き概略図である。 回路の第２の機能例を示す、図４Ａの例示的なジョセフソン論理インバータゲートの注釈付き概略図である。 回路の第２の機能例を示す、図４Ａの例示的なジョセフソン論理インバータゲートの注釈付き概略図である。 半ねじれＪＴＬと直接結合を使用した例示的なジョセフソン論理インバータゲートの回路図である。 半ねじれＪＴＬを使用した例示的なジョセフソン論理インバータゲートの別の回路図である。 フローティングジョセフソン接合を含むＪＴＬを使用したジョセフソン極性インバータゲートの回路図である。 フローティングジョセフソン接合を含むＪＴＬを使用したジョセフソン論理インバータゲートの回路図である。 正の中央ＤＣ磁束バイアスを有する図８の例示的な論理インバータゲートのシミュレーション結果のグラフである。 負の中央ＤＣ磁束バイアスを有する図８の例示的な論理インバータゲートのシミュレーション結果のグラフである。 単一磁束量子（ＳＦＱ）パルス入力に基づいて信号値を論理的に反転する方法を示すフローチャートである。 単一磁束量子（ＳＦＱ）パルス入力に基づいて信号値を論理的に反転する方法を示すフローチャートである。
ＣＭＯＳ技術における反転には、概して、低電圧から高電圧への変換、またはその逆の変換が含まれる。位相モードロジック（ＰＭＬ）を使用する回路での信号の反転では、ＰＭＬ回路において論理状態はジョセフソン接合などの超伝導相として符号化され、このような位相が回路を伝播する正または負のパルス、例えば単一磁束量子（ＳＦＱ）パルスで設定またはリセットされるため、より困難な問題が発生する。符号化パラダイムの違いは、ＣＭＯＳ反転方法の手法および構造がＰＭＬ反転の実現に役立つものではないことを意味しており、シンプルで効果的なＰＭＬインバータを実装するには、新しい手法および構造を考案する必要がある。逆量子論理（ＲＱＬ）超伝導論理回路のファミリからの回路などの位相モード回路で信号反転を実現するための既存の手法は、極性反転変圧器と後続の論理「ハイ」に初期化するＪＴＬの使用に依存している。ただし、変圧器は物理的に大きく、高効率とする必要がある。
したがって、本開示は、概して、超伝導システムで使用するための論理ゲート回路に関する。いくつかの例では、１入力１出力の超伝導インバータゲートは、位相モード論理入力の極性反転を提供することができる。他の例では、１入力１出力の超伝導インバータゲートは、位相モード論理入力の論理反転を提供することができる。したがって、例えば、「ロー」および「ハイ」の論理状態がジョセフソン接合の０および２π超伝導相としてそれぞれ符号化される場合、ＲＱＬ超伝導回路などの超伝導回路のゲートは、ゲート入力の正のＳＦＱパルスに応答するゲート出力の負のＳＦＱパルス、およびゲート入力の負のＳＦＱパルスに応答するゲート出力の正のＳＦＱパルスを送信するように構成することができる。これらのパルスは、対応する論理「ロー」または「ハイ」状態を符号化するジョセフソン接合の位相を設定またはリセットできる。本明細書で説明するインバータは、信号経路上に物理的に大きな高効率変圧器を必要としない。
図１Ａは、入力ＩＮ１０２および入力ＩＮ１０２の反転に対応する出力ＯＵＴ１０４を有する例示的なジョセフソンインバータゲート１００のブロック図である。ジョセフソンインバータゲート１００の構成に応じて、出力ＯＵＴ１０４は、入力ＩＮ１０２の極性反転または論理反転を提供することができる。インバータゲート１００は、半ねじれジョセフソン伝送線路（ＪＴＬ）１０６を含み、これは、少なくとも４つのジョセフソン接合（ＪＪ）１０８－１、１０８－２、１０８－３、１０８－４を含み、互いに逆位相の２つのＡＣバイアスライン１１０、１１２から入力を受け取る。「半ねじれＪＴＬ」とは、従来のＪＴＬの構造に半ねじれが適用されており、出力の接地基準が入力に対してＪＴＬの反対側にあり、半ねじれＪＴＬが、印加されたＳＦＱ電圧パルスの極性を反転させることを意味する。インバータゲート１００は、４つ以上のジョセフソン接合を含むことができる。インバータゲート１００はまた、システム起動時に半ねじれＪＴＬ１０６の初期化条件を確立するために供給され得る１つ以上のＤＣ入力１１４、１１６を含み得る。例えば、ＤＣ入力１１４、１１６はそれぞれ、Φ０／２相当の電流を半ねじれＪＴＬ１０６の中央ループに注入できる。いくつかの例では、２つのΦ０／２の電流を供給して、互いに打ち消しあうことができる。他の例では、２つのΦ０／２の電流を供給し、合計して完全なΦ０にして、１つの全体のΦ０相当の電流を中央ループに配置することができる。入力ＩＮ１０２および出力ＯＵＴ１０４に供給される信号は、アサートまたはデアサートされた論理状態にそれぞれ対応する正または負の単一磁束量子（ＳＦＱ）パルスから構成することができる。対応する入力および出力論理状態は、ＪＴＬジョセフソン接合１０８－１から１０８－４の超伝導相に記憶（すなわち、符号化）することができる。
図１Ｂは、入力ＩＮ１５２および入力ＩＮ１５２の反転に対応する出力ＯＵＴ１５４を有する別の例示的なジョセフソンインバータゲート１５０のブロック図である。ゲート１００と同様に、ジョセフソンインバータゲート１５０の構成に応じて、出力ＯＵＴ１５４は、入力ＩＮ１５２の極性反転または論理反転を提供することができる。インバータゲート１５０は、少なくとも４つのジョセフソン接合（ＪＪ）１０８－１、１０８－２、１０８－３、１０８－４、さらに、減衰振動フローティングジョセフソン接合１５８－５を含むＪＴＬ１５６を含む。このコンテキストでの「フローティング」とは、ジョセフソン接合端子のどちらも接地されていないことを意味する。ＪＴＬ１５６は、２つのＡＣバイアスライン１６０、１６２から入力を受け取り、これらは、必ずしも正確ではないが、機能的には互いに逆位相である。インバータゲート１５０は、４つ以上のジョセフソン接合を含むことができる。インバータゲート１５０はまた、システム起動時にＪＴＬ１５６の初期化条件を確立するために供給され得るＤＣ入力１６４を含み得る。例えば、ＤＣ入力１６４は、Φ０／２の電流をフローティングＪＪ１５８－５に注入することができる。入力ＩＮ１５２および出力ＯＵＴ１５４に供給される信号は、アサートまたはデアサートされた論理状態にそれぞれ対応する正または負の単一磁束量子（ＳＦＱ）パルスから構成することができる。対応する入力および出力論理状態は、ＪＴＬジョセフソン接合１５８－１から１５８－４の超伝導相に記憶（すなわち、符号化）することができる。
図２は、前述のように、ＡＣバイアスされたジョセフソン接合で構成される「半ねじれ」を備えたＪＴＬのトポロジ２００を示しており、誘導性相互接続が、ねじれ点２０２で電気的に接続せずにねじれ点２０２で交差する上部および下部の太線で示されている。トポロジ２００は、ＲＱＬデータ符号化に対応することができ、全ての正のＳＦＱパルスの後に負のパルスが続く。
ＪＴＬ２００の各端は、電圧ノードではなく誘導性相互接続である上部信号伝播側および下部接地側を有しており、適切な絶縁および入力と出力との間の利得がある。ＪＴＬ２００の半ねじれ２０２は、ＪＴＬ２００が入力から出力に進むにつれて信号伝播側が接地側になることを意味する。入力ＲＱＬ Ｉｎと出力ＲＱＬ Ｏｕｔとの間の接続は誘導性であるため、トポロジ２００を短絡させることなく、入力の信号伝播側を出力で接地できる。各ジョセフソン接合は、ＡＣバイアス２０４、２０６、２０８、２１０によって提供されるバイアスによって部分的に規定される時間で局所的にトリガされ、信号が出力に伝播するまでに、電圧極性が反転する。半ねじれ２０２のため、ＡＣバイアス２０８および２１０は、ＡＣバイアス２０４、２０６とは方向が反対である（すなわち、ＡＣ位相が反転している）。論理ハイへの出力の初期化は、信号反転ステージ内で磁束バイアスを使用して実行できる（図２には図示せず）。
ＲＱＬ回路は、ＳＦＱパルスまたはそのようなパルスの列として論理変化を伝播する。したがって、信号の反転は、信号列を反転するためのＳＦＱパルスの作成または消滅を伴うように概念化されている可能性があるが、そのような機能の実装形態は物理的には困難である。したがって、論理信号をＳＦＱパルスで概念化するのではなく、論理状態は、論理要素として使用されるジョセフソン接合の超伝導相として概念化でき、位相は、全てのノードでの電圧の時間積分として定義される。トポロジ２００は、パルスを生成または消滅させようとする代わりに、入力と出力との間でジョセフソン接合位相極性を上下逆にするため、半ねじれＪＴＬトポロジ２００は、ハイ位相をロー位相に、またはその逆に変換し、それにより、端子ＲＱＬ Ｉｎで供給される次に来るＳＦＱ電圧パルスの極性を反転することができる。図２は、８つのジョセフソン接合を有するものとして半ねじれＪＴＬ２００を示しているが、本開示によるインバータは、より少ないジョセフソン接合を用いて作製することができる。
図３Ａは、図２の半ねじれトポロジモデルに従う、直接結合を備えたＲＱＬ信号極性インバータ３００の、図３Ｂに示すシミュレーション結果プロットを伴う概略図を示す。ジョセフソン接合Ｊ１、Ｊ２、Ｊ３、Ｊ４の近くに配置されたドットを参照すると、正の入力パルスが出力に伝播した後の回路３００が最終状態で示されている。初期状態（図３Ｂの０ピコ秒付近）から、ジョセフソン接合Ｊ１、Ｊ２、Ｊ３、Ｊ４の全てが０超伝導相にあり、ＩＮＰＵＴラインで正のＳＦＱパルスとして供給される入力信号により、第１のジョセフソン接合Ｊ１がトリガ（２π超伝導相に配置）され、次に、第２のジョセフソン接合Ｊ２がトリガされ、次に、第３のジョセフソン接合Ｊ３がトリガされ、次に、第４のジョセフソン接合Ｊ４がトリガ（－２π超伝導相に配置）される。第４のジョセフソン接合Ｊ４は、各ジョセフソン接合近くのジョセフソン接合超伝導相ドットの相対配置によって図３Ａに示されるように、第１のジョセフソン接合Ｊ１のトリガと比較して「反対」の極性でトリガする。したがって、ＯＵＴＰＵＴラインは、ＩＮＰＵＴでの正のＳＦＱパルスに応答して負のＳＦＱパルスを送信し、その逆も同様である。
入力（例えば、第１のジョセフソン接合Ｊ１で測定される）および出力（例えば、第４のジョセフソン接合Ｊ４で測定される）における超伝導相は、図３Ｂのグラフにプロットされている。入力超伝導相は破線でプロットされ、出力超伝導相は実線でプロットされている。グラフからわかるように、入力超伝導相が０から２πに遷移した後（約２００ピコ秒付近）、短遅延時間で、出力超伝導相が０から－２πに遷移する。続いて、負のパルスが入力に到着して入力超伝導相を０に復元すると（約３５０ピコ秒付近）、出力超伝導相も０に戻る。次に、入力に別の正のパルスが到着して入力超伝導相を再び２π（約４００ピコ秒付近）に上げると、出力超伝導相は短い伝播時間後に再び－２π位相の極性反転を示す。その後、別の負のパルスが入力に到着して入力超伝導相を再び０にすると（約４５０ピコ秒付近）、出力超伝導相も０に戻る。したがって、図３Ｂのグラフは、図３Ａの極性インバータ３００の挙動を正確に特徴付けている。
さらに図３Ａに関して、第２および第３の接合Ｊ２およびＪ３は、回路３００の中心にある超伝導ループの一部である。ＡＣバイアス信号ＡＣＩＮおよびＡＣＯＵＴは、例えば、記号中の矢印の相対的なポインティングによって示されるように、大きさが等しく、必ずしも正確ではないが、機能的にはＡＣ位相が反対であるＡＣ正弦波信号であり得る。他の相対的なＡＣ位相割り当ても、動作回路３００をもたらすことができる。適切なバイアスを供給するために、ＤＣオフセット源ＤＣＩＮおよびＤＣＯＵＴは、それぞれ、変圧器結合Ｌ９／Ｌ１０およびＬ１１／Ｌ１２を介してジョセフソン接合Ｊ２およびＪ３によって共有される中央ループにΦ０／２の電流を置くことができ、Φ０は約２．０７ミリアンペア－ピコヘンリーに等しい。これらのΦ０／２磁束バイアスは、接地へのインダクタＬ３およびＬ４を考慮して、二重ウェル電位の対称性を維持するのに役立ち、回路は、インダクタＬ３およびＬ４を介して信号を直接グラウンドに送信することを補償するために、ＤＣ磁束バイアスなしで厳しい負荷がかけられる。しかしながら、回路３００では、中央ループに供給される任意の初期化電流に関して、２つのＤＣ源ＤＣＩＮおよびＤＣＯＵＴによって供給される機能的に等しく反対の電流が互いに打ち消しあう。第１の接合Ｊ１は、インダクタＬ３を通じて回路３００の底部で接地するのではなく、インダクタＬ４を通じて回路３００の上部で接地するように負荷がかけられる。図３Ａの極性インバータでは、信号経路に高効率変圧器がないことにさらに留意されたい。（ここで使用する「高効率」変圧器とは、結合係数ｋが０．５より大きい変圧器である。すなわち、ｋ＝Ｌｍ／√（ＬｐＬｓ）＞０．５であり、式中、Ｌｍは相互インダクタンスであり、ＬｐおよびＬｓは、一次インダクタおよび二次インダクタのそれぞれの自己インダクタンスである。回路３００では、Ｌ９／Ｌ１０変圧器およびＬ１１／Ｌ１２変圧器は信号経路にない。これは、一次インダクタＬ１０およびＬ１２が、信号振幅に関係なく任意の振幅を有し得るＤＣバイアスを送信するためである。）したがって、ＤＣバイアス電流の比例スケーリングを使用して、結合を任意に小さくすることができる。
図３Ｃから３Ｇは、図３Ａの極性反転回路３００の機能例を示す。図３Ｃは、極性インバータ３００の入力に導入されて電流３０２を生じさせる正の入力パルスを示す。これにより、第１のジョセフソン接合Ｊ１がトリガされ、図３Ｄの第１のジョセフソン接合Ｊ１の上に配置されたドットで示されているように、その超伝導相が０から２πに上昇する。第１のジョセフソン接合Ｊ１のトリガにより、機能的に等しく反対の電流３０４が初期入力パルス３０２を消滅させ、電流３０６を介して回路３００を通じて初期パルスを順方向に伝播し、次に第２のジョセフソン接合Ｊ２をトリガする。図３Ｅに示されるように、第２のジョセフソン接合Ｊ２のトリガは、別の消滅電流３０８および伝播電流３１０をもたらし、これにより、第３のジョセフソン接合Ｊ３がトリガされる。図３Ｆは、電流３１０と機能的に等しく反対であり、伝播電流３１４を引き起こす、消滅電流３１２の第３のトリガを示している。最後に、同じ方法で、第４のジョセフソン接合Ｊ４がトリガされ、３１６で電流３１４が消滅し、図３Ｇの出力から負のパルス３１８が伝播する。
したがって、正の入力パルス３０２は負の出力パルス３１８をもたらすことになる。図３Ｇの信号伝播ラインの反対側にある第４のジョセフソン接合Ｊ４のドットに示されているように、第４のジョセフソン接合Ｊ４は、図３Ｂに示されている極性反転機能と一致して、結論として－２π超伝導相にある。すなわち、入力が２πのとき、出力は－２πになる。同様に、回路３００の入力に導入される後続の負のパルスは、回路３００の出力から出る正のパルスになり、全てのジョセフソン接合Ｊ１～Ｊ４を０超伝導相に戻す。
図４Ａは、図４Ｂに示される、直接結合を備えたＲＱＬ論理インバータの、付随するシミュレーション結果プロットを伴う概略図を示す。図４Ａの論理インバータは、図３Ａの極性インバータ３００と同様であるが、入力および出力を反対の論理状態に初期化することができ、例えば、入力をハイに初期化することができる。この初期化は、図３Ａの回路３００と比較して、２つのＤＣ磁束バイアスのうちの１つ（図示の場合ではＤＣＯＵＴ）の極性を逆にすることによって部分的に実行することができる。
一例として、システムの起動時に、最初の正の入力ＳＦＱパルスをＩＮＰＵＴラインに導入でき、その後すぐに、入力信号が回路４００を通じてＯＵＴＰＵＴラインに伝播し得る前に、ＤＣＩＮおよびＤＣＯＵＴバイアスが印加され、一緒に、ジョセフソン接合Ｊ２およびＪ３を含む中央ループへの１つの完全なΦ０の電流が注入される。第１の正の入力パルスが先に導入されていないと、注入された中央ループ電流によって不安定な状態が発生する可能性がある。なぜならば、他のＪＴＬと同様に、Φ０の電流を受け取ったジョセフソン接合はそれを渡そうとするが、それが入力に戻される（すなわち、第２のジョセフソン接合Ｊ２から第１のジョセフソン接合Ｊ１に戻る）のか、出力に（すなわち、第３のジョセフソン接合Ｊ３から第４のジョセフソン接合Ｊ４へ）渡されるのかは不明だからである。中央ループに完全なΦ０の電流を注入する直前に第１の正の入力ＳＦＱパルスを供給することにより、正の入力パルスは、機能的に等しく反対の中央ループ電流によって「食われ」（消滅し）、出力側ジョセフソン接合Ｊ３とＪ４の超伝導相を、初期の０超伝導相（例えば、論理「ロー」状態）から変更することなく、入力側ジョセフソン接合Ｊ１およびＪ２を２π超伝導相（例えば、論理「ハイ」状態）に保持する。したがって、初期化ＤＣ注入パルスが出力に伝播される可能性は、回路４００に第１の入力パルスを供給した後、適時にＤＣＩＮおよびＤＣＯＵＴ初期化電流をオンにすることによって回避できる。
図４Ｃ－４Ｊにより完全に示されている上記の初期化の例は、図４Ｂのプロットでは、同期間中に出力を変更することなく、ＤＣ磁束バイアスターンオンに関連する初期入力信号（すなわち、正のＳＦＱパルス）の供給によってトリガされる入力ジョセフソン接合位相の過渡期４４０として現れる。その後、後続の負のＳＦＱパルスが入力（約５０ピコ秒付近）に供給されると、出力が初めて論理「ハイ」になる。初期化中の入力側ジョセフソン接合Ｊ１およびＪ２の過渡２π超伝導相は、ジョセフソン接合Ｊ１およびＪ２の点描で満たされた超伝導相ドットによって図４Ａに示されている。入力でのハイからローへの、および出力でのローからハイへ（約５０ピコ秒付近）遷移は、図４Ａのジョセフソン接合Ｊ１およびＪ２の近くの中実ドットによって示されている。これらのドットは、ジョセフソン接合の点描で満たされた超伝導相ドットとは反対側に配置されているが、これらは０超伝導相への復元を示すことのみを意図しており、ジョセフソン接合が－２π超伝導相に遷移したことを意味するものではない。
入力に正のパルスを導入すると（約２００ピコ秒付近）、入力ジョセフソン接合超伝導相が０から２πに上昇し、出力ジョセフソン接合超伝導相が短い伝播時間の後に２πから０に低下する。入力（３５０ピコ秒付近）で負のパルスが発生すると、入力ジョセフソン接合超伝導相が２πから０に低下し、逆に、出力ジョセフソン接合超伝導相が０から２πに上昇する。入力に導入された第２の正のパルス（約４００ピコ秒付近）により、入力ジョセフソン接合超伝導相が再び０から２πに上昇し、逆に、出力ジョセフソン接合超伝導相が再び２πから０に低下する。入力（約４５０ピコ秒付近）に到達する第２の負のパルスが発生すると、入力ジョセフソン接合超伝導相が再び２πから０に低下し、逆に、出力ジョセフソン接合超伝導相が再び０から２πに上昇する。したがって、図４Ｂのプロットは、図４Ａの論理インバータ４００の挙動を正確に特徴付けている。
図４Ｂに示されていない、図４Ａの回路の別の初期化の例として、システムの起動時に、最初の負のＳＦＱパルスをＯＵＴＰＵＴラインを介して導入でき、その後すぐに、信号が回路４００を通じてＩＮＰＵＴラインに伝播し得る前に、ＤＣＩＮおよびＤＣＯＵＴバイアスが印加され、ジョセフソン接合Ｊ２およびＪ３を含む中央ループへの１つの完全なΦ０の電流が注入される。負のパルスは、機能的に等しく反対の中央ループ電流によって「食われ」（消滅し）、入力側ジョセフソン接合Ｊ１とＪ２の超伝導相を、初期の０超伝導相（例えば、論理「ロー」状態）から変更することなく、出力側ジョセフソン接合Ｊ３およびＪ４を２π超伝導相（例えば、論理「ハイ」状態）に保持する。この初期化の例は、図４Ｋ～４Ｒにより完全に示されている。どちらの初期化の例でも、初期化パルスが印加される前または後にＤＣバイアスを印加できる。
図４Ｃ～４Ｊは、図４Ａの論理インバータ回路４００の第１に説明された機能例を示し、初期化パルスは、ＩＮＰＵＴを通じて供給され、中央ループで「食われる」。図４Ｃは、論理インバータ４００のＩＮＰＵＴに導入されて電流４０２を生じさせる正の入力パルスを示す。これにより、第１のジョセフソン接合Ｊ１がトリガされ、図４Ｄの第１のジョセフソン接合Ｊ１の上に配置されたドットで示されているように、その超伝導相が０から２πに上昇する。第１のジョセフソン接合Ｊ１のトリガにより、機能的に等しく反対の電流４０４が初期電流４０２を消滅させ、電流４０６を介して回路４００を通じて初期パルスを順方向に伝播し、次に第２のジョセフソン接合Ｊ２をトリガする。図４Ｅに示されるように、第２のジョセフソン接合Ｊ２のトリガは、別の消滅電流４０８および伝播電流４１２をもたらす。
しかしながら、図３Ａの極性インバータ３００の機能とは対照的に、伝播電流４１２が回路を通じて伝播し得る前に、機能的に等しく反対の電流４１０がＤＣ電流源ＤＣＩＮおよびＤＣＯＵＴによって回路４００の中央ループに引き起こされ、第３のジョセフソン接合Ｊ３をトリガさせ得る前に電流４１２を消滅させる。したがって、第１のジョセフソン接合Ｊ１の超伝導相が２πであるにもかかわらず、第４のジョセフソン接合Ｊ４の超伝導相は０のままである。前述したように、代替として、初期化電流４０２の入力の前に、ＤＣ源によって引き起こされる中央ループ電流４１０を導入することができる。
図４Ｅに続いて、図４Ｆは、電流４１４を引き起こすために回路４００のＩＮＰＵＴに印加される負の入力パルスの後続の導入を示す。したがって、図４Ｇでは、第１のジョセフソン接合Ｊ１は、電流４１６と機能的に等しく反対の消滅電流４１４をトリガ解除する。負の入力パルスは、負の電流４１８を介して伝播し、それにより、図４Ｈに示されるように、第２のジョセフソン接合Ｊ２がトリガ解除される。同時に、消滅電流４２０および伝播電流４２２は、第２のジョセフソン接合Ｊ２のトリガ解除によって生成され、この時点で、第１および第２のジョセフソン接合Ｊ１およびＪ２の両方が、初期超伝導相０を再び示す。
次に、第２のジョセフソンＪ２のトリガ解除および回路４００の中央ループを通じた負パルス４２２の伝播により、図４Ｉに示すように、第３のジョセフソン接合Ｊ３をトリガして、電流４２２を機能的に等しく反対の電流４２４で消滅させ、また、伝播電流４２６を引き起こす。図４Ｉを図３Ｆと比較すると、第３のジョセフソン接合Ｊ３は、極性インバータ構成３００と比較して、論理インバータ構成４００において反対方向にトリガされており、したがって、それぞれの図面の第３のジョセフソン接合Ｊ３の周りのドットの相対配置で示されているように、第３のジョセフソン接合Ｊ３は、図３Ｆで取得した－２π超伝導相と比較して、図４Ｉで２π超伝導相を取得している。最後に、同じ方法で、第４のジョセフソン接合Ｊ４がトリガして、それ自体の２π超伝導相を取得し、４２８が電流４２６を消滅させ、図４ＪのＯＵＴＰＵＴから電流４３０を介して正のパルスを伝播させる。
したがって、負の入力パルス４１４が正の出力パルス４３０をもたらすことになる。さらに、図４Ｊの信号伝播ラインの手前にある第４のジョセフソン接合Ｊ４のドットに示されているように、第４のジョセフソン接合Ｊ４は、このシーケンスの終端に２π超伝導相にあり、これは、図４Ｂに示される過渡期４４０の終端に対応する。上記の機能は、図４Ｂに示される極性反転機能と一致する。すなわち、入力が０のとき、出力は２πになる。同様に、回路４００のＩＮＰＵＴに導入された後続の正のパルスは、回路４００のＯＵＴＰＵＴから負パルスを発生させ、ジョセフソン接合Ｊ１およびＪ２を２π超伝導相に配置し、ジョセフソン接合３およびＪ４を０超伝導相に戻し、再び図４Ｂおよび所望の極性インバータ機能と一致する。
図４Ｋ～４Ｒは、図４Ａの論理インバータ回路４００の第２に説明された機能例を示し、初期化パルスは、ＯＵＴＰＵＴを通じて供給され、中央ループで「食われる」。初期状態から、図４Ｋは、論理インバータ４００のＯＵＴＰＵＴに導入されて電流４５０を引き起こす負のパルスを示す。これにより、第４のジョセフソン接合Ｊ４がトリガされ、図４Ｌの第４のジョセフソン接合Ｊ４の下に配置されたドットで示されているように、その超伝導相が０から２πに上昇する。第４のジョセフソン接合Ｊ４のトリガにより、機能的に等しく反対の電流４５２が初期入力電流４５０を消滅させ、電流４５４を介して回路４００を通じて初期パルスを逆方向に伝播し、次に第３のジョセフソン接合Ｊ３をトリガする。図４Ｍに示されるように、第３のジョセフソン接合Ｊ３のトリガは、別の消滅電流４５６および伝播電流４６０をもたらす。
同様に、前述の機能に加えて、図４Ｅで前述したように、電流４６０はさらに伝播することはできないが、回路４００の中央ループにおいて、ＤＣ電流源ＤＣＩＮおよびＤＣＯＵＴによって回路４００によって中央ループに引き起こされる機能的に等しく反対の電流４５８によって「食われる」。したがって、第４のジョセフソン接合Ｊ４の超伝導相が２πであるにもかかわらず、第２のジョセフソン接合Ｊ２の超伝導相は０のままである。
図４Ｍに続いて、図４Ｎは、電流４６２を引き起こすために回路４００のＩＮＰＵＴに印加され正の入力パルスの後続の導入を示す。したがって、図４Ｏでは、第１のジョセフソン接合Ｊ１は、電流４６２と機能的に等しく反対の消滅電流４６４をトリガする。正の入力パルスは、正の電流４６６を介して伝播し、それにより、図４Ｐに示されるように、第２のジョセフソン接合Ｊ２がトリガされる。同時に、消滅電流４６８および伝播電流４７０は、第２のジョセフソン接合Ｊ２のトリガによって生成され、この時点で、４つのジョセフソン接合Ｊ１～Ｊ４は全て２π超伝導相を示す。
次に、第２のジョセフソンＪ２のトリガおよび回路４００の中央ループを通じた正のパルス４７０の伝播により、図４Ｑに示すように、第３のジョセフソン接合Ｊ３をトリガ解除して、電流４７０を機能的に等しく反対の電流４７２で消滅させ、また、伝播電流４７４を引き起こす。図４Ｑを図４Ｉと比較すると、第３のジョセフソン接合Ｊ３は、前述の動作シーケンス（図４Ｃ～４Ｊに示す）と比較して、この動作シーケンス（図４Ｋ～４Ｒに示す）によって反対方向にトリガされており、したがって、それぞれの図面の第３のジョセフソン接合Ｊ３の周りのドットの相対配置で示されているように、ジョセフソン接合Ｊ３は、図４Ｉで示された２π超伝導相と比較して、図４Ｑで０超伝導相を示す。最後に、同じ方法で、第４のジョセフソン接合Ｊ４がトリガ解除して、それ自体の０超伝導相を示し、４７６が電流４７４を消滅させ、図４Ｒの論理インバータ回路４００のＯＵＴＰＵＴから負のパルス４７８を伝播させる。
したがって、正の入力パルス４６２は負の出力パルス４７８をもたらすことになる。さらに、図４Ｒの第４のジョセフソン接合Ｊ４の近くにドットがないことにより示されるように、第４のジョセフソン接合Ｊ４は、このシーケンスの終端に０超伝導相にある。上記の機能は、所望の極性インバータ機能と一致する。すなわち、入力が２πのとき、出力は０になる。同様に、回路４００のＩＮＰＵＴに導入された後続の負のパルスは、回路４００のＯＵＴＰＵＴから正のパルスを発生させ、ジョセフソン接合Ｊ１およびＪ２を０超伝導相に戻し、ジョセフソン接合Ｊ３およびＪ４を２π超伝導相に配置し、再び所望の極性インバータ機能と一致する。
図５は、各側の追加の接合、すなわちジョセフソン接合Ｊ５およびＪ６を使用した磁束バイアスの注入を有する直接結合を備えたＲＱＬ論理インバータ５００の例示的な概略図を示す。この実装形態は、「デジタル磁束バイアス」実装形態とも呼ばれ得る。この構成５００では、バイアスＤＣＩＮおよびＤＣＯＵＴは、ジョセフソン接合Ｊ５およびＪ６におけるそれぞれの２π位相前進をトリガする。回路５００の中央ループの左側で、Ｌ９分岐およびＪ５／Ｌ１０分岐のインダクタンスが類似している場合、ＤＣＩＮの値に対する感度を下げて、所望のΦ０／２磁束バイアスが取得される。同様に、回路５００の中央ループの右側で、Ｌ１２分岐およびＪ６／Ｌ１３分岐のインダクタンスが類似している場合、ＤＣＯＵＴの値に対する感度を下げて、所望のΦ０／２磁束バイアスが取得される。その他の点では、回路５００は、図４Ａの前述の論理インバータ４００と同様に動作し、入力ジョセフソン接合Ｊ１、Ｊ２対出力ジョセフソン接合Ｊ３、Ｊ４における反対の超伝導相は、所望の論理反転機能を達成するために、回路４００に関して既に説明したように回路５００で実現することができる。
図６は、前述の例と比較してより高い出力駆動を生成するＲＱＬ論理インバータ６００の例示的な概略図を示す。入力および出力は、前の例と比較して接地に関してより絶縁されているが、トレードオフにより、インバータ６００は前の例と比較してより高いコンポーネント数を有している。その他の点では、回路６００は、図４Ａの前述の論理インバータ４００と同様に動作し、入力ジョセフソン接合Ｊ１、Ｊ２対出力ジョセフソン接合Ｊ３、Ｊ４における反対の超伝導相は、所望の論理反転機能を達成するために、回路４００に関して既に説明したように回路６００で実現することができる。
図７は、トリガされたときに２つのＳＦＱパルスを生成する単一のフローティング接合ＪＦを使用し、次いで負極性で出力をトリガする（すなわち、正の入力信号が入力ジョセフソン接合Ｊ１を２π超伝導相にした後、出力ジョセフソン接合Ｊ４が－２π超伝導相を示す）例示的なＲＱＬ極性インバータ回路７００の概略図である同様に、図８は、負の入力信号が入力ジョセフソン接合Ｊ１を０超伝導相にした後、出力ジョセフソン接合Ｊ４が２π超伝導相を示すことを除いて同様に動作する、例示的なＲＱＬ論理インバータ回路８００の概略図である。したがって、回路７００および８００は、図２に概念的に示されている半ねじれＪＴＬ構造には依存しない。図８の論理インバータは、変圧器結合Ｌ１０／Ｌ９を通じて供給される回路の中央にあるＤＣ電流源の方向に関係なく機能することができ、そのため、論理インバータ８００と極性インバータ７００を区別するのは、実際にはＡＣＯＵＴに関連するＤＣオフセットの極性となる。極性インバータ７００において、上記ＤＣオフセットは－Φ０／２であるのに対し、論理インバータ８００において、上記ＤＣオフセットは＋Φ０／２である。極性インバータ７００のＡＣＯＵＴにおけるこの負のＤＣオフセットは、回路７００のＯＵＴＰＵＴ上の第１の遷移が負（０から－２πまで）になるようにする。いずれかの回路７００または８００において、ＡＣＩｎは＋Φ０／２のＤＣオフセットを有する。
回路７００および８００におけるフローティングジョセフソン接合ＪＦの動作は、ジョセフソン接合デバイスの振り子の機械的類推を参照して説明することができる。ジョセフソン接合の運動方程式は、中央の揺動点に吊り下げられた物理的な振り子の運動方程式と同型であり、振り子がこの中央の揺動点の周りを１回または複数回回転することを妨げるものはない。この類推では、ジョセフソン接合の超伝導相は振り子の機械的相に例えることができ、ジョセフソン接合の電流は、振り子のトルクに相当し、ジョセフソン接合の電圧は、振り子の角速度に類似し、回路のジョセフソン接合に関連するインダクタは、類推ではねじりばねになる。
振り子のようなジョセフソン接合は、発振器として機能することができる。多くの回路の実装形態では、ジョセフソン接合にダンピング抵抗が備えられているため、臨界減衰に近くなる。ジョセフソン接合は、振り子式箱型大時計の振り子のように前後に揺れ動くのではなく、トリガされると、「上限を超えて一周」して、２π超伝導相回転を行い、その後安定する。例えば、ダンピング抵抗の値を大きくするか、その抵抗を完全に削除する（開回路を作成するなど）ことにより減衰振動している場合は、次に、トリガされると、減衰振動ジョセフソン接合が「上限を超えて」転がり、振り子式箱型大時計のように振動し始め、２回、すなわち４π超伝導相まで転がることさえあり得る。
図７を参照すると、ＩＮＰＵＴラインに正のＳＦＱパルスを導入すると、第１のジョセフソン接合Ｊ１がトリガされ、続いて第２のジョセフソン接合Ｊ２がトリガされ、次に、フローティングジョセフソン接合ＪＦがトリガされる。フローティングジョセフソン接合ＪＦは、例えば、ジョセフソン接合をそのシャント抵抗なしで構成することにより、かつ、回路７００の中央にあるＤＣ電流源から供給される磁束バイアスを、Φ０／２の電流をフローティングジョセフソン接合Ｊ Ｆに（すなわち、第２のジョセフソン接合Ｊ２、フローティングジョセフソン接合ＪＦ、インダクタＬ ９ 、および第３のジョセフソン接合Ｊ３によって形成される中央ループに）注入するように構成することにより、一度転がってはまた転がる振り子のように、減衰振動となるように配置されている。フローティングジョセフソン接合ＪＦが初めてトリガされるとき、中央ループの電流は－Φ０／２になり、フローティングジョセフソン接合ＪＦに「負荷」をかけることなく別のポテンシャル井戸に入れて、フローティングジョセフソン接合ＪＦは開始時と同じエネルギーレベルに留まる。
したがって、フローティングジョセフソン接合ＪＦの「運動量」は、図７のフローティングジョセフソン接合ＪＦの近くにある二重ドットで示されるように、２回目に「上限を超えて」、すなわち４π超伝導相まで運ぶことができる。結果の状態は安定せず、ジョセフソン接合ＪＦのフローティングが負のトリガになる。結果として生じる負のパルスは回路７００を通って伝播し、それにより、入力側ジョセフソン接合Ｊ１およびＪ２での正の入力パルスおよび２π超伝導相により、出力側ジョセフソン接合Ｊ３およびＪ４が－２π超伝導相になり、負パルスがＯＵＴＰＵＴラインから伝播する。図７に示すように、出力ＡＣバイアス信号ＡＣＯＵＴは、入力ＡＣバイアス信号ＡＣＩＮと極性が正確に反対ではない（例えば、ＡＣ位相が１８０°異なる）場合に機能的になるように構成される。
図８の論理インバータ８００は、図８の極性インバータ７００と同様に機能して、フローティングジョセフソン接合ＪＦを利用して反転を提供する。ただし、図３Ａの極性反転回路３００と比較して図４Ａの論理反転回路４００と同様に、図８の論理反転回路８００は、極性反転ではなく論理反転を実行する。回路８００は、構造的にも機能的にも回路７００とは異なる。構造的には、極性インバータ７００の－Φ０／２とは対照的に、ＡＣＯＵＴは＋Φ０／２のＤＣオフセットを有するように構成されている。機能的には、回路８００は、図４Ａの回路４００の機能に関して説明したものと同様の初期化プロセスによって機能する。
一例として、正のＳＦＱパルスが回路８００のＩＮＰＵＴに導入された直後であって、それがフローティングジョセフソン接合ＪＦを通じて伝播できる前に、Φ０／２相当の初期化電流が、ソースＤＣおよび変圧器結合Ｌ１０／Ｌ９を介してフローティングジョセフソン接合ＪＦに導入されており、入力から出力に伝播するときに、初期化電流が次に来る正の入力ＳＦＱパルスを消滅させ、しかし、一方で、図８のジョセフソン接合Ｊ１およびＪ２における点描で満たされた超伝導相ドットによって示されるように、入力側ジョセフソン接合Ｊ１およびＪ２を２π超伝導相に維持している。ＩＮＰＵＴで導入される後続の負の入力ＳＦＱパルスは、入力側ジョセフソン接合Ｊ１およびＪ２を０超伝導相にリセットし、出力まで伝播して、出力側ジョセフソン接合Ｊ３およびＪ４を２π超伝導相に設定する。伝播遅延の影響を受けて、後続の交互の正と負の入力ＳＦＱパルスはそれぞれ、回路を論理反転させる。すなわち、入力接合が２π超伝導相を示しているとき、回路が出力接合で０超伝導相を示し、逆も同様である。入力でのハイからローへの、および出力でのローからハイへ（約５０ピコ秒付近）遷移は、図４Ａのジョセフソン接合Ｊ１およびＪ２の近くの中実ドットによって示されている。ジョセフソン接合Ｊ１およびＪ２の点描で満たされた超伝導相ドットの反対側に配置された中実ドットは、０超伝導相への復元を示すことのみを意図しており、ジョセフソン接合が－２π超伝導相に遷移したことを意味するものではない。
別の初期化の例として、負のＳＦＱパルスが回路８００のＯＵＴＰＵＴに導入された直後であって、それがフローティングジョセフソン接合ＪＦを通じて伝播できる前に、Φ０／２相当の初期化電流が、ソースＤＣおよび変圧器結合Ｌ１０／Ｌ９を介してフローティングジョセフソン接合ＪＦに導入されており、出力から入力に伝播するときに、初期化電流が次に来る負のＳＦＱパルスを消滅させ、しかし、一方で、出力側ジョセフソン接合Ｊ３およびＪ４を２π超伝導相に維持している。ＩＮＰＵＴで導入される後続の正のＳＦＱパルスは、入力側ジョセフソン接合Ｊ１およびＪ２を２π超伝導相に設定し、出力まで伝播して、出力側ジョセフソン接合Ｊ３およびＪ４を０超伝導相にリセットする。伝播遅延の影響を受けて、後続の交互の負と正の入力ＳＦＱパルスはそれぞれ、回路を論理反転させる。すなわち、入力接合が０超伝導相を示しているとき、回路が出力接合で２π超伝導相を示し、逆も同様である。
図９は、正の中央ＤＣ磁束バイアスを有する図８の例示的な論理インバータゲートのシミュレーション結果のグラフであり、図１０は、負の中央ＤＣ磁束バイアスを有する図８の例示的な論理インバータゲートのシミュレーション結果のグラフである。論理インバータ８００は、中央のＤＣ磁束バイアスが正または負のΦ０／２を導入するかどうかにかかわらず機能する。唯一の違いは、ターンオン過渡期１０００である。
図１１Ａおよび１１Ｂのフローチャートは、単一磁束量子（ＳＦＱ）パルス入力に基づいて信号値を論理的に反転する方法１１００、１１５０を示す。方法１１００、１１５０は、例えば、それぞれ図４Ａまたは図８の回路４００または８００のいずれかと共に使用することができる。図１１Ａの方法１１００では、第１の正のＳＦＱパルスは、１１０２でＪＴＬの入力端に供給されて、ＪＴＬの入力側ジョセフソン接合（ＪＪ）（すなわち、ＪＴＬの出力端よりもＪＴＬの入力端に近いジョセフソン接合）を２π超伝導相に設定する。ＪＴＬは、図４Ａの回路４００に示されるような半ねじれＪＴＬ、または図８の回路８００のように、中央にフローティングジョセフソン接合を有するＪＴＬのいずれかであり得る。入力ＳＦＱパルスが半ねじれＪＴＬの中央ループを通じて出力に伝播し得る前、または入力ＳＦＱパルスがＪＴＬの中央フローティングジョセフソン接合を通じて伝播し得る前に、該当する場合は１つのΦ０の電流が中央ループに注入されるか（１１０４）、または、例えば、１つ以上のＤＣバイアス電流をオンにすることにより、Φ０／２の電流が初期化電流としてフローティングジョセフソン接合に注入される（１１０６）。これにより、第１の正のＳＦＱパルスが初期化電流によって消滅するため、第１の正のＳＦＱパルスはＪＴＬの出力端まで伝播しない。ただし、入力側ジョセフソン接合の超伝導相は影響を受けず、２πのままである。あるいは、ＤＣバイアス電流をオンにして印加可能な量の電流を注入（１１０４、１１０６）することは、第１のＳＦＱパルスを供給する（１１０２）前に実行することができ、動作１１０２と１１０４／１１０６を並べ替えることができる。
次に、負のＳＦＱパルスがＪＴＬ（該当する場合は、半ねじれまたは中央フローティングジョセフソン接合を有する）の入力端に供給されて（１１０８）、入力側ジョセフソン接合を０超伝導相にリセットし、それにより、負の入力ＳＦＱパルスが、ＪＴＬの出力端に伝播して（１１１０）、出力側ジョセフソン接合（すなわち、ＪＴＬの入力端よりもＪＴＬの出力端に近いＪＴＬのジョセフソン接合）の超伝導相を２πに設定する。したがって、論理反転が提供される。
図１１Ａの方法１１００は、第２の正のＳＦＱパルスをＪＴＬ（半ねじれまたはその他）の入力端に供給して（１１１２）、入力側ジョセフソン接合を２π超伝導相に設定し、それにより、第２の正のＳＦＱパルスが、ＪＴＬの出力端に伝播して（１１１４）、出力側ジョセフソン接合の超伝導相を０にリセットすることをさらに含むことができる。これは、論理反転機能が正しく実装されていることを示している。
図１１Ｂの方法１１５０では、第１の負のＳＦＱパルスは、ＪＴＬの出力端に供給されて（１１５２）、ＪＴＬ内の出力側ジョセフソン接合を２π超伝導相に設定する。ＪＴＬは、図４Ａの回路４００に示されるような半ねじれＪＴＬ、または図８の回路８００のように、中央にフローティングジョセフソン接合を有するＪＴＬのいずれかであり得る。出力ＳＦＱパルスが半ねじれＪＴＬの中央ループを通じて入力に伝播し得る前、または出力ＳＦＱパルスがＪＴＬの中央フローティングジョセフソン接合を介して伝播し得る前に、該当する場合は１つのΦ０の電流が中央ループに注入されるか（１１５４）、または、例えば、１つ以上のＤＣバイアス電流をオンにすることにより、Φ０／２の電流が初期化電流としてフローティングジョセフソン接合に注入される（１１５６）。これにより、第１の負のＳＦＱパルスが初期化電流によって消滅するため、第１の負のＳＦＱパルスはＪＴＬの入力端まで伝播しない。ただし、出力側ジョセフソン接合の超伝導相は影響を受けず、２πのままである。あるいは、ＤＣバイアス電流をオンにして印加可能な量の電流を注入（１１５４、１１５６）することは、第１のＳＦＱパルスを供給する（１１５２）前に実行することができ、動作１１５２と１１５４／１１５６を並べ替えることができる。
次に、正のＳＦＱパルスがＪＴＬ（該当する場合は、半ねじれまたは中央フローティングジョセフソン接合を有する）の入力端に供給されて（１１５８）、入力側ジョセフソン接合を２π超伝導相に設定し、それにより、第正の入力ＳＦＱパルスが、ＪＴＬの出力端に伝播して（１１６０）、出力側ジョセフソン接合の超伝導相を０にリセットする。したがって、論理反転が提供される。あるいは、ＪＴＬの入力端に第１の正のパルスを提供（１１５２）するのではなく、印加される第１のパルス１１０２は、入力への第１の正のパルスの出力に印加される負のパルスであり得、互いに反対に初期化された入力および出力に到達するものは全て良好となる。
図１１Ｂの方法１１５０は、第２の負のＳＦＱパルスをＪＴＬ（半ねじれまたはその他）の入力端に供給して（１１６２）、入力側ジョセフソン接合を０超伝導相にリセットし、それにより、第２の負のＳＦＱパルスが、ＪＴＬの出力端に伝播して（１１６４）、出力側ジョセフソン接合の超伝導相を２πに設定することをさらに含むことができる。これは、論理反転機能が正しく実装されていることを示している。方法１１００または１１５０のいずれかは、様々な方法で修正できることが理解されよう。入力ジョセフソン接合と出力ジョセフソン接合が互いに反対の超伝導相を持つように初期化される（すなわち、他方が２πであるときに一方が０である、またはその逆）という結果をもたらす動作の再順序付けまたは変更は、その後、所望の論理的反転をもたらす。
上述の方法１１００、１１５０はまた、本開示において前述したように、適切なＡＣバイアスを供給してＪＴＬにおけるジョセフソン接合の適時のトリガを引き起こし、これにより入力から出力への信号伝播を引き起こす動作を含むことができる。
本明細書でゲート回路図および添付の説明によって記載される例示的なインバータゲートは、ＲＱＬデータ符号化を使用するジョセフソン回路の論理反転を実行することができる。これらは、論理反転の効率的な実装形態を実現すると同時に、信号経路に磁気変圧器を必要としない。
本明細書で説明するジョセフソンインバータゲートは、非常に優れたパラメトリック動作マージン、少ないコンポーネント数を備え、他のインバータの実装形態と比較して効率とコストの利点を提供する。本明細書で説明するジョセフソンインバータゲートは、その設計において高効率変圧器を排除することで、プロセスのステップ数および歩留まりを設定しコストを決定する製造プロセスにおいて、多くの金属層（２つの金属層など）を節約することができる。本明細書で説明するジョセフソンインバータゲートは、信号の位置を切り替えて出力で接地して信号の反転を生成することを含む、半ねじれＪＴＬ信号経路のアプローチ、または、信号ラインに非シャントフローティングジョセフソン接合を使用して、ＳＦＱ入力信号によってトリガされたときに２つのＳＦＱパルスを生成し、極性が逆の出力ＳＦＱ信号を生成するアプローチに従って製造することができる。図７および８に示すように、この後者の実装形態は、図３Ａおよび４Ａに示す半ねじれＪＴＬの実装形態よりも概略的に単純であるが、パラメトリック動作マージンが狭い。
上記で説明したのは、本発明の例である。当然、本発明を説明する目的でコンポーネントまたは方法の考えられる全ての組み合わせを説明することは不可能であるが、当業者は、本発明の多くのさらなる組み合わせおよび置換が可能であることを認識するであろう。したがって、本発明は、添付の特許請求の範囲を含む、本出願の範囲内にあるそのような全ての変更、修正、および変形を包含することが意図されている。さらに、本開示または請求項が「１つの（ａ）」、「１つの（ａｎ）」、「第１の」、「別の」要素、またはそれらの同等物を引用する場合、そのような要素を１つ以上含むと解釈されるべきであり、そのような要素を２つ以上必要とせず、除外もしない。本明細書で使用される場合、「含む（ｉｎｃｌｕｄｅｓ）」という用語は、限定することなく含むことを意味し、「含んでいる（ｉｎｃｌｕｄｉｎｇ）」という用語は、限定することなく含んでいることを意味する。「に基づく（ｂａｓｅｄ ｏｎ）」という用語は、少なくとも部分的に基づくことを意味する。本明細書で使用される「機能的に等しい（ｆｕｎｃｔｉｏｎａｌｌｙ ｅｑｕａｌ）」という用語は、説明されたインバータ機能が実現されるように十分に等しいことを意味し、必ずしも正確に等しいとは限らない。

Claims (15)

  1. ジョセフソンインバータゲート回路であって、前記回路は、
    少なくとも１つの単一磁束量子（ＳＦＱ）パルスを備える入力信号を供給する入力と、
    前記入力信号を出力に伝播するように配置された少なくとも４つのジョセフソン接合を備えるジョセフソン伝送線路（ＪＴＬ）であって、前記ＪＴＬは、前記ＪＴＬの中央部分内にフローティングジョセフソン接合を追加的に備え、それにより、前記ＪＴＬは前記入力信号を出力信号に反転するように配置される、ＪＴＬと、
    を備え、
    前記回路は、正極性または負極性のどちらかのＳＦＱパルスを有する逆量子論理（ＲＱＬ）データ符号化をもって符号化された入力信号を反転することができるＲＱＬインバータである、回路。
  2. 前記フローティングジョセフソン接合に初期化電流を供給するように構成されたＤＣ入力をさらに備える、請求項１に記載の回路。
  3. 前記初期化電流はΦ０／２の電流である、請求項２に記載の回路。
  4. ＡＣ成分を有するバイアス信号をそれぞれ供給する少なくとも２つのバイアス入力をさらに備える、請求項１に記載の回路。
  5. 前記少なくとも２つのバイアス入力によって供給されるバイアス信号のうちの第１のバイアス信号のＡＣ成分は、前記少なくとも２つのバイアス入力によって供給されるバイアス信号のうちの第２のバイアス信号のＡＣ成分と１８０°位相がずれている、請求項４に記載の回路。
  6. 前記少なくとも２つのバイアス入力のうちの第１のバイアス入力は、前記回路の出力よりも入力に近く、前記少なくとも２つのバイアス入力のうちの第２のバイアス入力は、前記回路の入力よりも出力に近く、前記第２のバイアス入力のバイアス信号のＤＣオフセットは－Φ０／２であり、それにより前記回路は極性インバータである、請求項４に記載の回路。
  7. 前記少なくとも２つのバイアス入力のうちの第１のバイアス入力は、前記回路の出力よりも入力に近く、前記少なくとも２つのバイアス入力のうちの第２のバイアス入力は、前記回路の入力よりも出力に近く、前記第２のバイアス入力のバイアス信号のＤＣオフセットは＋Φ０／２であり、それにより前記回路は論理インバータである、請求項４に記載の回路。
  8. 前記ＪＴＬは、
    入力ノードに接続された入力を備える入力端と、
    前記入力ノードと第１のノードとの間に接続された第１のインダクタと、
    前記第１のノードと回路接地との間に接続された、前記少なくとも４つのジョセフソン接合のうちの第１のジョセフソン接合と、
    前記第１のノードと第２のノードとの間に接続された第２のインダクタと、
    前記第２のノードと第３のノードとの間に接続された第３のインダクタと、
    前記第３のノードと前記回路接地との間に接続された、前記少なくとも４つのジョセフソン接合のうちの第２のジョセフソン接合と、
    出力ノードに接続された出力を備える出力端と、
    第５のノードと前記回路接地との間に接続された、前記少なくとも４つのジョセフソン接合のうちの第３のジョセフソン接合と、
    前記第５のノードと第６のノードとの間に接続された第４のインダクタと、
    前記第６のノードと第７のノードとの間に接続された第５のインダクタと、
    前記第７のノードと前記回路接地との間に接続された、前記少なくとも４つのジョセフソン接合のうちの第４のジョセフソン接合と、
    前記第７のノードと前記出力ノードとの間に接続された第６のインダクタと、
    を備え、
    前記中央部分は、前記入力端および前記出力端を接続し、前記中央部分は、Φ０／２の電流を注入するように構成された変圧器結合ＤＣ磁束バイアス注入源をさらに備える、請求項１に記載の回路。
  9. 前記第２のノードに接続された第７のインダクタを介して前記ＪＴＬの入力端の近位で第１のＡＣ成分を有する第１のバイアス信号を供給するように配置された第１のバイアス入力と、
    前記第６のノードに接続された第８のインダクタを介して前記ＪＴＬの出力端の近位で第２のＡＣ成分を有する第２のバイアス信号を供給するように配置された第２のバイアス入力と、
    をさらに備える、請求項８に記載の回路。
  10. 前記第１のＡＣ成分は、前記第２のＡＣ成分と１８０°位相がずれている、請求項９に記載の回路。
  11. 前記第２のバイアス信号のＤＣオフセットは－Φ０／２であり、それにより前記回路は極性インバータである、請求項９に記載の回路。
  12. 前記第２のバイアス信号のＤＣオフセットは＋Φ０／２であり、それにより前記回路は論理インバータである、請求項９に記載の回路。
  13. 単一磁束量子（ＳＦＱ）パルス入力に基づいて信号値を論理的に反転する方法であって、前記方法は、
    第１の正のＳＦＱパルスをジョセフソン伝送線路（ＪＴＬ）の入力端に供給して、前記ＪＴＬの出力端よりも前記ＪＴＬの入力端に近い前記ＪＴＬ内の入力側ジョセフソン接合を２π超伝導相に設定することであって、前記ＪＴＬは、前記ＪＴＬの入力端と出力端との間で前記ＪＴＬの中央部分内にフローティングジョセフソン接合を有することと、
    前記第１の正のＳＦＱパルスを供給する前または後に、ただし前記第１の正のＳＦＱパルスが前記ＪＴＬの中央部分を通じて前記ＪＴＬの出力端に伝播することができる前に、Φ０／２の電流を初期化電流として前記フローティングジョセフソン接合内に注入することであって、それにより、前記第１の正のＳＦＱパルスが、前記初期化電流によって消滅し、前記入力側ジョセフソン接合の超伝導相に影響を与えることなく、前記ＪＴＬの中央部分を通じて前記ＪＴＬの出力端に伝播しないようにすることと、
    負のＳＦＱパルスを前記ＪＴＬの入力端に供給して、前記入力側ジョセフソン接合を０超伝導相にリセットすることであって、それにより、前記負のＳＦＱパルスが、前記ＪＴＬの出力端に伝播して、前記ＪＴＬの入力端よりも前記ＪＴＬの出力端に近い前記ＪＴＬ内の出力側ジョセフソン接合の超伝導相を２πに設定することと、
    を備える、方法。
  14. 第２の正のＳＦＱパルスを前記ＪＴＬの入力端に供給して、前記入力側ジョセフソン接合を２π超伝導相に設定することであって、それにより、前記第２の正のＳＦＱパルスが、前記ＪＴＬの出力端に伝播して、前記出力側ジョセフソン接合の超伝導相を０にリセットすること
    をさらに備える、請求項１３に記載の方法。
  15. 前記ＪＴＬの入力端の近位で第２のノードにおいて、第１のＡＣ成分を有する第１のバイアス信号を供給し、前記ＪＴＬの出力端の近位で第６のノードにおいて、第２のＡＣ成分を有する第２のバイアス信号を前記ＪＴＬの出力端に供給することであって、前記第２のバイアス信号のＤＣオフセットは＋Φ０／２であること
    をさらに備える、請求項１３に記載の方法。
JP2023007928A 2018-02-02 2023-01-23 ジョセフソン極性および論理インバータゲート Active JP7507267B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US15/887,524 2018-02-02
US15/887,524 US10090841B1 (en) 2018-02-02 2018-02-02 Josephson polarity and logical inverter gates
JP2020541368A JP7285265B2 (ja) 2018-02-02 2019-01-23 ジョセフソン極性および論理インバータゲート
PCT/US2019/014803 WO2019152243A1 (en) 2018-02-02 2019-01-23 Josephson polarity and logical inverter gates

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2020541368A Division JP7285265B2 (ja) 2018-02-02 2019-01-23 ジョセフソン極性および論理インバータゲート

Publications (2)

Publication Number Publication Date
JP2023052568A JP2023052568A (ja) 2023-04-11
JP7507267B2 true JP7507267B2 (ja) 2024-06-27

Family

ID=63638642

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020541368A Active JP7285265B2 (ja) 2018-02-02 2019-01-23 ジョセフソン極性および論理インバータゲート
JP2023007928A Active JP7507267B2 (ja) 2018-02-02 2023-01-23 ジョセフソン極性および論理インバータゲート

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2020541368A Active JP7285265B2 (ja) 2018-02-02 2019-01-23 ジョセフソン極性および論理インバータゲート

Country Status (7)

Country Link
US (2) US10090841B1 (ja)
EP (1) EP3747127B1 (ja)
JP (2) JP7285265B2 (ja)
KR (2) KR102449552B1 (ja)
AU (2) AU2019213569B2 (ja)
CA (2) CA3218636A1 (ja)
WO (1) WO2019152243A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10756712B2 (en) 2017-11-13 2020-08-25 Northrop Grumman Systems Corporation RQL phase-mode flip-flop
US10243582B1 (en) * 2018-03-27 2019-03-26 Northrop Grumman Systems Corporation Interfacing between SFQ and NRZ data encodings
US10554207B1 (en) 2018-07-31 2020-02-04 Northrop Grumman Systems Corporation Superconducting non-destructive readout circuits
US10886902B2 (en) 2018-12-05 2021-01-05 Microsoft Technology Licensing, Llc Superconducting circuit and method for detecting a rising edge of an input signal
US10547314B1 (en) 2018-12-05 2020-01-28 Microsoft Technology Licensing, Llc Superconducting circuits and methods for latching data
US10777263B1 (en) 2019-04-23 2020-09-15 Northrop Grumman Systems Corporation Josephson memory and logic circuits using quasi-long-junction interconnect
US11545288B2 (en) 2020-04-15 2023-01-03 Northrop Grumman Systems Corporation Superconducting current control system
US11201608B2 (en) 2020-04-24 2021-12-14 Northrop Grumman Systems Corporation Superconducting latch system
WO2022046289A2 (en) * 2020-07-03 2022-03-03 Wisconsin Alumni Research Foundation Superconducting bilayers of two-dimensional materials with integrated josephson junctions
US11418175B1 (en) * 2021-04-23 2022-08-16 Microsoft Technology Licensing, Llc Reciprocal quantum logic inverter
US12048256B2 (en) * 2021-04-27 2024-07-23 Microsoft Technology Licensing, Llc Interfacing with superconducting circuitry
EP4352664A1 (en) 2021-06-11 2024-04-17 Seeqc Inc. System and method of flux bias for superconducting quantum circuits
US11757467B2 (en) 2021-08-13 2023-09-12 Northrop Grumman Systems Corporation Circuits for converting SFQ-based RZ and NRZ signaling to bilevel voltage NRZ signaling
CN114944839B (zh) * 2022-04-20 2024-08-20 中国科学院上海微系统与信息技术研究所 接口电路、接口模块及应用系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001060862A (ja) 1999-07-14 2001-03-06 Trw Inc セルフ・クロック相補論理回路
JP2005252400A (ja) 2004-03-01 2005-09-15 Nec Corp ゲートブロックおよびこれを用いた論理回路並びにその設計方法
US20090237106A1 (en) 2005-10-04 2009-09-24 Hypres, Inc. Digital programmable phase generator
JP2014529216A (ja) 2011-08-12 2014-10-30 ノースロップ グルムマン システムズ コーポレイション 超伝導ラッチシステム

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5995722A (ja) * 1982-11-25 1984-06-01 Advantest Corp 超伝導素子を用いた双安定回路
US5051627A (en) * 1989-12-29 1991-09-24 Trw Inc. Superconducting nonhysteretic logic design
JP3216419B2 (ja) * 1994-05-24 2001-10-09 三菱電機株式会社 移相器
US6154044A (en) * 1998-11-20 2000-11-28 Trw Inc. Superconductive logic gate and random access memory
JP2000261307A (ja) 1999-03-05 2000-09-22 Nec Corp 超伝導ｎｏｒ回路
JP4113077B2 (ja) 2003-08-29 2008-07-02 富士通株式会社 超電導回路および超電導ｓｆｑ論理回路
JP4524126B2 (ja) 2004-03-09 2010-08-11 富士通株式会社 超電導ｓｆｑ回路
JP4166185B2 (ja) 2004-03-26 2008-10-15 富士通株式会社 超電導サンプラー回路
EP2100376B1 (en) 2007-01-18 2018-01-10 Northrop Grumman Systems Corporation Single flux quantum circuits
US7570075B2 (en) 2007-06-29 2009-08-04 Hypres, Inc. Ultra fast differential transimpedance digital amplifier for superconducting circuits
US7786748B1 (en) 2009-05-15 2010-08-31 Northrop Grumman Systems Corporation Method and apparatus for signal inversion in superconducting logic gates
CN101626234B (zh) 2009-08-03 2011-04-06 杭州电子科技大学 电阻性超导异步双线逻辑与门电路
CN101626233B (zh) 2009-08-03 2011-07-20 杭州电子科技大学 电阻性超导异步双线逻辑通用型门电路
US9355364B2 (en) 2014-03-10 2016-05-31 Northrop Grumman Systems Corporation Reciprocal quantum logic comparator for qubit readout
AU2014400659B2 (en) 2014-07-08 2017-11-02 Northrop Grumman Systems Corporation Superconductive gate system
US9543959B1 (en) 2015-10-21 2017-01-10 Microsoft Technology Licensing, Llc Phase-mode based superconducting logic

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001060862A (ja) 1999-07-14 2001-03-06 Trw Inc セルフ・クロック相補論理回路
JP2005252400A (ja) 2004-03-01 2005-09-15 Nec Corp ゲートブロックおよびこれを用いた論理回路並びにその設計方法
US20090237106A1 (en) 2005-10-04 2009-09-24 Hypres, Inc. Digital programmable phase generator
JP2014529216A (ja) 2011-08-12 2014-10-30 ノースロップ グルムマン システムズ コーポレイション 超伝導ラッチシステム

Also Published As

Publication number Publication date
KR20220025225A (ko) 2022-03-03
CA3218636A1 (en) 2019-08-08
AU2021203231A1 (en) 2021-06-10
EP3747127A1 (en) 2020-12-09
AU2019213569A1 (en) 2020-07-23
AU2019213569B2 (en) 2021-03-11
KR102368330B1 (ko) 2022-03-02
EP3747127B1 (en) 2023-11-15
KR102449552B1 (ko) 2022-10-04
JP2021513238A (ja) 2021-05-20
US20190245544A1 (en) 2019-08-08
US10090841B1 (en) 2018-10-02
JP7285265B2 (ja) 2023-06-01
KR20200105502A (ko) 2020-09-07
WO2019152243A4 (en) 2019-09-12
US10355696B1 (en) 2019-07-16
CA3088950C (en) 2024-04-09
CA3088950A1 (en) 2019-08-08
JP2023052568A (ja) 2023-04-11
AU2021203231B2 (en) 2022-06-02
WO2019152243A1 (en) 2019-08-08

Similar Documents

Publication Publication Date Title
JP7507267B2 (ja) ジョセフソン極性および論理インバータゲート
JP5422046B2 (ja) 超伝導論理ゲートにおける信号反転の方法および装置
JP7015913B2 (ja) Ｒｑｌ位相モードフリップフロップ
JP7185706B2 (ja) 三安定ストレージループ
KR102536715B1 (ko) 반전 위상 모드 로직 플립 플롭
CN111903060A (zh) 具有经由感应耦合而分配的时钟信号的超导集成电路
US8941428B2 (en) Low power latching circuits
US10374610B1 (en) Reciprocal quantum logic based circuits for an A-and-not-B gate
IT9083622A1 (it) Circuito di filtraggio di un segnale logico affetto da spikes di commutazione
JP2001160738A (ja) スパイクによってトリガされる非同期有限状態機械
JPH06303112A (ja) パルス発生器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240311

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240617

R150 Certificate of patent or registration of utility model

Ref document number: 7507267

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150