JP4113077B2 - 超電導回路および超電導sfq論理回路 - Google Patents
超電導回路および超電導sfq論理回路 Download PDFInfo
- Publication number
- JP4113077B2 JP4113077B2 JP2003305959A JP2003305959A JP4113077B2 JP 4113077 B2 JP4113077 B2 JP 4113077B2 JP 2003305959 A JP2003305959 A JP 2003305959A JP 2003305959 A JP2003305959 A JP 2003305959A JP 4113077 B2 JP4113077 B2 JP 4113077B2
- Authority
- JP
- Japan
- Prior art keywords
- superconducting
- josephson
- output interface
- interface circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Logic Circuits (AREA)
Description
図1は、本発明にかかる超電導出力インターフェイス回路の等価回路の一例を示す回路図である。図1に示すように、この出力インターフェイス回路は、SFQを貯めるのに十分な大きさのインダクタンスLloop、高電圧ジョセフソン・ゲート12およびSFQバッファー・ゲート13を備えている。そして、SFQバッファー・ゲート13、インダクタンスLloopおよびジョセフソン接合J1を含む超電導ループが形成されている。図1において、符号14はジョセフソン伝送線路(JTL)であり、符号15はSFQの入力端子であり、符号16は電圧パルスの出力端子である。
図12は、本発明にかかるA/Dコンバータのフロントエンド回路の一例を示すブロック図である。図12に示すように、このA/Dコンバータのフロントエンド回路は、たとえば超電導シグマ・デルタ変調器71、1:4のデマルチプレクサ回路72および4個の出力インターフェイス回路73a,73b,73c,73dを備えている。出力インターフェイス回路73a,73b,73c,73dは、いずれも実施の形態1の出力インターフェイス回路で構成される。
J21 入出力分離用のジョセフソン接合
Lloop インダクタンス
12 高電圧ジョセフソン・ゲート
13 SFQバッファー・ゲート
71 超電導シグマ・デルタ変調器
72 デマルチプレクサ回路
73a,73b,73c,73d 出力インターフェイス回路
Claims (10)
- 単一磁束量子パルスをジョセフソン接合のギャップ電圧の複数倍の電圧として出力する超電導出力インターフェイス回路であって、
複数のジョセフソン接合が直列に接続された2つの直列接続体を並列に接続してなる、AC駆動される高電圧ジョセフソン・ゲートと、前記高電圧ジョセフソン・ゲートよりも入力側に設けられたバッファー・ゲートとを、単一磁束量子を貯めるのに十分な大きさのインダクタンスを介して接続したことによって、前記インダクタンスと前記高電圧ジョセフソン・ゲートのジョセフソン接合を含む超電導ループを形成してなり、
前記高電圧ジョセフソン・ゲート側のグランド・プレーンと前段の回路のグランド・プレーンとが分離されており、前記高電圧ジョセフソン・ゲート側の前記グランド・プレーンと前記前段の回路側の前記グランド・プレーンとを超電導体で結合することによって前記超電導ループのインダクタンスの一部を構成していることを特徴とする超電導出力インターフェイス回路。 - 前記インダクタンスL loop は、磁束量子Φ 0 を、前記超電導ループを構成するジョセフソン接合の臨界電流値Icで除した値よりも大きいことを特徴とする請求項1に記載の超電導出力インターフェイス回路。
- 前記前段の回路側の前記グランド・プレーンと前記高電圧ジョセフソン・ゲート側の前記グランド・プレーンとを結合する超電導体の長さと幅の比が1程度以上であることを特徴とする請求項1または2に記載の超電導インターフェイス回路。
- 前記インダクタンスに直列に入出力分離用のジョセフソン接合が接続されていることを特徴とする請求項1〜3のいずれか一つに記載の超電導出力インターフェイス回路。
- 前記インダクタンスと前記バッファー・ゲートとの間にジョセフソン伝送線路および別のバッファー・ゲートの一方または両方が接続されていることを特徴とする請求項1〜4のいずれか一つに記載の超電導出力インターフェイス回路。
- 前記インダクタンスに並列に、前記インダクタンスと寄生容量とによる共振を抑制するダンピング抵抗が接続されていることを特徴とする請求項1〜5のいずれか一つに記載の超電導出力インターフェイス回路。
- 超電導ループを構成する前記ジョセフソン接合に並列に、高周波電圧の振動が前段の回路に伝わるのを抑制するための、抵抗とインダクタンスの直列接続からなるダンピング・ネットワークが接続されていることを特徴とする請求項1〜6のいずれか一つに記載の超電導出力インターフェイス回路。
- 上記請求項1〜7のいずれか一つに記載の超電導出力インターフェイス回路を備えたことを特徴とするA/Dコンバータ。
- 入力されたアナログ信号を単一磁束量子パルスよりなるデジタル信号に変換して出力する超電導シグマ・デルタ変調器、前記超電導シグマ・デルタ変調器から出力されたデジタル信号を複数の単一磁束量子パルスに分配し多重化して出力するデマルチプレクサ回路、および前記デマルチプレクサ回路から出力された複数の単一磁束量子パルスのそれぞれを、ジョセフソン接合のギャップ電圧の複数倍の電圧として出力する複数の出力インターフェイス回路を具備し、
前記出力インターフェイス回路は、上記請求項1〜7のいずれか一つに記載の超電導出力インターフェイス回路であることを特徴とするA/Dコンバータ。 - 上記請求項1〜7のいずれか一つに記載の超電導出力インターフェイス回路を備えたことを特徴とする超電導SFQ(単一磁束量子)論理回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003305959A JP4113077B2 (ja) | 2003-08-29 | 2003-08-29 | 超電導回路および超電導sfq論理回路 |
US10/927,147 US7129870B2 (en) | 2003-08-29 | 2004-08-27 | Superconducting latch driver circuit generating sufficient output voltage and pulse-width |
US11/524,205 US7268713B2 (en) | 2003-08-29 | 2006-09-21 | Superconducting circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003305959A JP4113077B2 (ja) | 2003-08-29 | 2003-08-29 | 超電導回路および超電導sfq論理回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005079749A JP2005079749A (ja) | 2005-03-24 |
JP4113077B2 true JP4113077B2 (ja) | 2008-07-02 |
Family
ID=34409166
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003305959A Expired - Fee Related JP4113077B2 (ja) | 2003-08-29 | 2003-08-29 | 超電導回路および超電導sfq論理回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4113077B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5203736B2 (ja) * | 2008-02-07 | 2013-06-05 | 富士通株式会社 | 超電導出力回路 |
US10090841B1 (en) * | 2018-02-02 | 2018-10-02 | Northrop Grumman Systems Corporation | Josephson polarity and logical inverter gates |
-
2003
- 2003-08-29 JP JP2003305959A patent/JP4113077B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005079749A (ja) | 2005-03-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7268713B2 (en) | Superconducting circuit | |
US6518786B2 (en) | Combinational logic using asynchronous single-flux quantum gates | |
US6549059B1 (en) | Underdamped Josephson transmission line | |
KR101828732B1 (ko) | 큐비트 판독을 위한 상호 양자 로직 비교기 | |
JP4681755B2 (ja) | 単一磁束量子論理回路および単一磁束量子出力変換回路 | |
US7505310B2 (en) | Method of configuring superconducting random access memory, device structure of the same, and superconducting drive circuit | |
US7772871B2 (en) | Method and apparatus for high density superconductor circuit | |
US20090002014A1 (en) | Ultra fast differential transimpedance digital amplifier for superconducting circuits | |
US20160072279A1 (en) | Circuit and method for increasing inductor current | |
Bunyk et al. | High‐speed single‐flux‐quantum circuit using planarized niobium‐trilayer Josephson junction technology | |
Laskin et al. | A 60 mW per Lane, 4$, times, $23-Gb/s 2$^ 7-$1 PRBS Generator | |
CA2225803C (en) | Arrangement and method relating to digital information | |
US8884662B2 (en) | Method for charge sharing/reuse of electronic circuits | |
US9748938B2 (en) | Clock transmission circuit and semiconductor integrated circuit | |
JP4044807B2 (ja) | 超電導ドライバ回路 | |
JP4113077B2 (ja) | 超電導回路および超電導sfq論理回路 | |
Goteti et al. | Charge-based superconducting digital logic family using quantum phase-slip junctions | |
JP4066012B2 (ja) | 超電導ドライバ回路及び超電導機器 | |
Chen et al. | A 3.3-V 21-Gb/s PRBS generator in AlGaAs/GaAs HBT technology | |
Lin et al. | Timing circuits for RSFQ digital systems | |
JP4524126B2 (ja) | 超電導sfq回路 | |
JP4116978B2 (ja) | 超電導ラッチ・ドライバ回路 | |
US20050264319A1 (en) | Low voltage high-speed differential logic devices and method of use thereof | |
Herr et al. | Inductive isolation in stacked SQUID amplifiers | |
JP3931759B2 (ja) | 超電導分周回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060301 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071225 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080408 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080410 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 4 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140418 Year of fee payment: 6 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |