JP7506267B2

JP7506267B2 - プローブピンおよびプローブカード

Info

Publication number: JP7506267B2
Application number: JP2023539245A
Authority: JP
Inventors: 江輝大隈
Original assignee: Japan Electronic Materials Corp
Current assignee: Japan Electronic Materials Corp
Priority date: 2022-03-31
Filing date: 2023-02-20
Publication date: 2024-06-25
Anticipated expiration: 2043-02-20
Also published as: WO2023188999A1; CN117616289A; JPWO2023188999A1; WO2023188369A1; KR20240033254A

Description

本願は、プローブピンおよびプローブカードに関するものである。

プローブカードとは、プローブピン（探針）が取り付けられたカード（基板）である。プローブカードは、半導体ウエハに形成された半導体デバイスの電子回路の電極（電源入力電極、信号出力電極、接地電極）のそれぞれをプローブピンによって、テスタ装置に接続する。

半導体デバイスの電子回路の電気的特性の検査は、半導体デバイスに電流を供給して半導体デバイスを動作させ、半導体デバイスが予め定められた信号を出力するか否かを確認することによって行われる。この検査において、電源供給用のプローブピン（電源ピン）および接地用のグランドプローブピン（グランドピン）には大きな電流が流れる。

半導体デバイスの検査時に、電源ピン、グランドピンに大電流が流れると、プローブピンが焼損するという不具合が生じる場合がある。したがって、許容電流値の高いプローブピンが望まれている。

プローブピンの機械的強度を維持したうえで、許容電流値を高くするためには、高抵抗の導体と低抵抗の導体とを並べて配置し、高抵抗の導体によってプローブピンの機械的強度を維持させ、低抵抗の導体によって大電流を流す電流路を構成することが提案されている（特許文献１参照）。

特許第５９９５９５３号公報

しかし、特許文献１に示されたプローブピンのように、複数の異なる抵抗率を有する導体を空隙を設定して並べて配置した場合であっても、低抵抗の導体が発熱して膨張し、高抵抗の導体に接触することによって、高抵抗の導体に熱が伝わって機械的強度が低下するという問題がある。
また、垂直に配置されるプローブピンの場合、電子回路の電極へのプローブピンの接触を確実にするために、プローブピンが座屈するまでプローブカードを半導体ウエハに押し付けることが行われる。このため、導電率の異なる導体が座屈方向に並べられていると、熱膨張と、座屈による変位とによって導体同士が接触し易くなるという問題がある。

本願は、上記のような課題を解決するための技術を開示するものであり、機械的強度の維持と許容電流値を高くすることができるプローブピンおよびプローブカードを提供することを目的とする。

本願に開示されるプローブピンは、長手方向の一端に検査対象の電極に接触させるコンタクト部を有し、長手方向の他端に回路基板に接触させる端子部を有するプローブピンであって、
前記プローブピンは、導電性を有する第１金属からなる低抵抗部材と、前記低抵抗部材よりも抵抗率の高い、導電性を有する第２金属からなる高抵抗部材によって構成され、前記コンタクト部と前記端子部との間に、前記検査対象の検査時における前記プローブピンの座屈方向とは異なる第１方向に、前記高抵抗部材、空隙であるスリット、前記低抵抗部材の順に構成された複数層部を有し、前記複数層部を前記座屈方向から見たときに、前記低抵抗部材と前記高抵抗部材とが重なり合わないように配置されているものである。
また、本願に開示されるプローブカードは、複数の前記プローブピンを備えるものである。

本願に開示されるプローブピンおよびプローブカードによれば、機械的強度の維持と許容電流値を高くすることのできるプローブピンおよびプローブカードを提供できる。

実施の形態１に係るプローブカードによる電子回路の検査状態を概略的に示す図である。図２Ａは、図１の要部拡大図である。図２Ｂは、プローブピンの斜視図である。図２Ｃは、図２ＢのＡ１－Ａ１およびＡ２－Ａ２断面図である。図２Ｄは、図２ＢのＢ１－Ｂ１およびＢ２－Ｂ２断面図である。図２Ｅは、図２ＢのＣ－Ｃ断面図である。実施の形態１に係る５層部の配置における許容範囲を示す図である。図４Ａは、実施の形態２に係るプローブピンの低抵抗部材の構成を示す図である。図４Ｂは、実施の形態２に係るプローブピンを座屈方向Ｚから見た図である。図４Ｃは、図４ＢのＤ－Ｄ断面図である。図４Ｄは、図４ＢのＥ１－Ｅ１およびＥ２－Ｅ２断面図である。図４Ｅは、図４ＢのＦ－Ｆ断面図である。実施の形態３に係るプローブピンの５層部の長手方向に対して垂直な断面図である。図６Ａは、実施の形態４に係るプローブピンを座屈方向Ｚから見た図である。図６Ｂは、図６ＡのＤ－Ｄ断面図である。図６Ｃは、図６ＡのＥ１－Ｅ１、Ｅ２－Ｅ２、Ｇ－Ｇ断面図である。図６Ｄは、図６ＡのＦ－Ｆ断面図である。図７Ａは、実施の形態５に係るプローブピンの高抵抗部材の構成を示す図である。図７Ｂは、実施の形態５に係るプローブピンを座屈方向Ｚから見た図である。図７Ｃは、図７ＢのＤ－Ｄ断面図である。図７Ｄは、図７ＢのＥ１－Ｅ１およびＥ２－Ｅ２断面図である。図７Ｅは、図７ＢのＦ－Ｆ断面図である。図８Ａは、実施の形態６に係るプローブピンを座屈方向Ｚから見た図である。図８Ｂは、図８ＡのＥ１－Ｅ１およびＥ２－Ｅ２断面図である。図８Ｃは、図８ＡのＦ－Ｆ断面図である。

実施の形態１．
以下、実施の形態１に係るプローブピンおよびプローブカードを、図を用いて説明する。
図１は、実施の形態１に係るプローブカード１００による電子回路の検査状態を概略的に示す図である。
本明細書においては、図１の紙面上方を「上」、同紙面下方を「下」として説明する。すなわち、プローブカード１００から見て、検査対象側を「下」とする。また、図１の紙面左右方向を、便宜上、座屈方向Ｚとし、紙面手前から奥に向かう方向およびその逆方向を、便宜上、座屈方向Ｚに垂直な方向Ｙ（第１方向）とする。

プローブカード１００は、半導体ウエハＷに形成された半導体デバイスの電子回路の電気的特性を検査するために用いられる装置である。プローブカード１００は、半導体ウエハＷ上に形成された半導体デバイスの電子回路上の電極Ｃにそれぞれ接触させる多数のプローブピン２０を備えている。電子回路の特性検査は、半導体ウエハＷをプローブカード１００に近づけて、プローブピン２０の先端を電子回路上の電極Ｃに接触させ、プローブピン２０を介して図示しないテスタ装置とプローブカード１００の配線基板１４のテスタ接続電極ＴＣとを導通させて行われる。

プローブカード１００は、中空のフレーム１０と、フレーム１０の上端に取り付けた上部ガイド１１と、フレーム１０の下端に取り付けた下部ガイド１２と、上部ガイド１１を固定する固定板１３と、配線基板１４とを備える。上部ガイド１１と下部ガイド１２との間に、さらに中間ガイドを設けてもよい。

上部ガイド１１は、上下方向に貫通する複数のガイド孔１１Ｈを有し、上部ガイド１１の下方に設けられた下部ガイド１２も、上下方向に貫通する複数のガイド孔１２Ｈを有する。上部ガイド１１に設けた複数のガイド孔１１Ｈ群の上方は、固定板１３に設けた開口部１３Ｈとなっている。固定板１３の上面には、配線基板１４が配置されている。配線基板１４は、その下面に、プローブピン２０の上端の端子部２０ｔと接触する複数のプローブ接続パッド１４Ｐを備える。

そして、複数のプローブピン２０が、それぞれガイド孔１２Ｈおよびガイド孔１１Ｈ内を通るように挿入されてガイドされる。プローブピン２０は、検査対象（半導体ウエハＷに形成された電子回路）に対し垂直に配置される垂直型プローブピンである。

図２Ａは、図１の要部拡大図である。１本のプローブピン２０と、上部ガイド１１および下部ガイド１２を示している。図２Ａの左右方向が、プローブピン２０の座屈方向Ｚ、すなわち、プローブカード１００のオーバードライブ時にプローブピン２０が弾性変形する方向である。
図２Ｂは、プローブピン２０の斜視図である。図に示す方向Ｙが、座屈方向Ｚに対して垂直な方向である。

プローブピン２０は、細長い形状をしている。中央部は、湾曲しており、上部と下部は、直線状に上下方向に延びている。湾曲した中央部が、弾性変形部２０ｍである。プローブピン２０の下端（一端）にコンタクト部２０ｃを備える。そして、上端（他端）に端子部２０ｔが形成されている。

コンタクト部２０ｃは、検査対象に当接させる当接部である。また、端子部２０ｔは、プローブピン２０の上端部に設けられており、検査時において配線基板１４のプローブ接続パッド１４Ｐに圧接される。弾性変形部２０ｍは、オーバードライブ時に、その長手方向の圧縮力が加えられることにより、容易に座屈変形する部分である。オーバードライブ時には、検査対象からの反力に応じて、弾性変形部２０ｍが座屈方向Ｚに座屈変形し、コンタクト部２０ｃが、端子部２０ｔ側に後退する。

弾性変形部２０ｍよりも上の部分の予め定められた範囲が、上部ガイド内収納部２０Ｕである。この部分が、上部ガイド１１のガイド孔１１Ｈの中に収納される。また、弾性変形部２０ｍより下の部分の予め定められた範囲が、下部ガイド内収納部２０Ｄである。この部分が、下部ガイド１２のガイド孔１２Ｈの中に収納される。

プローブピン２０は、導電性を有し、抵抗率の異なる２種類の金属によって構成されている。１つは、銅、金、銀（Ｃｕ、Ａｕ、Ａｇ）等の抵抗率が低い金属からなる低抵抗部材Ｌを構成する金属（第１金属）である。もう１つは、低抵抗部材Ｌよりも抵抗率が高く、導電性は低いが機械的強度の高い、パラジウム合金等の高抵抗部材Ｈを構成する金属（第２金属）である。低抵抗部材Ｌは、導電性が高く、許容電流値を高くするために機能する。高抵抗部材Ｈは、機械的強度を維持するために機能する。

そして、電流は抵抗が低い部分に多く流れることから、高抵抗部材Ｈには、電流の流量が少ないため、高抵抗部材Ｈにおける発熱は、低抵抗部材Ｌよりも少ない。抵抗率は、パラジウム合金が、３５．８μΩ・ｍ程度であるのに対して、Ａｕは、３μΩ・ｍ程度であり、断面積が同じであれば、低抵抗部材Ｌの発熱量は、高抵抗部材Ｈの発熱量の１２倍に及ぶことになる。

図２Ｃは、図２ＢのＡ１－Ａ１およびＡ２－Ａ２断面図であり、プローブピン２０の単層部Ｔ１の長手方向に対して垂直な断面図である。
図２Ｄは、図２ＢのＢ１－Ｂ１およびＢ２－Ｂ２断面図であり、プローブピン２０の３層部Ｔ３の長手方向に対して垂直な断面図である。
図２Ｅは、図２ＢのＣ－Ｃ断面図であり、プローブピン２０の５層部Ｔ５（複数層部）の長手方向に対して垂直な断面図である。

プローブピン２０は、その長手方向における各部分において、上述の低抵抗部材Ｌと高抵抗部材Ｈの配置が異なる。端子部２０ｔを含む上端部と、コンタクト部２０ｃを含む下端部は、高抵抗部材Ｈのみの単層で構成される単層部Ｔ１である。なお、「層」の数は、座屈方向Ｚに対して垂直な方向Ｙに向かって、プローブピン２０を構成する物質の層数をいうものとし、空隙（気体）も層に含むものとする。単層部Ｔ１は、図２Ｃの断面において、座屈方向Ｚに対して垂直な方向Ｙに単層の高抵抗部材Ｈのみで構成されている。

検査時において、端子部２０ｔは、配線基板１４のプローブ接続パッド１４Ｐに、コンタクト部２０ｃは、半導体ウエハＷ上に形成された電子回路上の電極Ｃに、それぞれ圧接を繰り返すために、これらの部分は、機械的強度が要求されるので機械的強度の強い高抵抗部材Ｈのみで構成されている。

上述の高抵抗部材Ｈのみで構成されるプローブピン２０の上端部の下方、および上述の下端部の上方は、座屈方向Ｚに対して垂直な方向Ｙの両側にそれぞれ高抵抗部材Ｈを備え、当該２つの高抵抗部材Ｈの間に低抵抗部材Ｌを挟んで形成される３層部Ｔ３である。３層部Ｔ３は、図２Ｄの断面において、座屈方向Ｚに対して垂直な方向Ｙに、高抵抗部材Ｈ、低抵抗部材Ｌ、高抵抗部材Ｈの３層によって構成されている。方向Ｙに３層に分かれているが、隣り合うそれぞれの層は、相互に固着されている。上方の３層部Ｔ３の一部が、上述の上部ガイド内収納部２０Ｕとなり、下方の３層部Ｔ３の一部が、下部ガイド内収納部２０Ｄとなる。

上下２カ所の３層部Ｔ３の間の弾性変形部２０ｍに相当する部分は、座屈方向Ｚに対して垂直な方向Ｙの両側にそれぞれ高抵抗部材Ｈを備え、当該２つの高抵抗部材Ｈの間に、それぞれ座屈方向Ｚの両側に貫通するスリットＳを介して低抵抗部材Ｌを挟んで形成される５層部Ｔ５である。５層部Ｔ５は、図２Ｅの断面において、座屈方向Ｚに対して垂直な方向Ｙに、高抵抗部材Ｈ、空隙であるスリットＳ、低抵抗部材Ｌ、空隙であるスリットＳ、高抵抗部材Ｈの５層によって構成されている。

図２Ｂに示すように、プローブピン２０の高抵抗部材Ｈは、プローブピン２０の上端部から下方に向かって二股に分かれ、下端部で再度１本に纏まる。また、上方の３層部Ｔ３の低抵抗部材Ｌ、５層部Ｔ５の低抵抗部材Ｌ、下方の３層部Ｔ３の低抵抗部材Ｌは、すべて繋がっており、その長手方向に対して垂直な断面は、板状の矩形である。

検査時において、低抵抗部材Ｌは、高抵抗部材Ｈに比較して１２倍発熱する。３層部Ｔ３は、その一部である上部ガイド内収納部２０Ｕ、下部ガイド内収納部２０Ｄが、上部ガイド１１、下部ガイド１２のガイド孔１１Ｈ、ガイド孔１２Ｈの中にそれぞれ収納され、上部ガイド１１、下部ガイド１２に外周面が接触するので、当該部分で低抵抗部材Ｌから高抵抗部材Ｈに伝導した熱は、上部ガイド１１および下部ガイド１２によって放熱され、高抵抗部材Ｈが熱によって損傷することはない。なお、上部ガイド１１および下部ガイド１２による放熱効果が得られる範囲は、上部ガイド１１、下部ガイド１２から５００μｍ～１０００μｍまでの範囲である。したがって、上部ガイド１１および下部ガイド１２から５層部Ｔ５までの３層部Ｔ３の長さは５００μｍ～１０００μｍの範囲に設定するとよい。

一方、弾性変形部２０ｍにおいては、上部ガイド１１および下部ガイド１２から離れており、３層部Ｔ３と同じ構成では、低抵抗部材Ｌの熱が、高抵抗部材Ｈに伝導し、高抵抗部材Ｈの強度低下を引き起こす可能性がある。そこで、低抵抗部材Ｌと高抵抗部材Ｈとの間にスリットＳを設けて、低抵抗部材Ｌに発生する熱を放熱すると同時に、低抵抗部材Ｌの高熱が、直接、高抵抗部材Ｈに伝導して高抵抗部材Ｈの機械的強度が低下することを防止している。

電子回路の特性検査において、プローブピンは、オーバードライブ時に座屈方向に座屈する。このとき、低抵抗部材は、高抵抗部材よりも遙かに高温になるので、高抵抗部材よりも膨張する。先行技術文献として示した特許文献１のように、高抵抗部材と低抵抗部材とを、座屈方向に垂直な方向の両側に貫通するスリットを介して並べて配置する場合には、高抵抗部材と低抵抗部材との膨張率の違いと座屈による変形とによって、高温の低抵抗部材が、座屈方向に隣り合う高抵抗部材に接触し、低抵抗部材の高熱が高抵抗部材に伝導してしまう。これによって高抵抗部材が塑性変形して、電子回路の電極に対するコンタクト部の針圧が下がるという問題が生じる。

しかしながら、本実施の形態１のように、座屈方向Ｚに対して垂直な方向Ｙに高抵抗部材Ｈと低抵抗部材Ｌとを、座屈方向Ｚに貫通するスリットＳを介して配置すれば、それぞれの膨張率が異なっていても、スリットＳを介して隣り合う低抵抗部材Ｌと両側の高抵抗部材Ｈとが接触することがないので、上述の問題は発生しない。すなわち、低抵抗部材Ｌと高抵抗部材Ｈとによる複数層部を座屈方向から見たときに、低抵抗部材Ｌと高抵抗部材Ｈとが重なり合わないように配置されていることによって、熱膨張および座屈による変形があったとしても低抵抗部材Ｌと高抵抗部材Ｈとの接触が生じないので問題がない。

図３は、５層部Ｔ５の配置における設計上の許容範囲を示す図である。
これまで説明した各図において、５層部Ｔ５は、低抵抗部材Ｌ、高抵抗部材Ｈ、スリットＳが、座屈方向Ｚに対して垂直な方向Ｙに並ぶものとして説明したが、第１方向は座屈方向Ｚとは異なる方向であって、図３に示すように、プローブピン２０の５層部Ｔ５を座屈方向Ｚから見て、低抵抗部材Ｌと高抵抗部材Ｈとが重なり合わなければよい。この場合でも、熱膨張および座屈による変形があったとしても、低抵抗部材Ｌと高抵抗部材Ｈとの接触は起こらない。

プローブピン２０は、いわゆるＭＥＭＳ（ＭｉｃｒｏＥｌｅｃｔｒｏＭｅｃｈａｎｉｃａｌＳｙｓｔｅｍｓ）技術を用いて作製される。ＭＥＭＳ技術は、フォトリソグラフィ技術及び犠牲層エッチング技術を利用して、微細な立体的構造物を作成する技術である。フォトリソグラフィ技術は、半導体製造工程などで利用されるフォトレジストを用いた微細パターンの加工技術である。また、犠牲層エッチング技術は、犠牲層と呼ばれる下層を形成し、その上に構造物を構成する層を形成した後、犠牲層のみをエッチングによって除去することにより、立体的な構造物を作成する技術である。

犠牲層を含む各層の形成処理には、周知のめっき技術を利用することができる。例えば、陰極としての基板と、陽極としての金属片とを電解液に浸し、両電極間に電圧を印加することにより、電解液中の金属イオンを基板表面に付着させることができる。この様な処理は、電気めっき処理と呼ばれ、基板を電解液に浸すウエットプロセスであることから、めっき処理後には、乾燥処理が行われる。

実施の形態１に係るプローブピン２０およびプローブカード１００によれば、半導体ウエハＷ上に形成された電子回路の検査時において、プローブピン２０のスリットＳを介して隣り合う低抵抗部材Ｌと両側の高抵抗部材Ｈとが、座屈方向Ｚに並んでいないので、熱膨張および座屈による変形があったとしても相互に接触しない。したがって、低抵抗部材Ｌの高熱が、高抵抗部材Ｈに伝導せず、放熱性、許容電流値の高いプローブピンとプローブカードを提供できる。

実施の形態２．
以下、実施の形態２に係るプローブピンおよびプローブカードを、実施の形態１と異なる部分を中心に説明する。
図４Ａは、プローブピン２２０の低抵抗部材Ｌの構成を示す図である。
図４Ｂは、プローブピン２２０を図４Ａに示す座屈方向Ｚから見た図である。

図４Ｃは、図４ＢのＤ－Ｄ断面図であり、プローブピン２２０の単層部Ｔ１の長手方向に対して垂直な断面図である。この部分の断面形状は実施の形態１と同じである。
図４Ｄは、図４ＢのＥ１－Ｅ１およびＥ２－Ｅ２断面図であり、プローブピン２２０の上部ガイド内収納部２２０Ｕおよび下部ガイド内収納部２２０Ｄの長手方向に対して垂直な断面図である。この部分の断面形状が、実施の形態１と異なる。実施の形態１の３層部Ｔ３に相当する部分の断面形状が図４Ｄである。
図４Ｅは、図４ＢのＦ－Ｆ断面図であり、プローブピン２２０の５層部Ｔ５の長手方向に対して垂直な断面図である。この部分の断面形状は実施の形態１と同じである。

図４Ａに示すように、低抵抗部材Ｌは、５層部Ｔ５よりも上側および下側において、座屈方向Ｚの幅が狭くなっている。そして、当該部分では、低抵抗部材Ｌは、高抵抗部材Ｈの中に埋め込まれている。すなわち、低抵抗部材Ｌの外周面の周囲は、全て、高抵抗部材Ｈで覆われている。

実施の形態２に係るプローブピン２２０、プローブカード１００によれば、半導体ウエハＷ上に形成された電子回路の検査時において、実施の形態１と同様の効果を奏する。また、プローブピン２２０の、上部ガイド１１と接触する上部ガイド内収納部２２０Ｕおよび、下部ガイド１２と接触する下部ガイド内収納部２２０Ｄの外周面の周囲が、低抵抗部材Ｌよりも硬い高抵抗部材Ｈによって全て覆われているので、さらに耐久性の高いプローブピン２２０およびプローブカード１００を提供できる。

実施の形態３．
以下、実施の形態３に係るプローブピンおよびプローブカードを、実施の形態１、２と異なる部分を中心に説明する。
図５は、プローブピン３２０の５層部Ｔ５の長手方向に対して垂直な断面図である。
上述したように、低抵抗部材Ｌと高抵抗部材Ｈとは、検査時の膨張率が異なる。より高温になる低抵抗部材Ｌの方が、高抵抗部材Ｈよりも膨張し、座屈量も大きくなる。そこで、本実施の形態３では、５層部Ｔ５の低抵抗部材Ｌの座屈方向Ｚの端面にも薄板状の高抵抗部材Ｈを設けて膨張率の差を低減する。これにより、低抵抗部材Ｌと高抵抗部材Ｈの膨張率の違いが、プローブピン３２０の針圧に影響することを抑制できる。

実施の形態３に係るプローブピン３２０、プローブカード１００によれば、半導体ウエハＷ上に形成された電子回路の検査時において、実施の形態１と同様の効果を奏する。また、５層部Ｔ５の低抵抗部材Ｌの膨張率を調整し、プローブピン３２０の針圧を安定化できるので、さらに信頼性の高いプローブピン３２０およびプローブカード１００を提供できる。

実施の形態４．
以下、実施の形態４に係るプローブピンおよびプローブカードを、実施の形態１～３と異なる部分を中心に説明する。
図６Ａは、プローブピン４２０を座屈方向Ｚから見た図である。
図６Ｂは、図６Ａのプローブピン４２０のＤ－Ｄ断面図であり、プローブピン４２０の単層部Ｔ１の長手方向に対して垂直な断面を示している。この部分の断面形状は実施の形態１～３と同じである。
図６Ｃは、図６ＡのＥ１－Ｅ１、Ｅ２－Ｅ２、Ｇ－Ｇ断面図であり、プローブピン４２０の上部ガイド内収納部２２０Ｕ、下部ガイド内収納部２２０Ｄ、およびブリッジ部Ｂｒの長手方向に対して垂直な断面を示している。各ガイド内収納部については、実施の形態２と同じであるが、本実施の形態４では、５層部Ｔ５の長手方向の途中にブリッジ部Ｂｒを配置している。このブリッジ部Ｂｒでの断面形状は、上部ガイド内収納部２２０Ｕおよび下部ガイド内収納部２２０Ｄの断面形状と同じである。
図６Ｄは、図６ＡのＦ－Ｆ断面図であり、プローブピン２２０の５層部Ｔ５の長手方向に対して垂直な断面を示している。この部分の断面形状は実施の形態１と同じである。

上述のように、５層部Ｔ５においては、低抵抗部材Ｌが高抵抗部材Ｈよりも高温になり、座屈による変形だけでなく、膨張率の違いから、低抵抗部材Ｌと高抵抗部材Ｈの座屈量が異なることによって、低抵抗部材Ｌの方が大きく座屈して撓む。そこで、この実施の形態４では、実施の形態２の５層部Ｔ５の長手方向の途中に、ブリッジ部Ｂｒを配置している。ブリッジ部Ｂｒは、１カ所であってもよいし複数設けてもよい。
ブリッジ部Ｂｒを設け、低抵抗部材Ｌと高抵抗部材Ｈとを、５層部の長手方向の全長の中間部分で、物理的に固着することによって、低抵抗部材Ｌが大きく撓んだ場合であっても、予期しない部分で高抵抗部材Ｈに接触し、高抵抗部材Ｈの機械的強度を損なうことを防止できる。

実施の形態４に係るプローブピン４２０、プローブカード１００によれば、半導体ウエハＷ上に形成された電子回路の検査時において、実施の形態１と同様の効果を奏する。また、５層部Ｔ５の低抵抗部材Ｌの膨張量を、ブリッジ部Ｂｒによって分散し、低抵抗部材Ｌと高抵抗部材Ｈの座屈形状を管理できるので、さらに信頼性の高いプローブピン３２０およびプローブカード１００を提供できる。

実施の形態５．
以下、実施の形態５に係るプローブピンおよびプローブカードを、実施の形態２と異なる部分を中心に説明する。
図７Ａは、プローブピン５２０の高抵抗部材の構成を示す図である。
図７Ｂは、プローブピン５２０を座屈方向Ｚから見た図である。
図７Ｃは、図７ＢのＤ－Ｄ断面図である。
図７Ｄは、図７ＢのＥ１－Ｅ１およびＥ２－Ｅ２断面図である。
図７Ｅは、図７ＢのＦ－Ｆ断面図である。
実施の形態２で説明したプローブピン２２０と、本実地の形態のプローブピン５２０との違いは、５層部Ｔ５０５の高抵抗部材Ｈと低抵抗部材Ｌとが、実施の形態２とは逆になっていることである。すなわち、実施の形態２で説明したプローブピン２２０の高抵抗部材Ｈが、本実施の形態５では、低抵抗部材Ｌとなっており、実施の形態２で説明したプローブピン２２０の低抵抗部材Ｌが、本実施の形態５では高抵抗部材Ｈとなっている。その他の構成は全て同じである。

実施の形態５に係るプローブピン５２０およびプローブカード１００によれば、半導体ウエハＷ上に形成された電子回路の検査時において、プローブピン２０のスリットＳを介して隣り合う低抵抗部材Ｌと両側の高抵抗部材Ｈとが、座屈方向Ｚに並んでいないので、膨張率が異なっても相互に接触しない。したがって、低抵抗部材Ｌの高熱が、高抵抗部材Ｈに伝導せず、放熱性および許容電流値の高いプローブピンとプローブカードを提供できる。

実施の形態６．
以下、実施の形態６に係るプローブピンおよびプローブカードを、実施の形態１と異なる部分を中心に説明する。
図８Ａは、プローブピン６２０を座屈方向Ｚから見た図である。
図８Ｂは、図８ＢのＥ１－Ｅ１およびＥ２－Ｅ２断面図である。
図８Ｃは、図８ＡのＦ－Ｆ断面図である。

実施の形態１では、弾性変形部６２０ｍは、スリットを合わせて５層部Ｔ５となっていたが、この実施の形態６では、座屈方向Ｚに対して垂直な方向Ｙに順に、高抵抗部材Ｈ、スリットＳ、低抵抗部材Ｌの第二３層部Ｔ６０３（複数層部）となっている。そして第二３層部Ｔ６０３よりも上方及び下方は、高抵抗部材Ｈとなっている。
なお、第二３層部Ｔ６０３よりも上方及び下方については、座屈方向Ｚに対して垂直な方向Ｙに順に高抵抗部材Ｈ、低抵抗部材Ｌの２層部としてもよい。

実施の形態６に係るプローブピン６２０およびプローブカード１００によれば、半導体ウエハＷ上に形成された電子回路の検査時において、プローブピン６２０のスリットＳを介して隣り合う低抵抗部材Ｌと高抵抗部材Ｈとが、座屈方向Ｚに並んでいないので、膨張率が異なっても相互に接触しない。したがって、低抵抗部材Ｌの高熱が、高抵抗部材Ｈに伝導せず、放熱性、許容電流値の高いプローブピンとプローブカードを提供できる。

本願は、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
従って、例示されていない無数の変形例が、本願に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。

１００プローブカード、１０フレーム、１１上部ガイド、１２下部ガイド、１１Ｈ，１２Ｈガイド孔、１３固定板、１３Ｈ開口部、１４配線基板、１４Ｐプローブ接続パッド、２０，２２０，３２０，４２０，５２０，６２０プローブピン、２０ｃコンタクト部、２０ｍ，６２０ｍ弾性変形部、２０ｔ端子部、２０Ｕ，２２０Ｕ上部ガイド内収納部、２０Ｄ，２２０Ｄ下部ガイド内収納部、Ｔ１単層部、Ｔ３３層部、Ｔ６０３第二３層部、Ｔ５，Ｔ５０５５層部、Ｂｒブリッジ部、Ｃ電極、Ｈ高抵抗部材、Ｌ低抵抗部材、Ｓスリット、ＴＣテスタ接続電極、Ｗ半導体ウエハ、Ｚ座屈方向。

Claims

長手方向の一端に検査対象の電極に接触させるコンタクト部を有し、長手方向の他端に回路基板に接触させる端子部を有するプローブピンであって、
前記プローブピンは、導電性を有する第１金属からなる低抵抗部材と、前記低抵抗部材よりも抵抗率の高い、導電性を有する第２金属からなる高抵抗部材によって構成され、
前記コンタクト部と前記端子部との間に、前記検査対象の検査時における前記プローブピンの座屈方向とは異なる第１方向に、前記高抵抗部材、空隙であるスリット、前記低抵抗部材の順に構成された複数層部を有し、
前記複数層部を前記座屈方向から見たときに、前記低抵抗部材と前記高抵抗部材とが重なり合わないように配置されているプローブピン。
前記複数層部は、前記高抵抗部材、前記スリット、前記低抵抗部材、前記スリット、前記高抵抗部材の順に５層に構成された５層部である請求項１に記載のプローブピン。
前記５層部の、前記長手方向の両側に、前記第１方向に、２つの前記高抵抗部材の間に前記低抵抗部材を挟んで形成される３層部を有し、前記５層部の前記低抵抗部材と前記３層部の前記低抵抗部材とは前記長手方向に連続して繋がり、前記５層部の前記高抵抗部材と前記３層部の前記高抵抗部材とは前記長手方向に連続して繋がり、前記コンタクト部と前記端子部は、前記高抵抗部材のみで構成されている請求項２に記載のプローブピン。
前記端子部と前記５層部との間、および前記５層部と前記コンタクト部との間に、前記低抵抗部材の外周面の周囲が、全て、前記高抵抗部材で覆われた、ガイド内収納部を備えている請求項３に記載のプローブピン。
前記複数層部の前記低抵抗部材は、前記座屈方向の少なくとも一方の面に、前記高抵抗部材を備えている請求項１に記載のプローブピン。
前記５層部の前記長手方向の上端と、下端との間に、前記低抵抗部材の外周面の周囲が、全て、前記高抵抗部材で覆われ、前記低抵抗部材と前記高抵抗部材とが固着されたブリッジ部を備えている請求項２に記載のプローブピン。
前記第１方向は、前記座屈方向に対して垂直な方向である請求項１から請求項６のいずれか１項に記載のプローブピン。
前記複数層部は、前記高抵抗部材、前記スリット、前記低抵抗部材の順に３層に構成された第二３層部である請求項１に記載のプローブピン。
前記複数層部は、前記低抵抗部材、前記スリット、前記高抵抗部材、前記スリット、前記低抵抗部材の順に５層に構成された５層部である請求項１に記載のプローブピン。
請求項１に記載の複数の前記プローブピンを備えているプローブカード。
請求項４に記載の複数のプローブピンと、
それぞれの前記プローブピンを挿入してガイドする複数のガイド孔を有するガイドを備え、前記ガイド内収納部は、前記ガイド孔内に挿入されているプローブカード。
前記ガイド内収納部から前記５層部までの前記３層部の長さは、５００μｍ～１０００μｍである請求項１１に記載のプローブカード。