JP7471566B2 - 静電チャック - Google Patents

静電チャック Download PDF

Info

Publication number
JP7471566B2
JP7471566B2 JP2023129267A JP2023129267A JP7471566B2 JP 7471566 B2 JP7471566 B2 JP 7471566B2 JP 2023129267 A JP2023129267 A JP 2023129267A JP 2023129267 A JP2023129267 A JP 2023129267A JP 7471566 B2 JP7471566 B2 JP 7471566B2
Authority
JP
Japan
Prior art keywords
bypass
heater
substrate
ceramic dielectric
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023129267A
Other languages
English (en)
Other versions
JP2024049335A (ja
Inventor
哲朗 糸山
淳平 上藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toto Ltd
Original Assignee
Toto Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toto Ltd filed Critical Toto Ltd
Priority to CN202311126527.4A priority Critical patent/CN117790389A/zh
Priority to US18/242,122 priority patent/US20230412096A1/en
Priority to KR1020230120179A priority patent/KR20240044331A/ko
Publication of JP2024049335A publication Critical patent/JP2024049335A/ja
Priority to JP2024063586A priority patent/JP2024083543A/ja
Application granted granted Critical
Publication of JP7471566B2 publication Critical patent/JP7471566B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

本発明の態様は、一般的に、静電チャックに関する。
半導体ウェーハやガラス基板などの処理対象物が載置される静電チャックが知られている。静電チャックは、例えばエッチング、CVD(Chemical Vapor Deposition)、スパッタリング、イオン注入、またはアッシングなどを行う半導体製造装置のプラズマ処理チャンバ内において、処理対象物を吸着保持する手段として用いられる。静電チャックは、例えば内蔵する電極に静電吸着用電力を印加し、シリコンウェーハ等の基板を静電力によって吸着するものである。
静電チャックにおいては、ウェーハ等の処理対象物の面内の温度分布を制御することが求められる。そこで、例えば、複数のゾーンに分割されたヒータを設けることが検討されている。各ゾーンの出力を独立に調整することにより、処理対象物の面内の温度分布を制御することができる。例えば、ゾーンの数を増やすことにより、面内の温度分布をより細かく制御することができる。このようなゾーンの数は、近年増加傾向にあり、例えば100を超える場合もある。
例えば、各ゾーンに対応して発熱抵抗体が設けられ、発熱抵抗体には電源からの電流を発熱抵抗体に流す経路となる導通部が接続される。しかし、導通部の発熱によって試料保持面の均熱性が低下する恐れがあった(特許文献1)。
特開2020-004820号公報 特開2021-022630号公報
しかし、ヒータに複数のゾーンを設けると、温度制御を細かく行える一方で、各ゾーンへの給電経路となるバイパス部が細分化されることで、バイパス部の断面積が小さくなりやすい。バイパス部の断面積が小さくなると、バイパス部が発熱しやすくなり、バイパス部からの熱によってウェーハを載置する載置面の温度が設計値からずれてしまうという問題がある。
本発明は、かかる課題の認識に基づいてなされたものであり、バイパス部からの熱が載置面の温度に及ぼす影響を低減できる静電チャックを提供することを目的とする。
第1の発明は、処理対象物を載置する基板上面と、前記基板上面とは反対側の基板下面と、を有するセラミック誘電体基板と、前記セラミック誘電体基板側のベースプレート上面と、前記ベースプレート上面とは反対側のベースプレート下面と、を有し、前記セラミック誘電体基板を支持するベースプレートと、前記基板上面と前記基板下面との間に設けられ、少なくとも1つのヒータ層を有し、前記セラミック誘電体基板を加熱するヒータ部と、前記ヒータ部への給電経路であるバイパス部と、を備え、前記ヒータ部は、前記基板上面に最も近い前記ヒータ層の上面であるヒータ上面と、前記基板下面に最も近い前記ヒータ層の下面であるヒータ下面と、を有し、前記バイパス部は、前記基板下面よりも下方に設けられた第1バイパス部分を有し、前記第1バイパス部分は、前記基板下面側の第1バイパス上面と、前記第1バイパス上面とは反対側の第1バイパス下面と、を有し、前記ヒータ下面と前記第1バイパス上面との間の第2距離は、前記ヒータ上面と前記基板上面との間の第1距離よりも大きい、静電チャックである。
この静電チャックによれば、バイパス部の第1バイパス部分を、基板下面よりも下方に設けるとともに、ヒータ下面と第1バイパス上面との間の第2距離を、ヒータ上面と基板上面との間の第1距離よりも大きくすることで、ヒータ部を相対的に載置面の近くに配置するとともに、バイパス部を載置面及びヒータ部から十分に遠ざけることができる。これにより、バイパス部からの熱が載置面の温度に及ぼす影響を低減できる。
第2の発明は、第1の発明において、前記セラミック誘電体基板は、前記基板上面に対して垂直なZ方向に沿って見たときに、前記セラミック誘電体基板の中央に位置する中央領域と、前記中央領域の外側に位置する外周領域と、を有し、前記第1バイパス部分は、前記Z方向において、前記外周領域と重なる位置に設けられる、静電チャックである。
静電チャックにおいて、外周領域の温度分布ばらつきは、中央領域の温度分布ばらつきよりも大きくなりやすい場合がある。この静電チャックによれば、第1バイパス部分を、Z方向において、外周領域と重なる位置に設けることで、外周領域においてバイパス部を載置面及びヒータ部から十分に遠ざけることができる。これにより、外周領域における載置面の温度のばらつきが大きくなることを抑制できる。
第3の発明は、第1または第2の発明において、前記バイパス部は、前記基板上面と前記基板下面との間に設けられた第2バイパス部分をさらに有し、前記第2バイパス部分は、前記基板上面側の第2バイパス上面と、前記第2バイパス上面とは反対側の第2バイパス下面と、を有し、前記ヒータ下面と前記第2バイパス上面との間の第3距離は、前記第2バイパス下面と前記第1バイパス上面との間の第4距離よりも大きい、静電チャックである。
この静電チャックによれば、基板上面と基板下面との間に第2バイパス部分を設けることで、バイパス部の設計自由度を高めることができる。また、ヒータ下面と第2バイパス上面との間の第3距離を、第2バイパス下面と第1バイパス上面との間の第4距離よりも大きくすることで、第2バイパス部分をヒータ部から十分に遠ざけることができる。これにより、バイパス部が第2バイパス部分を有する場合にも、バイパス部からの熱が載置面の温度に及ぼす影響を低減できる。
第4の発明は、第3の発明において、前記セラミック誘電体基板は、前記Z方向に沿って見たときに、前記セラミック誘電体基板の中央に位置する中央領域と、前記中央領域の外側に位置する外周領域と、を有し、前記第2バイパス部分は、前記中央領域に設けられる、静電チャックである。
静電チャックにおいて、中央領域の温度分布ばらつきは、外周領域の温度分布ばらつきよりも小さくなりやすい場合がある。この静電チャックによれば、第2バイパス部分を中央領域に設けることで、第2バイパス部分を設けることによる載置面の温度のばらつきを抑制することができる。これにより、バイパス部が第2バイパス部分を有する場合にも、載置面の温度のばらつきを抑制できる。
第5の発明は、第3の発明において、前記基板上面と前記ヒータ上面との間に設けられた吸着電極をさらに備え、前記吸着電極は、前記基板上面側の電極上面と、前記電極上面とは反対側の電極下面と、を有し、前記電極下面と前記ヒータ上面との間の第5距離は、前記第4距離よりも小さい、静電チャックである。
この静電チャックによれば、電極下面とヒータ上面との間の第5距離を、第2バイパス下面と第1バイパス上面との間の第4距離よりも小さくすることで、ヒータ部を載置面により近づけ、バイパス部をより離すことができる。これにより、バイパス部からの熱が載置面の温度に及ぼす影響を低減できる。
本発明の態様によれば、バイパス部からの熱が載置面の温度に及ぼす影響を低減できる静電チャックが提供される。
実施形態に係る静電チャックを模式的に表す斜視図である。 実施形態に係る静電チャックを模式的に表す断面図である。 実施形態の第1変形例に係る静電チャックを模式的に表す断面図である。 実施形態の第2変形例に係る静電チャックを模式的に表す断面図である。 実施形態の第3変形例に係る静電チャックを模式的に表す断面図である。
以下、本発明の実施の形態について図面を参照しつつ説明する。なお、各図面中、同様の構成要素には同一の符号を付して詳細な説明は適宜省略する。
図1は、実施形態に係る静電チャックを模式的に表す斜視図である。
図2は、実施形態に係る静電チャックを模式的に表す断面図である。
図1では、説明の便宜上、静電チャックの一部において断面図を表している。
図2は、図1に示したA1-A2線による断面図である。なお、図2では、処理対象物Wを省略している。
図1及び図2に表したように、実施形態に係る静電チャック100は、セラミック誘電体基板10と、ベースプレート20と、ヒータ部30と、バイパス部40と、接合部50と、吸着電極60と、を備える。
セラミック誘電体基板10は、例えば、多結晶セラミック焼結体による平板状の基材である。セラミック誘電体基板10は、半導体ウェーハ等の処理対象物Wを載置する基板上面10aと、基板上面10aとは反対側の基板下面10bと、を有する。基板上面10aは、載置面に相当する。
本願明細書では、基板上面10aに対して垂直な方向をZ方向とする。Z方向は、換言すれば、基板上面10aと基板下面10bとを結ぶ方向である。Z方向は、換言すれば、ベースプレート20からセラミック誘電体基板10に向かう方向である。また、Z方向と直交する方向の1つをX方向、Z方向及びX方向に直交する方向をY方向とする。本願明細書において、「面内」とは、例えばX-Y平面内である。また、本願明細書において、「平面視」とは、Z方向に沿って見た状態を示す。
セラミック誘電体基板10に含まれる結晶の材料としては、例えばAl、AlN、SiC、Y及びYAGなどが挙げられる。このような材料を用いることで、セラミック誘電体基板10における赤外線透過性、熱伝導性、絶縁耐性及びプラズマ耐久性を高めることができる。
セラミック誘電体基板10の内部には、吸着電極60が設けられている。吸着電極60は、基板上面10aと、基板下面10bと、の間に介設されている。すなわち、吸着電極60は、セラミック誘電体基板10の内部に設けられている。吸着電極60は、セラミック誘電体基板10に対して一体的に焼結されている。吸着電極60は、基板上面10a側の電極上面60aと、電極上面60aとは反対側の電極下面60bと、を有する。
静電チャック100は、吸着電極60に吸着保持用電圧を印加することによって、吸着電極60の基板上面10a側に電荷を発生させ、静電力によって処理対象物Wを吸着保持する。
吸着電極60は、基板上面10a及び基板下面10bに沿って設けられている。吸着電極60は、単極型でも双極型でもよい。また、吸着電極60は、三極型やその他の多極型であってもよい。吸着電極60の数や吸着電極60の配置は、適宜選択される。吸着電極60は、後述のヒータ部30よりも基板上面10aの近くに配置される。それによって、必要な吸着力を発現させることができる。
ベースプレート20は、セラミック誘電体基板10の基板下面10b側に設けられ、セラミック誘電体基板10を支持する。ベースプレート20は、セラミック誘電体基板10側のベースプレート上面20aと、ベースプレート上面20aとは反対側のベースプレート下面20bと、を有する。ベースプレート20には、冷却媒体を流すための冷媒流路21が設けられている。つまり、冷媒流路21は、ベースプレート20の内部に設けられている。ベースプレート20の材料としては、例えば、アルミニウムやアルミニウム合金、チタン、チタン合金が挙げられる。
ベースプレート20は、セラミック誘電体基板10の温度調整を行う役目を果たす。例えば、セラミック誘電体基板10を冷却する場合には、冷媒流路21へ冷却媒体を流入し、冷媒流路21を通過させ、冷媒流路21から冷却媒体を流出させる。これにより、冷却媒体によってベースプレート20の熱を吸収し、その上に取り付けられたセラミック誘電体基板10を冷却することができる。
ヒータ部30は、セラミック誘電体基板10を加熱する。ヒータ部30は、セラミック誘電体基板10を加熱することで、セラミック誘電体基板10を介して処理対象物Wを加熱する。ヒータ部30は、基板上面10aと、基板下面10bと、の間に設けられる。すなわち、ヒータ部30は、セラミック誘電体基板10の内部に設けられる。言い換えれば、ヒータ部30は、セラミック誘電体基板10に内蔵される。ヒータ部30を載置面近くに設けることにより、載置面の温度制御性を高めることができる。
ヒータ部30は、少なくとも1つのヒータ層を有する。この例では、ヒータ部30は、第1ヒータ層31と、第2ヒータ層32と、を有する。第1ヒータ層31及び第2ヒータ層32のいずれかは省略されてもよい。また、ヒータ部30は、第1ヒータ層31及び第2ヒータ層32に加えて、他のヒータ層をさらに有していてもよい。
第2ヒータ層32は、例えば、第1ヒータ層31よりも少ない熱量を生成する。すなわち、第1ヒータ層31は高出力のメインヒータであり、第2ヒータ層32は低出力のサブヒータである。
このように、第2ヒータ層32が第1ヒータ層31よりも少ない熱量を生成することで、第1ヒータ層31のパターンに起因する処理対象物Wの面内の温度ムラを、第2ヒータ層32によって微調整することができる。したがって、処理対象物Wの面内の温度分布の均一性を向上させることができる。
第1ヒータ層31及び第2ヒータ層32の材料としては、例えば、チタン、クロム、ニッケル、銅、アルミニウム、モリブデン、タングステン、パラジウム、白金、銀、タンタル、モリブデンカーバイド、及びタングステンカーバイドの少なくともいずれかを含む金属などが挙げられる。なお第1ヒータ層31および第2ヒータ層32の材料は上記金属とセラミックス材料とを含むことが好ましい。セラミックス材料としては、酸化アルミニウム(Al)、酸化イットリウム(Y)、イットリウムアルミニウムガーネット(YAG_YAl12)、窒化アルミニウム(AlN)、炭化ケイ素(SiC)等が挙げられる。第1ヒータ層31および第2ヒータ層32に含まれるセラミックス材料はセラミック誘電体基板10の成分と同じであることが好ましい。
第1ヒータ層31及び第2ヒータ層32は、それぞれ、電流が流れると発熱する。第1ヒータ層31及び第2ヒータ層32は、発熱することで、セラミック誘電体基板10を加熱する。第1ヒータ層31及び第2ヒータ層32は、例えば、セラミック誘電体基板10を介して処理対象物Wを加熱することで、処理対象物Wの面内の温度分布を均一にする。あるいは、第1ヒータ層31及び第2ヒータ層32は、例えば、セラミック誘電体基板10を介して処理対象物Wを加熱することで、処理対象物Wの面内の温度に意図的に差をつけることもできる。
第1ヒータ層31は、基板上面10a側の第1ヒータ上面31aと、第1ヒータ上面31aとは反対側の第1ヒータ下面31bと、を有する。第2ヒータ層32は、基板上面10a側の第2ヒータ上面32aと、第2ヒータ上面32aとは反対側の第2ヒータ下面32bと、を有する。
この例では、セラミック誘電体基板10の内部において、第1ヒータ層31は、第2ヒータ層32の上に設けられている。つまり、この例では、第1ヒータ上面31a及び第1ヒータ下面31bは、基板上面10aと第2ヒータ上面32aとの間に位置する。また、第2ヒータ上面32a及び第2ヒータ下面32bは、第1ヒータ下面31bと基板下面10bとの間に位置する。第1ヒータ層31は、第2ヒータ層32の下方に設けられていてもよい。
ヒータ部30は、ヒータ上面30aと、ヒータ下面30bと、を有する。ヒータ上面30aは、基板上面10aに最も近いヒータ層の上面である。ヒータ下面30bは、基板下面10bに最も近いヒータ層の下面である。この例では、基板上面10aに最も近いヒータ層は、第1ヒータ層31である。そのため、この例では、ヒータ上面30aは、第1ヒータ上面31aである。また、この例では、基板下面10bに最も近いヒータ層は、第2ヒータ層32である。そのため、この例では、ヒータ下面30bは、第2ヒータ下面32bである。
例えば、第2ヒータ層32が設けられない場合、基板上面10aに最も近いヒータ層及び基板下面10bに最も近いヒータ層は、いずれも、第1ヒータ層31である。そのため、この場合には、ヒータ上面30aは、第1ヒータ上面31aであり、ヒータ下面30bは、第1ヒータ下面31bである。同様に、例えば、第1ヒータ層31が設けられない場合、基板上面10aに最も近いヒータ層及び基板下面10bに最も近いヒータ層は、いずれも、第2ヒータ層32である。そのため、この場合には、ヒータ上面30aは、第2ヒータ上面32aであり、ヒータ下面30bは、第2ヒータ下面32bである。
この例では、吸着電極60は、セラミック誘電体基板10の内部において、ヒータ部30の上方に設けられている。つまり、この例では、吸着電極60は、基板上面10aとヒータ上面30aとの間に設けられている。
バイパス部40は、ヒータ部30への給電経路である。バイパス部40は、接続部45を介して、ヒータ部30、具体的には第1ヒータ層31及び第2ヒータ層32のそれぞれと電気的に接続されている。
バイパス部40は、導電性を有する。バイパス部40がセラミック誘電体基板10の内部に設けられる場合、バイパス部40のうちセラミック誘電体基板10の内部に設けられる部分(すなわち、後述の第2バイパス部分42)の材料は、例えば、第1ヒータ層31及び第2ヒータ層32の材料と同じである。バイパス部40がセラミック誘電体基板10の外部に設けられる場合、バイパス部40のうちセラミック誘電体基板10の外部に設けられる部分(すなわち、後述の第1バイパス部分41)の材料は、例えば、第1ヒータ層31及び第2ヒータ層32の材料と異なる。この場合、バイパス部40の材料としては、例えば、ステンレス、チタン、クロム、ニッケル、銅、アルミニウム、インコネル(登録商標)、モリブデン、タングステン、パラジウム、白金、銀、タンタル、モリブデンカーバイド、及びタングステンカーバイドの少なくともいずれかを含む金属などが挙げられる。
バイパス部40は、例えば絶縁層70で覆われている。絶縁層70は、例えばバイパス部40の載置面側に位置する第1絶縁部71と、バイパス部40の反対側に位置する第2絶縁部72と、を有する。
バイパス部40には、図示しない給電端子を介して、外部から電力が供給される。外部から供給された電力は、バイパス部40及び接続部45を介して、ヒータ部30(第1ヒータ層31及び第2ヒータ層32)に供給される。
バイパス部40は、複数の領域を有する。バイパス部40は、例えば、第1ヒータ層31と接続される領域と、第2ヒータ層32と接続される領域と、を有する。第1ヒータ層31と接続される領域及び第2ヒータ層32と接続される領域は、同一平面上に並んでいてもよいし、それぞれ異なる平面上に設けられていてもよい。
第1ヒータ層31と接続される領域に印加される電圧は、例えば、第2ヒータ層32と接続される領域に印加される電圧および電流と、異なる。これにより、第1ヒータ層31の出力を、第2ヒータ層32の出力と異ならせることができる。第1ヒータ層31及び第2ヒータ層32は、例えば、このようにして別々に制御される。
また、第1ヒータ層31は、例えば、同一平面上に並んだ複数の第1ゾーンを有する。バイパス部40は、例えば、第1ヒータ層31の複数の第1ゾーンのうちの1つのゾーンと接続されるバイパス部40の領域と、複数の第1ゾーンのうちの他の1つのゾーンと接続されるバイパス部40の領域と、を有する。第1ヒータ層31の複数の第1ゾーンのうちの1つのゾーンと接続される領域及び複数の第1ゾーンのうちの他の1つのゾーンと接続される領域は、同一平面上に並んでいてもよいし、それぞれ異なる平面上に設けられていてもよい。
複数の第1ゾーンのうちの1つのゾーンと接続される領域に印加される電圧および電流は、例えば、複数の第1ゾーンのうちの他の1つのゾーンと接続される領域に印加される電圧と、異なる。これにより、複数の第1ゾーンのうちの1つのゾーンの出力を、複数の第1ゾーンのうちの他の1つのゾーンの出力と異ならせることができる。第1ヒータ層31に含まれる複数の第1ゾーンは、例えば、このようにして別々に制御される。
同様に、第2ヒータ層32は、例えば、同一平面上に並んだ複数の第2ゾーンを有する。バイパス部40は、例えば、第2ヒータ層32の複数の第2ゾーンのうちの1つのゾーンと接続されるバイパス部40の領域と、複数の第2ゾーンのうちの他の1つのゾーンと接続されるバイパス部40の領域と、を有する。第2ヒータ層32の複数の第2ゾーンのうちの1つのゾーンと接続されるバイパス部40の領域及び複数の第2ゾーンのうちの他の1つのゾーンと接続されるバイパス部40の領域は、同一平面上に並んでいてもよいし、それぞれ異なる平面上に設けられていてもよい。
複数の第2ゾーンのうちの1つのゾーンと接続される領域に印加される電圧および電流は、例えば、複数の第2ゾーンのうちの他の1つのゾーンと接続される領域に印加される電圧と、異なる。これにより、複数の第2ゾーンのうちの1つのゾーンの出力を、複数の第2ゾーンのうちの他の1つのゾーンの出力と異ならせることができる。第2ヒータ層32に含まれる複数の第2ゾーンは、例えば、このようにして別々に制御される。
バイパス部40は、ヒータ部30とベースプレート上面20aとの間に設けられてもよい。バイパス部40は、ベースプレート下面20bの下方に設けられてもよい。バイパス部40は、第1バイパス部分41を有する。第1バイパス部分41は、基板下面10bよりも下方に設けられている。つまり、第1バイパス部分41は、セラミック誘電体基板10の外部に設けられている。この例では、第1バイパス部分41は、基板下面10bとベースプレート上面20aとの間に設けられている。第1バイパス部分41は、セラミック誘電体基板10とベースプレート20との間に設けられている。第1バイパス部分41は、基板下面10b側の第1バイパス上面41aと、第1バイパス上面41aとは反対側の第1バイパス下面41bと、を有する。
この例では、第1バイパス部分41の一部は、接続部45を介して、第1ヒータ層31と接続されている。また、この例では、第1バイパス部分41の他の一部は、接続部45を介して、第2ヒータ層32と接続されている。
第1バイパス部分41がセラミック誘電体基板10とベースプレート20との間に配置される場合には、接合部50は、セラミック誘電体基板10とベースプレート20との間に設けられ、これらを接合する。図2に示す例では、接合部50は、第1接合部分51と、第2接合部分52と、を有する。第1接合部分51は、例えば基板下面10bおよび第1絶縁部71と接する。第2接合部分52は、ベースプレート上面20aおよび第2絶縁部72と接する。第1バイパス部41がベースプレート20の下方に配置される場合(図示しない)には、接合部50は、第1接合部分51を有し、第1接合部分51は、ベースプレート下面20bおよび第1絶縁部71と接する。第1接合部分51及び第2接合部分52のいずれかは、省略されてもよい。
第1接合部分51及び第2接合部分52の材料としては、例えば、樹脂などの絶縁性材料を用いることができる。第1接合部分51及び第2接合部分52の材料としては、例えば、シリコーン樹脂などが挙げられる。
絶縁層70の材料としては、例えば、樹脂やセラミックなどの絶縁性材料を用いることができる。絶縁層70が樹脂の場合の例として、ポリイミドやポリアミドイミドなどが挙げられる。
実施形態において、ヒータ下面30bと第1バイパス上面41aとの間の第2距離D2は、ヒータ上面30aと基板上面10aとの間の第1距離D1よりも大きい。第1距離D1は、例えば、0.4mm以上1.5mm以下、好ましくは0.5mm以上1.0mm以下である。図2,3に示すように、第1バイパス部分41がセラミック誘電体基板10とベースプレート20との間に配置される場合には、第2距離D2は、例えば、0.25mm以上4.1mm以下である。第1バイパス部分41がベースプレート20の下方に配置される場合には、第2距離D2は、概ね上記数値範囲にベースプレート20の厚さが加算される(詳細は後述)。この態様においては、第1バイパス部分41をヒータ部30から十分に離間させることができる。
電極下面60bとヒータ上面30aとの間の第5距離D5は、例えば、0.3mm以上1.0mm以下である。第5距離D5が0.3mm以上であれば、吸着電極60とヒータ部30とが短絡することを抑制できる。第5距離D5が1.0mm以下であれば、処理対象物Wを迅速に加熱することができ、表面温度制御性を向上できる。また加熱するために必要な熱を低減できる。
基板上面10aと電極上面60aとの間の第6距離D6は、例えば、0.1mm以上0.5mm以下である。第6距離D6が0.1mm以上であれば、セラミック誘電体基板10のうち基板上面10aと電極上面60aとの間の部分が絶縁破壊することを抑制できる。第6距離D6が0.5mm以下であれば、吸着力が低下することを抑制できる。
第1ヒータ下面31bと第2ヒータ上面32aとの間の第7距離D7は、例えば、0.3mm以上1.0mm以下である。第7距離D7が0.3mm以上であれば、第1ヒータ層31と第2ヒータ層32とが短絡することを抑制できる。第7距離D7が1.0mm以下であれば、第2ヒータ層32を処理対象物Wに十分に近づけることができ、表面温度制御性を向上できる。
第2ヒータ下面32bと基板下面10bとの間の第8距離D8は任意であるが、一例として、0.1mm以上3mm以下としてもよい。
第1絶縁部71の第9厚さT9(Z方向の長さ)は、例えば、0.025mm以上0.1mm以下である。第9厚さT9が0.025mm以上であれば、第1バイパス部分41からの発熱影響をより効果的に抑制できるとともに、第1バイパス部分41の短絡を抑制できる。
第1ヒータ層31の第1厚さT1(Z方向の長さ)は、例えば、0.01mm以上0.20mm以下である。第2ヒータ層32の第2厚さT2(Z方向の長さ)は、例えば、0.01mm以上0.20mm以下である。第1バイパス部分41の第3厚さT3(Z方向の長さ)は、例えば、0.03mm以上0.30mm以下である。吸着電極60の第4厚さT4(Z方向の長さ)は、例えば、0.001mm以上0.1mm以下である。セラミック誘電体基板10の第5厚さT5(Z方向の長さ)は、例えば、2.0mm以上5.0mm以下、好ましくは2.5mm以上4.0mm以下である。第1接合部分51の第6厚さT6(Z方向の長さ)は、例えば、0.1mm以上1mm以下である。第2接合部分52の第7厚さT7(Z方向の長さ)は、例えば、0.1mm以上1mm以下である。絶縁層70の第8厚さT8(Z方向の長さ)は、例えば、0.08mm以上0.5mm以下である。
第1距離D1は、第6距離D6と、第5距離D5と、第4厚さT4と、の和で表される(D1=D6+D5+T4)。第6距離D6、第5距離D5、及び第4厚さT4のいずれかを調整することで、第1距離D1を調整することができる。
第1バイパス部分41がセラミック誘電体基板10とベースプレート20との間に配置される場合の一例として、第2距離D2は、第8距離D8と、第9厚さT9と、第6厚さT6と、の和で表される(D2=D8+T9+T6)。第8距離D8、第9厚さT9、及び第6厚さT6のいずれかを調整することで、第2距離D2を調整することができる。第1バイパス部分41がベースプレート20の下方に配置される場合には、第2距離D2は、第8距離D8と、第9厚さT9と、第6厚さT6と、第7厚さT7と、ベースプレートの厚さと、の和で表される。
このように、バイパス部40の第1バイパス部分41を、基板下面10bよりも下方に設けるとともに、ヒータ下面30bと第1バイパス上面41aとの間の第2距離D2を、ヒータ上面30aと基板上面10aとの間の第1距離D1よりも大きくすることで、ヒータ部30を相対的に載置面の近くに配置するとともに、バイパス部40を載置面及びヒータ部30から十分に遠ざけることができる。これにより、バイパス部40からの熱が載置面の温度に及ぼす影響を低減できる。
なお、図2、3では図示を省略しているが、セラミック誘電体基板10の基板上面10aには、処理対象物Wが載置される複数のドットおよび、セラミック誘電体基板10の外周端に設けられるシールリングが配置される場合がある。また、シールリングよりも内周側に、載置面を複数のゾーンに分割するインナーシールが設けられる場合がある。さらに、ドット、シールリング及びインナーシールに処理対象物Wが載置された状態で処理対象物Wの裏面を冷却するための冷却ガスを供給するための溝が、基板上面10aに設けられる場合がある。
本明細書の、第1距離D1「ヒータ上面30aと基板上面10aとの間」、第6距離D6「基板上面10aと電極上面60aとの間」における距離算出起点としての「基板上面10a」とは、処理対象物Wが載置される部分を指す。具体的には、ドットやシール(シールリング、インナーシール)が設けられる場合には、「基板上面10a」とはドットおよびまたはシールの頂面である。複数のドットやシールの高さが載置面内で変化している場合には、それらのうちで最も高い部分を「基板上面10a」とみなす。
また、セラミック誘電体基板10は、中央領域11と、外周領域12と、を有する。中央領域11は、Z方向に沿って見たときに、セラミック誘電体基板10の中央に位置する。外周領域12は、Z方向に沿って見たときに、中央領域11の外側に位置し、セラミック誘電体基板10の外周端を含む。静電チャックにおいて、外周領域12の温度分布のばらつきは、中央領域11の温度分布のばらつきよりも大きくなりやすい場合がある。
中央領域11は、例えば、セラミック誘電体基板10の中心15を含む。中央領域11は、中心15とセラミック誘電体基板10の外周端10eとの間の中心線CLよりも内側の領域である。つまり、中央領域11は、中心線CLにより囲まれた領域である。外周領域12は、中心線CLよりも外側の領域である。つまり、外周領域12は、中心線CLと外周端10eとにより囲まれた領域である。
第1バイパス部分41は、例えば、Z方向において、外周領域12と重なる位置に設けられる。第1バイパス部分41を、Z方向において、外周領域12と重なる位置に設けることで、外周領域12においてバイパス部40を載置面及びヒータ部30から十分に遠ざけることができる。これにより、外周領域12における載置面の温度のばらつきが大きくなることを抑制できる。
なお、セラミック誘電体基板10の外周部に段が設けられている場合には、本明細書における「セラミック基板の外周端」とは、吸着電極60が配置された部分の近傍(上段の外周端)を指す。
図3は、実施形態の第1変形例に係る静電チャックを模式的に表す断面図である。
図3は、図1に示したA1-A2線による断面図である。なお、図3では、処理対象物Wを省略している。
図3に表したように、実施形態の第1変形例に係る静電チャック100Aは、第2バイパス部分42を設けた以外は、上述の静電チャック100と実質的に同じである。
この例では、バイパス部40は、第1バイパス部分41に加えて、第2バイパス部分42をさらに有する。第2バイパス部分42は、基板上面10aと基板下面10bとの間に設けられている。つまり、第2バイパス部分42は、セラミック誘電体基板10の内部に設けられている。より具体的には、第2バイパス部分42は、ヒータ下面30bと基板下面10bとの間に設けられている。第2バイパス部分42は、基板上面10a(ヒータ下面30b)側の第2バイパス上面42aと、第2バイパス上面42aとは反対側の第2バイパス下面42bと、を有する。
この例では、第1バイパス部分41は、接続部45を介して、第1ヒータ層31と接続されている。つまり、第1バイパス部分41は、バイパス部40の第1ヒータ層31と接続される領域に相当する。また、この例では、第2バイパス部分42は、接続部45を介して、第2ヒータ層32と接続されている。つまり、第2バイパス部分42は、バイパス部40の第2ヒータ層32と接続される領域に相当する。
この例では、第2バイパス部分42は、Z方向において、第1バイパス部分41と重なっている。第2バイパス部分42は、Z方向において、第1バイパス部分41と重なってもよいし、第1バイパス部分41と重ならなくてもよい。
この例でも、ヒータ下面30bと第1バイパス上面41aとの間の第2距離D2は、ヒータ上面30aと基板上面10aとの間の第1距離D1よりも大きい。これにより、ヒータ部30を相対的に載置面の近くに配置するとともに、バイパス部40を載置面及びヒータ部30から十分に遠ざけることができ、バイパス部40からの熱が載置面の温度に及ぼす影響を低減できる。
また、この例では、ヒータ下面30bと第2バイパス上面42aとの間の第3距離D3は、第2バイパス下面42bと第1バイパス上面41aとの間の第4距離D4よりも大きい。
このように、基板上面10aと基板下面10bとの間に第2バイパス部分42を設けることで、バイパス部40の設計自由度を高めることができる。また、ヒータ下面30bと第2バイパス上面42aとの間の第3距離D3を、第2バイパス下面42bと第1バイパス上面41aとの間の第4距離D4よりも大きくすることで、第2バイパス部分42をヒータ部30から十分に遠ざけることができる。これにより、バイパス部40が第2バイパス部分42を有する場合にも、バイパス部40からの熱が載置面の温度に及ぼす影響を低減できる。
また、この例では、吸着電極60は、基板上面10aとヒータ上面30aとの間に設けられている。電極下面60bとヒータ上面30aとの間の第5距離D5は、第2バイパス下面42bと第1バイパス上面41aとの間の第4距離D4よりも小さい。
このように、電極下面60bとヒータ上面30aとの間の第5距離D5を、第2バイパス下面42bと第1バイパス上面41aとの間の第4距離D4よりも小さくすることで、ヒータ部30を載置面により近づけ、バイパス部40をより離すことができる。これにより、バイパス部40からの熱が載置面の温度に及ぼす影響を低減できる。
また、セラミック誘電体基板10は、中央領域11と、外周領域12と、を有する。中央領域11及び外周領域12は、上述の図1及び図2における中央領域11及び外周領域12と同じである。静電チャックにおいて、中央領域11の温度分布のばらつきは、外周領域12の温度分布のばらつきよりも小さくなりやすい場合がある。
第2バイパス部分42は、例えば、中央領域11に設けられる。第2バイパス部分42を中央領域11に設けることで、第2バイパス部分42を設けることによる載置面の温度のばらつきを抑制することができる。これにより、バイパス部40が第2バイパス部分42を有する場合にも、載置面の温度のばらつきを抑制できる。
図4は、実施形態の第2変形例に係る静電チャックを模式的に表す断面図である。
図4は、図1に示したA1-A2線による断面図である。なお、図4では、処理対象物Wを省略している。
図4に表したように、実施形態の第2変形例に係る静電チャック100Bは、バイパス部40(第1バイパス部分41)をベースプレート20の下に設け、絶縁層70及び第2接合部分52を省略した以外は、上述の静電チャック100と実質的に同じである。
この例では、ベースプレート20の下部に、上方に向かって窪む凹部25が設けられている。バイパス部40(第1バイパス部分41)は、凹部25の内部に設けられている。より具体的には、バイパス部40(第1バイパス部分41)は、絶縁基板80の下面に設けられている。絶縁基板80は、締結部材82により、凹部25の底面25aに固定されている。絶縁基板80は、例えば、樹脂などの絶縁材料を含む。締結部材82は、例えば、ボルトなどである。
バイパス部40(第1バイパス部分41)をベースプレート20の下に設けることで、バイパス部40を載置面から十分に遠ざけることができ、バイパス部40からの熱が載置面の温度に及ぼす影響を低減できる。したがって、バイパス部40からの熱が載置面の均熱性に及ぼす影響を低減できる。
また、この例でも、ヒータ下面30bと第1バイパス上面41aとの間の第2距離D2は、ヒータ上面30aと基板上面10aとの間の第1距離D1よりも大きい。これにより、ヒータ部30を相対的に載置面の近くに配置するとともに、バイパス部40を載置面及びヒータ部30から十分に遠ざけることができ、バイパス部40からの熱が載置面の温度に及ぼす影響を低減できる。
なお、第2バイパス部分42がさらに設けられる場合には、第2バイパス部分42は、セラミック誘電体基板10の内部に設けられ、第1バイパス部分41は、ベースプレート20の下に設けられる。
図5は、実施形態の第3変形例に係る静電チャックを模式的に表す断面図である。
図5は、図1に示したA1-A2線による断面図である。なお、図5では、処理対象物Wを省略している。
図5に表したように、実施形態の第3変形例に係る静電チャック100Cは、第1金属板84及び第2金属板86の間に挟まれたバイパス部40(第1バイパス部分41)を、接合部55を介して、ベースプレート20の凹部25の内部に設けた以外は、上述の静電チャック100Bと実質的に同じである。
この例では、バイパス部40(第1バイパス部分41)は、第1金属板84及び第2金属板86の間に設けられている。バイパス部40(第1バイパス部分41)は、絶縁層70に囲まれている。第1金属板84は、凹部25の内部において、接合部55を介して、凹部25の底面25aに固定されている。接合部55は、第1金属板84とベースプレート20との間に設けられ、これらを接合している。第1金属板84及び第2金属板86は、例えば、アルミニウムなどの金属を含む。接合部55の材料としては、例えば、第1接合部分51及び第2接合部分52の材料として挙げたものと同じものを用いることができる。
この例でも、バイパス部40(第1バイパス部分41)をベースプレート20の下に設けることで、バイパス部40を載置面から十分に遠ざけることができ、バイパス部40からの熱が載置面の温度に及ぼす影響を低減できる。したがって、バイパス部40からの熱が載置面の均熱性に及ぼす影響を低減できる。
また、この例でも、ヒータ下面30bと第1バイパス上面41aとの間の第2距離D2は、ヒータ上面30aと基板上面10aとの間の第1距離D1よりも大きい。これにより、ヒータ部30を相対的に載置面の近くに配置するとともに、バイパス部40を載置面及びヒータ部30から十分に遠ざけることができ、バイパス部40からの熱が載置面の温度に及ぼす影響を低減できる。
実施形態は、以下の構成を含んでもよい。
(構成1)
処理対象物を載置する基板上面と、前記基板上面とは反対側の基板下面と、を有するセラミック誘電体基板と、
前記セラミック誘電体基板側のベースプレート上面と、前記ベースプレート上面とは反対側のベースプレート下面と、を有し、前記セラミック誘電体基板を支持するベースプレートと、
前記基板上面と前記基板下面との間に設けられ、少なくとも1つのヒータ層を有し、前記セラミック誘電体基板を加熱するヒータ部と、
前記ヒータ部への給電経路であるバイパス部と、
を備え、
前記ヒータ部は、前記基板上面に最も近い前記ヒータ層の上面であるヒータ上面と、前記基板下面に最も近い前記ヒータ層の下面であるヒータ下面と、を有し、
前記バイパス部は、前記基板下面よりも下方に設けられた第1バイパス部分を有し、
前記第1バイパス部分は、前記基板下面側の第1バイパス上面と、前記第1バイパス上面とは反対側の第1バイパス下面と、を有し、
前記ヒータ下面と前記第1バイパス上面との間の第2距離は、前記ヒータ上面と前記基板上面との間の第1距離よりも大きい、静電チャック。
(構成2)
前記セラミック誘電体基板は、前記基板上面に対して垂直なZ方向に沿って見たときに、前記セラミック誘電体基板の中央に位置する中央領域と、前記中央領域の外側に位置する外周領域と、を有し、
前記第1バイパス部分は、前記Z方向において、前記外周領域と重なる位置に設けられる、構成1記載の静電チャック。
(構成3)
前記バイパス部は、前記基板上面と前記基板下面との間に設けられた第2バイパス部分をさらに有し、
前記第2バイパス部分は、前記基板上面側の第2バイパス上面と、前記第2バイパス上面とは反対側の第2バイパス下面と、を有し、
前記ヒータ下面と前記第2バイパス上面との間の第3距離は、前記第2バイパス下面と前記第1バイパス上面との間の第4距離よりも大きい、構成1または2に記載の静電チャック。
(構成4)
前記セラミック誘電体基板は、前記Z方向に沿って見たときに、前記セラミック誘電体基板の中央に位置する中央領域と、前記中央領域の外側に位置する外周領域と、を有し、
前記第2バイパス部分は、前記中央領域に設けられる、構成3記載の静電チャック。
(構成5)
前記基板上面と前記ヒータ上面との間に設けられた吸着電極をさらに備え、
前記吸着電極は、前記基板上面側の電極上面と、前記電極上面とは反対側の電極下面と、を有し、
前記電極下面と前記ヒータ上面との間の第5距離は、前記第4距離よりも小さい、構成3または4に記載の静電チャック。
以上のように、実施形態によれば、バイパス部からの熱が載置面の温度に及ぼす影響を低減できる静電チャックが提供される。
以上、本発明の実施の形態について説明した。しかし、本発明はこれらの記述に限定されるものではない。前述の実施の形態に関して、当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、静電チャックが備える各要素の形状、寸法、材質、配置、設置形態などは、例示したものに限定されるわけではなく適宜変更することができる。
また、前述した各実施の形態が備える各要素は、技術的に可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。
10:セラミック誘電体基板
10a:基板上面
10b:基板下面
10e:外周端
11:中央領域
12:外周領域
15:中心
20:ベースプレート
20a:ベースプレート上面
20b:ベースプレート下面
21:冷媒流路
25:凹部
30:ヒータ部
30a:ヒータ上面
30b:ヒータ下面
31:第1ヒータ層
31a:第1ヒータ上面
31b:第1ヒータ下面
32:第2ヒータ層
32a:第2ヒータ上面
32b:第2ヒータ下面
40:バイパス部
41:第1バイパス部分
41a:第1バイパス上面
41b:第1バイパス下面
42:第2バイパス部分
42a:第2バイパス上面
42b:第2バイパス下面
45:接続部
50:接合部
51:第1接合部分
52:第2接合部分
55:接合部
60:吸着電極
60a:電極上面
60b:電極下面
70:絶縁層
71:第1絶縁部
72:第2絶縁部
80:絶縁基板
82:締結部材
84、86:第1、第2金属板
100、100A、100B、100C:静電チャック
CL:中心線
W 処理対象物

Claims (5)

  1. 処理対象物を載置する基板上面と、前記基板上面とは反対側の基板下面と、を有するセラミック誘電体基板と、
    前記セラミック誘電体基板側のベースプレート上面と、前記ベースプレート上面とは反対側のベースプレート下面と、を有し、前記セラミック誘電体基板を支持するベースプレートと、
    前記基板上面と前記基板下面との間に設けられ、少なくとも1つのヒータ層を有し、前記セラミック誘電体基板を加熱するヒータ部と、
    前記ヒータ部への給電経路であるバイパス部と、
    を備え、
    前記ヒータ部は、前記基板上面に最も近い前記ヒータ層の上面であるヒータ上面と、前記基板下面に最も近い前記ヒータ層の下面であるヒータ下面と、を有し、
    前記バイパス部は、前記基板下面よりも下方に設けられた第1バイパス部分を有し、
    前記第1バイパス部分は、前記基板下面側の第1バイパス上面と、前記第1バイパス上面とは反対側の第1バイパス下面と、を有し、
    前記ヒータ下面と前記第1バイパス上面との間の第2距離は、前記ヒータ上面と前記基板上面との間の第1距離よりも大きい、静電チャック。
  2. 前記セラミック誘電体基板は、前記基板上面に対して垂直なZ方向に沿って見たときに、前記セラミック誘電体基板の中央に位置する中央領域と、前記中央領域の外側に位置する外周領域と、を有し、
    前記第1バイパス部分は、前記Z方向において、前記外周領域と重なる位置に設けられる、請求項1記載の静電チャック。
  3. 前記バイパス部は、前記基板上面と前記基板下面との間に設けられた第2バイパス部分をさらに有し、
    前記第2バイパス部分は、前記基板上面側の第2バイパス上面と、前記第2バイパス上面とは反対側の第2バイパス下面と、を有し、
    前記ヒータ下面と前記第2バイパス上面との間の第3距離は、前記第2バイパス下面と前記第1バイパス上面との間の第4距離よりも大きい、請求項1または2に記載の静電チャック。
  4. 前記セラミック誘電体基板は、前記基板上面に対して垂直なZ方向に沿って見たときに、前記セラミック誘電体基板の中央に位置する中央領域と、前記中央領域の外側に位置する外周領域と、を有し、
    前記第2バイパス部分は、前記中央領域に設けられる、請求項3記載の静電チャック。
  5. 前記基板上面と前記ヒータ上面との間に設けられた吸着電極をさらに備え、
    前記吸着電極は、前記基板上面側の電極上面と、前記電極上面とは反対側の電極下面と、を有し、
    前記電極下面と前記ヒータ上面との間の第5距離は、前記第4距離よりも小さい、請求項3記載の静電チャック。
JP2023129267A 2022-09-28 2023-08-08 静電チャック Active JP7471566B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202311126527.4A CN117790389A (zh) 2022-09-28 2023-09-04 静电吸盘
US18/242,122 US20230412096A1 (en) 2023-08-08 2023-09-05 Electrostatic chuck
KR1020230120179A KR20240044331A (ko) 2022-09-28 2023-09-11 정전 척
JP2024063586A JP2024083543A (ja) 2022-09-28 2024-04-10 静電チャック

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022154770 2022-09-28
JP2022154770 2022-09-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2024063586A Division JP2024083543A (ja) 2022-09-28 2024-04-10 静電チャック

Publications (2)

Publication Number Publication Date
JP2024049335A JP2024049335A (ja) 2024-04-09
JP7471566B2 true JP7471566B2 (ja) 2024-04-22

Family

ID=90609589

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023129267A Active JP7471566B2 (ja) 2022-09-28 2023-08-08 静電チャック

Country Status (1)

Country Link
JP (1) JP7471566B2 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003258065A (ja) 2002-02-27 2003-09-12 Kyocera Corp ウエハ載置ステージ
JP2015515713A (ja) 2012-02-28 2015-05-28 ラム リサーチ コーポレーションLam Research Corporation 半導体処理用の交流駆動を用いる多重ヒータアレイ
JP2019505092A (ja) 2016-01-22 2019-02-21 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated マルチゾーン静電チャックのためのセンサシステム
WO2019159862A1 (ja) 2018-02-16 2019-08-22 日本特殊陶業株式会社 保持装置
JP2019161134A (ja) 2018-03-16 2019-09-19 日本特殊陶業株式会社 保持装置の製造方法および保持装置
WO2020213368A1 (ja) 2019-04-16 2020-10-22 日本特殊陶業株式会社 保持装置の製造方法、保持装置用の構造体の製造方法および保持装置
WO2021054322A1 (ja) 2019-09-18 2021-03-25 日本碍子株式会社 静電チャックヒータ
JP2021132190A (ja) 2020-02-21 2021-09-09 東京エレクトロン株式会社 基板処理装置および載置台

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003258065A (ja) 2002-02-27 2003-09-12 Kyocera Corp ウエハ載置ステージ
JP2015515713A (ja) 2012-02-28 2015-05-28 ラム リサーチ コーポレーションLam Research Corporation 半導体処理用の交流駆動を用いる多重ヒータアレイ
JP2019505092A (ja) 2016-01-22 2019-02-21 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated マルチゾーン静電チャックのためのセンサシステム
WO2019159862A1 (ja) 2018-02-16 2019-08-22 日本特殊陶業株式会社 保持装置
JP2019161134A (ja) 2018-03-16 2019-09-19 日本特殊陶業株式会社 保持装置の製造方法および保持装置
WO2020213368A1 (ja) 2019-04-16 2020-10-22 日本特殊陶業株式会社 保持装置の製造方法、保持装置用の構造体の製造方法および保持装置
WO2021054322A1 (ja) 2019-09-18 2021-03-25 日本碍子株式会社 静電チャックヒータ
JP2021132190A (ja) 2020-02-21 2021-09-09 東京エレクトロン株式会社 基板処理装置および載置台

Also Published As

Publication number Publication date
JP2024049335A (ja) 2024-04-09

Similar Documents

Publication Publication Date Title
KR102471635B1 (ko) 극도의 균일성의 가열식 기판 지지 조립체
US10373853B2 (en) Electrostatic chuck and wafer processing apparatus
US8168926B2 (en) Heating device
TW202040744A (zh) 局部加熱之多區域基材支撐座
KR20180110613A (ko) 정전 척
JP7471566B2 (ja) 静電チャック
JP2024083543A (ja) 静電チャック
US20230412096A1 (en) Electrostatic chuck
TW202414678A (zh) 靜電吸盤
JP6994953B2 (ja) 保持装置
US20230317493A1 (en) Electrostatic chuck
US20230317494A1 (en) Electrostatic chuck
US20230317495A1 (en) Electrostatic chuck
US11776836B2 (en) Electrostatic chuck and semiconductor manufacturing apparatus
US20220102182A1 (en) Electrostatic chuck and semiconductor manufacturing apparatus
US11756820B2 (en) Electrostatic chuck and semiconductor manufacturing apparatus
US20220102184A1 (en) Electrostatic chuck and semiconductor manufacturing apparatus
JP7392887B1 (ja) 静電チャック
JP2024048721A (ja) 静電チャック
US20170372934A1 (en) Wafer holding apparatus and baseplate structure
JP7183527B2 (ja) 静電チャック及び半導体製造装置
JP2023147159A (ja) 静電チャック
JP2024048766A (ja) 静電チャック
JP2023147157A (ja) 静電チャック
JP6943774B2 (ja) 保持装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230904

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20230904

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240311

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240324

R150 Certificate of patent or registration of utility model

Ref document number: 7471566

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150