JP7463033B2 - ハイブリッドリング回路 - Google Patents

Description

本発明は、広帯域化を図ることのできるハイブリッドリング回路に関するものである。

従来のハイブリッドリング回路が特許文献１に開示されており、従来の原理的なハイブリッドリング回路の回路構成を図２１に示す。図２１に示すハイブリッドリング回路１００は、高周波の分配や合成に用いられており、使用中心周波数Ｆｏの波長をλｏとすると、それぞれλｏ／４の電気長とされた４本の分布定数線路Ｄ１０１，Ｄ１０２，Ｄ１０３，Ｄ１０４がリング状に接続されて構成されている。一周がλｏの電気長を有するハイブリッドリング回路１００において、Ｄ１０１とＤ１０４との接続点が第１端子Ｐ１０１、Ｄ１０１とＤ１０２との接続点が第２端子Ｐ１０２、Ｄ１０２とＤ１０３との接続点が第３端子Ｐ１０３、Ｄ１０３とＤ１０４との接続点が第４端子Ｐ１０４とされている。分布定数線路Ｄ１０１，Ｄ１０２，Ｄ１０３，Ｄ１０４の各々の特性インピーダンスをＷ１２，Ｗ２３，Ｗ３４，Ｗ１４とし、第１端子Ｐ１０１と第２端子Ｐ１０２を入力端子として接続されるインピーダンスすなわち入力インピーダンスをＺａとし、第３端子Ｐ１０３と第４端子Ｐ１０４を出力端子として接続されるインピーダンスすなわち出力インピーダンスをＺｂとする。そして、第２端子Ｐ１０２をＺａで終端し、第１端子Ｐ１０１より電力「１」を印加したとき第１端子Ｐ１０１に対向する第４端子Ｐ１０４に現れる電力比をＮ、第１端子Ｐ１０１の対角の第３端子Ｐ１０３に現れる電力比を（１－Ｎ）と規定すると、分布定数線路Ｄ１０１，Ｄ１０２，Ｄ１０３，Ｄ１０４の各々の特性インピーダンスＷ１２，Ｗ３４，Ｗ１４，Ｗ２３は次の（１）～（４）式で表される。但し、１＞Ｎ≧０.５とする。以下の記載では、Ｎを分配比という。
Ｗ１２＝Ｚａ√｛Ｎ／（１－Ｎ）｝ （１）
Ｗ３４＝Ｚｂ√｛Ｎ／（１－Ｎ）｝ （２）
Ｗ１４＝√（Ｚａ×Ｚｂ×Ｎ） （３）
Ｗ２３＝√（Ｚａ×Ｚｂ×Ｎ） （４）

図２１の回路では、第１端子Ｐ１０１を基準とした場合のＦｏにおける端子間の位相は、通過端子に相当する対向側の第４端子Ｐ１０４に対しては－９０°、結合端子に相当する対角方向の第３端子Ｐ１０３に対しては－１８０°となる。また、終端した第２端子Ｐ１０２には電力は現れずアイソレーション端子となる。基準端子を第１端子Ｐ１０１以外とした場合の位相においても、基準入力端子の対向側の端子に対しては－９０°、対角方向の端子に対しては－１８０°となり、残りの端子がアイソレーション端子となる。ハイブリッドリングは、入力端子から見て対向側と対角方向の端子に出力される電力が、相対的に９０°の位相差になることを特徴としている。

ハイブリッドリング回路１００において、Ｚａ＝Ｚｂ＝Ｚｏとし、均等分配のハイブリッドリング回路となるよう設定するとＮ＝０．５となる。ここで、Ｚｏ＝５０Ωとした時の４本の分布定数線路Ｄ１０１，Ｄ１０２，Ｄ１０３，Ｄ１０４の特性インピーダンスＷ１２，Ｗ３４，Ｗ１４，Ｗ２３を（１）～（４）式から求めると、Ｗ１２＝Ｗ３４＝５０Ωと求められ、Ｗ１４＝Ｗ２３≒３５．３５５３３９Ωと求められる。ハイブリッドリング回路１００において、特性インピーダンスＷ１２，Ｗ３４，Ｗ１４，Ｗ２３が上記の値とされ、Ｆｏが１５０ＭＨｚとされたときの電気的特性を図２２ないし図２４に示す。図２２はＰ１０１－Ｐ１０４端子間の挿入損失特性と結合損失特性を示す図であり、図２３はＰ１０１－Ｐ１０２端子間のアイソレーション特性を示す図であり、図２４は相対位相偏差特性を示す図である。
図２２では、実線でＰ１０１－Ｐ１０４端子間の挿入損失の周波数特性が示され、破線でＰ１０１－Ｐ１０３端子間の結合損失の周波数特性が示されており、周波数範囲は１００～２００ＭＨｚとされている。図２２を参照すると、Ｆｏにおいて挿入損失および結合損失が約３ｄＢとなって均等分配されていることが分かる。また、図２３を参照すると、周波数範囲は１００～２００ＭＨｚとされ、Ｐ１０１－Ｐ１０２端子間のアイソレーションはＦｏにおいて最大となっており、アイソレーションが２０ｄＢ得られる周波数範囲は約１４２～約１５８ＭＨｚとされていることが分かる。さらに、図２４にはＰ１０１－Ｐ１０３端子間の位相からＰ１０１－Ｐ１０４端子間の位相を差し引いた相対位相偏差の周波数特性が示されており、周波数範囲は１００～２００ＭＨｚとされている。図２４を参照すると、約１４２～約１５８ＭＨｚの周波数範囲においてほぼ－９０°の位相が得られていることが分かる。

図２１に示すハイブリッドリング回路１００を広帯域化することを目的として、図２１に示すハイブリッドリング回路１００を２連結したハイブリッドリング回路が提案されている。２連結したハイブリッドリング回路１１０の回路構成を図２５に示す。
図２５に示すハイブリッドリング回路１１０は、図２１に示すハイブリッドリング回路１００が実質的に２連結されて構成されており、それぞれλｏ／４の電気長とされた４本の分布定数線路Ｄ１１１，Ｄ１１２，Ｄ１１３，Ｄ１１４がリング状に接続されたハイブリッドリングと、それぞれλｏ／４の電気長とされた４本の分布定数線路Ｄ１１３，Ｄ１１５，Ｄ１１６，Ｄ１１７がリング状に接続されたハイブリッドリングとが２段縦続に連結されて接続されている。２連結されたハイブリッドリング回路１１０において、Ｄ１１１とＤ１１４との接続点を第１端子Ｐ１１１、Ｄ１１１とＤ１１２との接続点を第２端子Ｐ１１２とし、Ｄ１１５とＤ１１６との接続点を第３端子Ｐ１１３、Ｄ１１６とＤ１１７との接続点を第４端子Ｐ１１４とする。第１端子Ｐ１１１の対向側が第４端子Ｐ１１４となり、第１端子Ｐ１１１の対角方向が第３端子Ｐ１１３となる。
ここで、ハイブリッドリング回路１１０を均等分配に設定すると、第１端子Ｐ１１１と第２端子Ｐ１１２との間に接続されている分布定数線路Ｄ１１１の特性インピーダンスと、第３端子Ｐ１１３と第４端子Ｐ１１４との間に接続されている分布定数線路Ｄ１１６との特性インピーダンスは等しくなりＺ１とする。また、第１端子Ｐ１１１と第４端子Ｐ１１４との間に縦続に接続されている２本の分布定数線路Ｄ１１４，Ｄ１１７の特性インピーダンスは等しくＺ２となり、第２端子Ｐ１１２と第３端子Ｐ１１３との間に縦続に接続されている２本の分布定数線路Ｄ１１２，Ｄ１１５の特性インピーダンスも等しくＺ２となる。さらに、分布定数線路Ｄ１１２，Ｄ１１５との接続点と分布定数線路Ｄ１１４，Ｄ１１７との接続点との間を接続している分布定数線路Ｄ１１３の特性インピーダンスはＺ２’となる。

ハイブリッドリング回路１１０の分布定数線路Ｄ１１１～Ｄ１１７の特性インピーダンスＺ１，Ｚ２，Ｚ２’を求めるために、図２５に示す２連結したハイブリッドリング回路１１０を分解したハイブリッドリング回路１２０を図２９に示す。
図２９に示すハイブリッドリング回路１２０は、それぞれλｏ／４の電気長とされた４本の分布定数線路Ｄ１１１，Ｄ１１２，Ｄ１１３’，Ｄ１１４がリング状に接続された第１ハイブリッドリングと、それぞれλｏ／４の電気長とされた４本の分布定数線路Ｄ１１３’，Ｄ１１５，Ｄ１１６，Ｄ１１７がリング状に接続された第２ハイブリッドリングとが２段縦続に連結されて接続されている。ハイブリッドリング回路１２０において、Ｄ１１１とＤ１１４との接続点ａを第１端子Ｐ１１１、Ｄ１１１とＤ１１２との接続点を第２端子Ｐ１１２とし、Ｄ１１５とＤ１１６との接続点ｅを第３端子Ｐ１１３、Ｄ１１６とＤ１１７との接続点ｃを第４端子Ｐ１１４とする。また、第１ハイブリッドリングのＤ１１４と第２ハイブリッドリングのＤ１１７との接続点をｂ、第１ハイブリッドリングのＤ１１２と第２ハイブリッドリングのＤ１１５との接続点をｄとする。第１端子Ｐ１１１の対向側が第４端子Ｐ１１４となり、第１端子Ｐ１１１の対角方向が第３端子Ｐ１１３となる。

ここで、ハイブリッドリング回路１２０を均等分配に設定すると、第１ハイブリッドリングの分布定数線路Ｄ１１１の特性インピーダンスと、第２ハイブリッドリングの分布定数線路Ｄ１１６との特性インピーダンスは等しくなりＺ１となる。また、第１ハイブリッドリングのＤ１１４と第２ハイブリッドリングのＤ１１７との特性インピーダンスは等しくＺ２となり、第１ハイブリッドリングのＤ１１２と第２ハイブリッドリングのＤ１１５との特性インピーダンスも等しくＺ２となる。さらに、第１ハイブリッドリングのＤ１１３’と第２ハイブリッドリングのＤ１１３’との特性インピーダンスは等しくＺ３となる。

ハイブリッドリング回路１２０では入出力端子間の伝送経路が４系統存在し、各々の伝送量と位相遅延量を求めてみる。ここでは、ハイブリッドリング回路１２０において、第１端子Ｐ１１１と第２端子Ｐ１１２を入力端子として入力インピーダンスをＺｏとし、第３端子Ｐ１１３と第４端子Ｐ１１４を出力端子として出力インピーダンスをＺｏとする。そして、第２端子Ｐ１１２をＺｏで終端し、第１ハイブリッドリングと第２ハイブリッドリングの分配比をそれぞれＮとする。
すると、接続点ａ→接続点ｃへの対向経路においては、接続点ａ→接続点ｂ→接続点ｃの第１経路と、接続点ａ→接続点ｄ→接続点ｃの第２経路とがある。第１経路では、接続点ａ→接続点ｂへの第１ハイブリッドリングの分配比がＮで位相遅延量が－９０°となり、接続点ｂ→接続点ｃへの第２ハイブリッドリングの分配比がＮで位相遅延量が－９０°となるから、第１経路の分配比はＮ^２で位相遅延量が－１８０°となる。また、第２経路では、接続点ａ→接続点ｄへの第１ハイブリッドリングの分配比が（１－Ｎ）で位相遅延量が－１８０°となり、接続点ｄ→接続点ｃへの第２ハイブリッドリングの分配比が（１－Ｎ）で位相遅延量が－１８０°となるから、第１経路の分配比は（１－Ｎ）^２で位相遅延量が－３６０°となる。

さらに、接続点ａ→接続点ｅへの対角経路においては、接続点ａ→接続点ｂ→接続点ｅの第３経路と、接続点ａ→接続点ｄ→接続点ｅの第４経路とがある。第３経路では、接続点ａ→接続点ｂへの第１ハイブリッドリングの分配比がＮで位相遅延量が－９０°となり、接続点ｂ→接続点ｅへの第２ハイブリッドリングの分配比が（１－Ｎ）で位相遅延量が－１８０°となるから、第３経路の分配比はＮ（１－Ｎ）で位相遅延量が－２７０°となる。また、第４経路では、接続点ａ→接続点ｄへの第１ハイブリッドリングの分配比が（１－Ｎ）で位相遅延量が－１８０°となり、接続点ｄ→接続点ｅへの第２ハイブリッドリングの分配比がＮで位相遅延量が－９０°となるから、第４経路の分配比はＮ（１－Ｎ）で位相遅延量が－２７０°となる。
対向経路における合成電圧比と対角経路の合成電圧比を求めて、求めた合成電圧比からＮを求めると、
Ｎ＝（２+√２）／４ （５）
と求められ、第１ハイブリッドリングおよび第２ハイブリッドリングは不等分配のハイブリッドリングとなることが分かる。
すなわち、それぞれ（５）式で示す分配比Ｎの不等分配の第１ハイブリッドリングおよび第２ハイブリッドリングとを縦続接続することにより、均等分配のハイブリッドリング回路１２０とすることができる。

次に、接続点ｂと接続点ｄのインピーダンスをＺｋとして、
Ｚｋ＝Ｚｏ／（１＋√０．５） （６）
とおいてみる。そして、ハイブリッドリング回路１２０の分布定数線路Ｄ１１１～Ｄ１１７の特性インピーダンスＺ１，Ｚ２，Ｚ３を上記（１）式ないし（４）式から求める。この場合、Ｚ１＝Ｗ１２と、Ｚ２＝Ｗ２３＝Ｗ１４と、Ｚ３＝Ｗ３４と置き換えられると共に、Ｎは上記（５）式で示される。Ｚ１を求めると、
Ｚ１=Ｗ１２＝Ｚｏ√｛Ｎ／（１－Ｎ）｝＝（１+√２）Ｚｏ （７）
と求められる。また、Ｚ３を求めると、
Ｚ３＝Ｗ３４＝Ｚｋ√｛Ｎ／（１－Ｎ）｝＝（１+√２）Ｚｋ＝Ｚｏ√２ （８）
と求められる。さらに、Ｚ２を求めると、
Ｚ２＝Ｗ１４＝Ｗ２３＝√（Ｚｏ×Ｚｋ×Ｎ）＝Ｚｏ／√２ （９）
と求められる。なお、ハイブリッドリング回路１１０におけるＺ２’は、Ｚ３の並列接続となるから、
Ｚ２’＝Ｚ３／２ （１０）
となる。

ここで、ハイブリッドリング回路１１０において、Ｚｏ=５０Ωとした時の特性インピーダンスＺ１，Ｚ２，Ｚ２’を上記（７）式ないし（１０）式から求めると、Ｚ１≒１２０．７１１Ωと求められ、Ｚ２≒３５．３５５Ωと求められ、Ｚ２’はＺ２に等しくＺ２≒３５．３５５Ωと求められる。ハイブリッドリング回路１１０において、特性インピーダンスＺ１，Ｚ２，Ｚ２’が上記の値とされ、Ｆｏが１５０ＭＨｚとされたときの電気的特性を図２６ないし図２８に示す。図２６はＰ１１１－Ｐ１１４端子間の挿入損失特性と結合損失特性を示す図であり、図２７はＰ１１１－Ｐ１１２端子間のアイソレーション特性を示す図であり、図２８は相対位相偏差特性を示す図である。
図２６では、実線でＰ１１１－Ｐ１１４端子間の挿入損失の周波数特性が示され、破線でＰ１０１－Ｐ１１３端子間の結合損失の周波数特性が示されており、周波数範囲は１００～２００ＭＨｚとされている。図２６を参照すると、Ｆｏにおいて挿入損失および結合損失が約３ｄＢとなって均等分配されていることが分かる。また、図２７を参照すると、周波数範囲は１００～２００ＭＨｚとされ、Ｐ１１１－Ｐ１１２端子間のアイソレーションはＦｏにおいて最大値が得られており、アイソレーションが２５ｄＢ得られる周波数範囲は約１３２～約１６７ＭＨｚとハイブリッドリング回路１００より広帯域とされていることが分かる。さらに、図２８にはＰ１１１－Ｐ１１３端子間の位相からＰ１１１－Ｐ１１４端子間の位相を差し引いた相対位相偏差の周波数特性が示されており、周波数範囲は１００～２００ＭＨｚとされている。図２８を参照すると、約１３２～約１６７ＭＨｚの周波数範囲においてほぼ－９０°の位相が得られていることが分かる。このように、ハイブリッドリング回路１１０では、ハイブリッドリング回路１００より広帯域化されていることが分かる。

特開２０００－１０１３１２号公報

従来の広帯域化されたハイブリッドリング回路１１０において、図２７に示すアイソレーションの周波数特性において、アイソレーションが２５ｄＢ以上となる約１３２ＭＨｚ～ 約１６７ＭＨｚを有効な通過周波数帯域とする。すると、約１３２ＭＨｚ～ 約１６７ＭＨｚの帯域におけるＰ１１１－Ｐ１１４端子間の挿入損失とＰ１１１－Ｐ１１３端子間の結合損失との差である端子間分配偏差の最大値を図２６を参照して読み取ると約０．５ｄＢとなる。また、Ｐ１１１－Ｐ１１３端子間の結合損失の最大帯域内振幅偏差を図２６を参照して読み取ると、約０．５ｄＢとなり、偏差がない理想的な０ｄＢにはなっていないと云う問題点があった。
そこで、本発明は通過周波数帯域における電気的特性を改善することのできるハイブリッドリング回路を提供することを目的としている。

上記目的を達成するために、本発明のハイブリッドリング回路は、使用中心周波数をＦｏとしＦｏの波長をλｏとした時に、それぞれλｏ／４の電気長とされた４本の分布定数線路が第１接続点ないし第４接続点で接続されてリング状とされた第１ハイブリッドリングと、それぞれλｏ／４の電気長とされた４本の分布定数線路が第５接続点ないし第８接続点で接続されてリング状とされ、前記第１ハイブリッドリングに連結された第２ハイブリッドリングと、第１端子と前記第１ハイブリッドリングの第１接続点とを結合するＦｏで共振する第１直列共振回路と、第２端子と前記第１ハイブリッドリングの第２接続点とを結合するＦｏで共振する第２直列共振回路と、前記第１ハイブリッドリングの第３接続点と前記第２ハイブリッドリングの第６接続点とを結合するＦｏで共振する第３直列共振回路と、前記第１ハイブリッドリングの第４接続点と前記第２ハイブリッドリングの第５接続点とを結合するＦｏで共振する第４直列共振回路と、前記第２ハイブリッドリングの第７接続点と第３端子とを結合するＦｏで共振する第５直列共振回路と、前記第２ハイブリッドリングの第８接続点と第４端子とを結合するＦｏで共振する第６直列共振回路とを備え、インダクタンスとキャパシタンスとが直列に接続されて構成された前記第１直列共振回路ないし前記第６直列共振回路により、前記第１ハイブリッドリングおよび前記第２ハイブリッドリングのインピーダンス特性が補償されて、Ｆｏを中心周波数とする通過周波数帯域における電気的特性が改善されることを最も主要な特徴としている。

上記本発明のハイブリッドリング回路において、前記第１直列共振回路ないし前記第６直列共振回路を構成するインダクタンスとキャパシタンスとの値が、Ｆｏより低域の周波数であって最も低域の周波数において所定のアイソレーションが得られる値とされる。
また、上記本発明のハイブリッドリング回路において、前記第１端子ないし前記第４端子のインピーダンスをＺｏとした時に、前記第１直列共振回路と前記第２直列共振回路と前記第５直列共振回路と前記第６直列共振回路とにおけるキャパシタンスの値がＡ／（Ｆｏ・Ｚｏ）と、前記第３直列共振回路と前記第４直列共振回路とにおけるキャパシタンスの値がＢ（Ｆｏ・Ｚｏ）と、前記第１直列共振回路と前記第２直列共振回路と前記第５直列共振回路と前記第６直列共振回路とにおけるインダクタンスの値が（Ｃ・Ｚｏ）／Ｆｏと、前記第３直列共振回路と前記第４直列共振回路とにおけるインダクタンスの値が（Ｄ・Ｚｏ）／Ｆｏと正規化され、定数Ａないし定数Ｄが得ようとする所定のアイソレーションの値に応じた値となる。
さらに、上記本発明のハイブリッドリング回路において、前記第１ハイブリッドリングおよび前記第２ハイブリッドリングを構成しているλｏ／４の電気長とされた前記分布定数線路を、集中定数のインダクタンスとキャパシタンスとからなる低域通過型の９０°位相回路で構成することができる。
さらに、上記本発明のハイブリッドリング回路において、ｎを２以上の整数とした時に、９０°／ｎの位相の単位位相回路をｎ段縦続接続して前記９０°位相回路を構成することができる。

本発明は、第１端子ないし第４端子と２連結されたハイブリッドリングとをＦｏで共振する直列共振回路でそれぞれ結合し、ハイブリッドリング間をＦｏで共振する直列共振回路で結合して２連結することにより、通過周波数帯域における電気的特性が改善されて広帯域化されるようになる。

本発明の第１実施例のハイブリッドリング回路の構成を示す回路図である。 本発明の第１実施例のハイブリッドリング回路の挿入損失および結合損失の周波数特性を示す図である。 本発明の第１実施例のハイブリッドリング回路のリターンロスの周波数特性を示す図である。 本発明の第１実施例のハイブリッドリング回路のアイソレーションの周波数特性を示す図である。 本発明の第１実施例のハイブリッドリング回路の位相の周波数特性を示す図である。 本発明の第１実施例のハイブリッドリング回路の他の位相の周波数特性を示す図である。 本発明の第１実施例のハイブリッドリング回路の位相差の周波数特性を示す図である。 本発明にかかるハイブリッドリング回路の回路定数を求める説明をするためのハイブリッドリング回路の他の構成を示す回路図である。 図８に示すハイブリッドリング回路の回路定数に対する電気的特性を示す図表である。 図８に示すハイブリッドリング回路のアイソレーションの周波数特性の一例と対比する周波数特性とを示す図である。 本発明にかかるハイブリッドリング回路の回路定数を求める説明をするためのハイブリッドリング回路のさらに他の構成を示す回路図である。 図１１に示すハイブリッドリング回路のアイソレーションの周波数特性の一例と対比する周波数特性とを示す図である。 集中定数回路とされた９０°の位相回路の回路図である。 本発明の第２実施例のハイブリッドリング回路の構成を示す回路図である。 本発明の第２実施例のハイブリッドリング回路の挿入損失および結合損失の周波数特性を示す図である。 本発明の第２実施例のハイブリッドリング回路のリターンロスの周波数特性を示す図である。 本発明の第２実施例のハイブリッドリング回路のアイソレーションの周波数特性を示す図である。 本発明の第２実施例のハイブリッドリング回路の位相の周波数特性を示す図である。 本発明の第２実施例のハイブリッドリング回路の他の位相の周波数特性を示す図である。 本発明の第２実施例のハイブリッドリング回路の位相差の周波数特性を示す図である。 従来のハイブリッドリング回路の構成を示す回路図である。 従来のハイブリッドリング回路の挿入損失および結合損失の周波数特性を示す図である。 従来のハイブリッドリング回路のアイソレーションの周波数特性を示す図である。 従来のハイブリッドリング回路の位相差の周波数特性を示す図である。 従来の他のハイブリッドリング回路の構成を示す回路図である。 従来の他のハイブリッドリング回路の挿入損失および結合損失の周波数特性を示す図である。 従来の他のハイブリッドリング回路のアイソレーションの周波数特性を示す図である。 従来の他のハイブリッドリング回路の位相差の周波数特性を示す図である。 従来の他のハイブリッドリング回路を分解したハイブリッドリング回路の構成を示す回路図である。

＜第１実施例＞
本発明の第１実施例のハイブリッドリング回路の構成を示す回路図を図１に示す。
図１に示す第１実施例のハイブリッドリング回路１は、高周波の分配や合成に用いられており、使用中心周波数Ｆｏの波長をλｏとすると、それぞれλｏ／４の電気長とされた４本の分布定数線路Ｄ１，Ｄ２，Ｄ３，Ｄ４がリング状に接続されて構成された一周がλｏの電気長を有する第１ハイブリッドリングと、それぞれλｏ／４の電気長とされた４本の分布定数線路Ｄ５，Ｄ６，Ｄ７，Ｄ８がリング状に接続された一周がλｏの電気長を有する第２ハイブリッドリングとが２段縦続に連結されて構成されている。また、第１実施例のハイブリッドリング回路１の第１端子Ｐ１と第１ハイブリッドリングのＤ１とＤ４との第１接続点とがキャパシタンスＣｓとインダクタンスＬｓが直列接続されたＦｏで共振する第１直列共振回路で結合され、第２端子Ｐ２と第１ハイブリッドリングのＤ１とＤ２との第２接続点とがキャパシタンスＣｓとインダクタンスＬｓが直列接続されたＦｏで共振する第２直列共振回路で結合されている。さらに、第１実施例のハイブリッドリング回路１の第３端子Ｐ３と第２ハイブリッドリングのＤ６とＤ７との第７接続点とがキャパシタンスＣｓとインダクタンスＬｓが直列接続されたＦｏで共振する第３直列共振回路で結合され、第４端子Ｐ４と第２ハイブリッドリングのＤ７とＤ８との第８接続点とがキャパシタンスＣｓとインダクタンスＬｓが直列接続されたＦｏで共振する第４直列共振回路で結合されている。さらにまた、第１実施例のハイブリッドリング回路１の第１ハイブリッドリングのＤ２とＤ３との第３接続点と第２ハイブリッドリングのＤ６とＤ５との第６接続点とがキャパシタンスＣｏとインダクタンスＬｏが直列接続されたＦｏで共振する第５直列共振回路で結合され、第１ハイブリッドリングのＤ３とＤ４との第４接続点と第２ハイブリッドリングのＤ５とＤ８との第５接続点とがキャパシタンスＣｏとインダクタンスＬｏが直列接続されたＦｏで共振する第６直列共振回路で結合されている。

上記したようにハイブリッドリングが２連結された第１実施例のハイブリッドリング回路１において、第１ハイブリッドリングのＤ１とＤ４との第１接続点に他端が接続された第１直列共振回路の一端が第１端子Ｐ１とされ、Ｄ１とＤ２との第２接続点に他端が接続された第２直列共振回路の一端が第２端子Ｐ２とされ、第２ハイブリッドリングのＤ６とＤ７との第７接続点に他端が接続された第３直列共振回路の一端が第３端子Ｐ３とされ、Ｄ７とＤ８との第８接続点に他端が接続された第４直列共振回路の一端が第４端子Ｐ４とされている。第１端子Ｐ１の対向側が第４端子Ｐ４となり、第１端子Ｐ１の対角方向が第３端子Ｐ３となる。
第１実施例のハイブリッドリング回路１において、第１端子Ｐ１を基準とした場合のＦｏにおける端子間の位相は、通過端子に相当する対向側の第４端子Ｐ４に対しては－１８０°、結合端子に相当する対角方向の第３端子Ｐ３に対しては－２７０°となる。また、第２端子Ｐ２には電力は現れずアイソレーション端子となる。基準端子を第１端子Ｐ１以外とした場合の位相においても、基準入力端子の対向側の端子に対しては－１８０°、対角方向の端子に対しては－２７０°となり、残りの端子がアイソレーション端子となる。

第１実施例のハイブリッドリング回路１において、第１端子Ｐ１と第２端子Ｐ２を入力端子として接続されるインピーダンスすなわち入力インピーダンスをＺｏとし、第３端子Ｐ３と第４端子Ｐ４を出力端子として接続されるインピーダンスすなわち出力インピーダンスもＺｏとする。そして、第２端子Ｐ２をＺｏで終端し、第１端子Ｐ１より電力「１」を印加したとき第１端子Ｐ１に対向する第４端子Ｐ４に現れる電力比をＮ、第１端子Ｐ１の対角の第３端子Ｐ３に現れる電力比を（１－Ｎ）と規定して、分配比とされるＮを０．５とすると均等分配のハイブリッドリング回路１となる。この場合、第１ハイブリッドリングおよび第２ハイブリッドリングの分配比を所定の分配比Ｎとすることにより、第１実施例のハイブリッドリング回路１を均等分配に設定することができる。第１ハイブリッドリングおよび第２ハイブリッドリングの所定の分配比Ｎは、図２９で説明したように上記（５）で求められる。（５）式を再掲すると、
Ｎ＝（２+√２）／４ （５）
となる。この（５）式で示す分配比Ｎとなる第１ハイブリッドリングにおける分布定数線路のＤ２とＤ３との第３接続点および分布定数線路のＤ３とＤ４との第４接続点におけるインピーダンスは図２９で説明したインピーダンスＺｋとなり、（５）式で示す分配比Ｎとなる第２ハイブリッドリングにおける分布定数線路のＤ５とＤ６との第６接続点および分布定数線路のＤ５とＤ８との第５接続点におけるインピーダンスも同様にＺｋとなり、Ｚｋは上記（６）で求められる。（６）式を再掲すると、
Ｚｋ＝Ｚｏ／｛１＋√０．５｝ （６）
となる。なお、上記（６）式で求められるＺｋとすると、第１実施例のハイブリッドリング回路１を最も広帯域とすることができる。

また、第１ハイブリッドリングにおける分布定数線路のＤ１と第２ハイブリッドリングにおけるＤ７の特性インピーダンスはＺ１と等しくなり、Ｚ１は上記した（７）式で求められる。（７）式を再掲すると、
Ｚ１=（１+√２）Ｚｏ （７）
となる。さらに、第１ハイブリッドリングにおける分布定数線路のＤ３と第２ハイブリッドリングにおけるＤ５の特性インピーダンスはＺ３と等しくなり、Ｚ３は上記した（８）式で求められる。（８）式を再掲すると、
Ｚ３＝（１+√２）Ｚｋ＝Ｚｏ√２ （８）
さらにまた、第１ハイブリッドリングにおける分布定数線路のＤ２，Ｄ４と第２ハイブリッドリングにおける分布定数線路のＤ６，Ｄ８の特性インピーダンスはＺ２と等しくなり、Ｚ２は上記した（９）式で求められる。（９）式を再掲すると、
Ｚ２＝Ｚｏ／√２ （９）
となる。

Ｚｏ＝５０Ωとした時のＺｋは上記（６）式から約２９．２８９３２２Ωと求められ、特性インピーダンスＺ１，Ｚ２，Ｚ３を上記（７）（８）（９）から求めると、
Ｚ１≒ １２０．７１０６７８Ω
Ｚ２≒ ３５．３５５３３９１Ω
Ｚ３≒ ７０．７１０６７８１Ω
と求められる。

ここで、第１端子Ｐ１と第２端子Ｐ２と第１ハイブリッドリングとの間と、第１ハイブリッドリングと第２ハイブリッドリングとの間と、第２ハイブリッドリングと第３端子Ｐ３と第４端子Ｐ４との間をＦｏで共振する第１直列共振回路ないし第６直列共振回路で結合している理由を説明する。
図２５に示す従来の広帯域化されたハイブリッドリング回路１１０において、端子間分配偏差および結合損失の最大帯域内振幅偏差の偏差が生じるのは、第１端子Ｐ１１１から見たインピーダンス特性がＦｏの低域からＦｏまでは誘導性を示すが、ＦｏからＦｏの高域に向かって容量性に変動することが原因であることが分かった。これに対して、キャパシタンスＣｓ（Ｃｏ）とインダクタンスＬｓ（Ｌｏ）が直列接続されたＦｏで共振する第１直列共振回路ないし第６直列共振回路は、Ｆｏの低域からＦｏまでは容量性を示すが、ＦｏからＦｏの高域に向かって誘導性に逆方向に変動する。そこで、第１端子Ｐ１および第２端子Ｐ２と第１ハイブリッドリングとの間と、第１ハイブリッドリングと第２ハイブリッドリングとの間と、第２ハイブリッドリングと第３端子Ｐ３および第４端子Ｐ４との間をＦｏで共振する第１直列共振回路ないし第６直列共振回路で結合することにより、第１ハイブリッドリングおよび第２ハイブリッドリングのインピーダンス特性を第１直列共振回路ないし第６直列共振回路のインピーダンス特性により補償されるようになる。これにより、端子間分配偏差および結合損失の最大帯域内振幅偏差の偏差が極力生じないようにすることができる。

第１直列共振回路ないし第４直列共振回路におけるキャパシタンスＣｓとインダクタンスＬｓおよび第５直列共振回路と第６直列共振回路におけるキャパシタンスＣｏとインダクタンスＬｏの値を求める条件として、Ｆｏで共振する条件に加えてＦｏの低域の周波数帯域拡張が最大となる時の周波数ＦＬにおけるＬｓ，ＬｏとＣｓ，Ｃｏとする。なお、第１ハイブリッドリングおよび第２ハイブリッドリングは、不等分配である上、入出力インピーダンスが異なっていることから、第１ハイブリッドリングの入力側および第２ハイブリッドリングの出力側の直列共振回路におけるキャパシタンスＣｓとインダクタンスＬｓならびに第１ハイブリッドリングの出力側および第２ハイブリッドリングの入力側の直列共振回路におけるキャパシタンスＣｏとインダクタンスＬｏの値の最適定数を代数的に求めるのは、パラメータの多さから困難となる。そこで、インピーダンス特性と連動する関係にあるアイソレーション特性に着目して、キャパシタンスＣｓとインダクタンスＬｓと、キャパシタンスＣｏとインダクタンスＬｏとに分けて求めるものとする。
キャパシタンスＣｏとインダクタンスＬｏとの値を求めるためのハイブリッドリング回路の構成を示す回路図を図８に示し、キャパシタンスＣｓとインダクタンスＬｓとの値を求めるためのハイブリッドリング回路の構成を示す回路図を図１１に示す。

図８に示すハイブリッドリング回路１１は、使用中心周波数Ｆｏの波長をλｏとすると、それぞれλｏ／４の電気長とされた４本の分布定数線路Ｄ１，Ｄ２，Ｄ３，Ｄ４がリング状に接続されて構成された一周がλｏの電気長を有するハイブリッドリングから構成されている。このハイブリッドリング回路１１の第１端子Ｐ２１はハイブリッドリングのＤ１とＤ４との第１接続点に接続され、第２端子Ｐ２２はハイブリッドリングのＤ１とＤ２との第２接続点に接続され、第３端子Ｐ２３とハイブリッドリングのＤ２とＤ３との第３接続点とがキャパシタンスＣ２とインダクタンスＬ２が直列接続されたＦｏで共振する第１１直列共振回路で結合され、第４端子Ｐ２４とハイブリッドリングのＤ３とＤ４との第４接続点とがキャパシタンスＣ２とインダクタンスＬ２が直列接続されたＦｏで共振する第１２直列共振回路で結合されている。

ハイブリッドリング回路１１において、第１端子Ｐ２１と第２端子Ｐ２２を入力端子として接続されるインピーダンスすなわち入力インピーダンスをＺｏとし、第３端子Ｐ２３と第４端子Ｐ２４を出力端子として接続されるインピーダンスすなわち出力インピーダンスをＺｋとする。そして、第３端子Ｐ２３および第４端子Ｐ２４をＺｋで終端し、第１端子Ｐ２１より電力「１」を印加したとき第１端子Ｐ２１に対向する第４端子Ｐ２４に現れる電力比をＮ、第１端子Ｐ２１の対角の第３端子Ｐ２３に現れる電力比を（１－Ｎ）と規定して、分配比とされるＮを上記（５）で示す分配比とする。すなわち、ハイブリッドリング回路１１では、Ｐ２１－Ｐ２４端子間の挿入損失が約０．６８７６９３０８１ｄＢで、Ｐ２１－Ｐ２３端子間の結合損失が約８．３４３２０６７８８ｄＢの不等分配としている。なお、ハイブリッドリング回路１１では、Ｐ２１－Ｐ２２端子間のアイソレーションが最適化する出力側の第１１直列共振回路および第１２直列共振回路のキャパシタンスＣ２とインダクタンスＬ２の値を、Ｆｏ＝１５０ＭＨｚの共振周波数を条件に選定する。また、ハイブリッドリング回路１１の入力側には直列共振回路が接続されていないが、直列共振回路を省略したことによる不整合損失はアイソレーションの値に対して微小なので、キャパシタンスＣ２とインダクタンスＬ２の定数決定には殆ど影響しない。

キャパシタンスＣを３０．０ｐＦから９０．０ｐＦまで変化した際の直列共振周波数が１５０ＭＨｚとなるインダクタンスＬの値と、その際にハイブリッドリング回路１１のアイソレーションが２０ｄＢとなるＦｏより低域側の周波数ＦＬおよびＦｏより高域側の周波数ＦＨとをシミュレーションし、その結果を図９の図表に示す。図９に示す図表を参照すると、ＦＬが最も低くなって低域側に周波数帯域が最も拡張される周波数は１１０．９４３０ＭＨｚとなり、この時のキャパシタンスＣは５９．８ｐＦでインダクタンスＬは約１８．８２６ｎＨとなる。また、ＦＨが最も高くなって高域側に周波数帯域が最も拡張される周波数は１８９．０５４ＭＨｚとなり、この時のキャパシタンスＣ２は４５．０ｐＦでインダクタンスＬ２は約２５．０１８ｎＨとなる。
ところで、第１１直列共振回路のように集中定数の共振回路では、低域側が共振周波数から直流までのインピーダンス変化が急激なのに対して、高域側は共振周波数から無限大周波数までの広い帯域で緩やかにインピーダンスが変化する。従って、インピーダンス変化が周波数に対して対称な分布定数線路に集中定数回路を付加して、インピーダンス特性の補償を行う場合は、低域側の帯域拡大を優先した方が、対象となるハイブリッドリング全体の周波数帯域の対称性が良好になる。

そこで、最適条件をアイソレーションが２０ｄＢとなる低域周波数をＦＬ、高域周波数をＦＨとしたとき、ＦＬが最も低い周波数まで拡張される時のキャパシタンスＣ２とインダクタンスＬ２の値と定めると、キャパシタンスＣ２が５９．８ｐＦと、インダクタンスＬ２が１８．８２６ｎＨと選定される。この値とした際のハイブリッドリング回路１１のＰ２１～Ｐ２２端子間におけるアイソレーションの周波数特性を図１０に実線で示し、キャパシタンスＣ２とインダクタンスＬ２とを接続する前のＰ２１～Ｐ２２端子間におけるアイソレーションの周波数特性を図１０に破線で示し、周波数範囲は１００～２００ＭＨｚとされている。この場合、
Ｒ＝Ｚｋ≒２９．２８９３２２ Ω
Ｃ２＝５９．８ｐＦ
Ｌ２≒１８．８２６ｎＨ
とされており、図１０に実線で示すアイソレーションの周波数特性を参照すると、
ＦＬ≒１１０．９４３ＭＨｚ
ＦＨ≒１８７．６１９ＭＨｚ
ＢＷ＝７６．６７６ＭＨｚ
と読み取れる。なお、ＢＷは（ＦＨ－ＦＬ）で算出される帯域幅である。
また、図１０に破線で示すアイソレーションの周波数特性を参照すると、
ＦＬ≒１２９．５ＭＨｚ
ＦＨ≒１７０．８４ＭＨｚ
ＢＷ＝４１．３４ＭＨｚ
と読み取れる。
図１０に実線で示すアイソレーションの周波数特性と、図１０に破線で示すアイソレーションの周波数特性とを対比すると、直列接続されたキャパシタンスＣ２とインダクタンスＬ２とを有するハイブリッドリング回路１１では帯域幅が約１．８５倍に拡大していることが分かる。
以上のことからキャパシタンスＣｏとインダクタンスＬｏとの値を求めると、ハイブリッドリング回路１１における第１１直列共振回路および第１２直列共振回路が２段直列接続されたのが、第１実施例のハイブリッドリング回路１における第５直列共振回路と第６直列共振回路となるから、キャパシタンスＣｏはキャパシタンスＣ２の１／２倍となり、インダクタンスＬｏはインダクタンスＬ２の２倍となる。すなわち、
Ｃｏ＝Ｃ２／２＝２９．９ｐＦ
Ｌｏ＝２Ｌ２≒３７．６５ｎＨ
と求められる。

次に、図１１に示すハイブリッドリング回路１２は、使用中心周波数Ｆｏの波長をλｏとすると、それぞれλｏ／４の電気長とされた４本の分布定数線路Ｄ１，Ｄ２，Ｄ３，Ｄ４がリング状に接続されて構成された一周がλｏの電気長を有するハイブリッドリングから構成されている。このハイブリッドリング回路１２では、第１端子Ｐ３１とハイブリッドリングのＤ１とＤ４との第１接続点とがキャパシタンスＣ１とインダクタンスＬ１が直列接続されたＦｏで共振する第２１直列共振回路で結合され、第２端子Ｐ３２とハイブリッドリングのＤ１とＤ２との第２接続点とがキャパシタンスＣ１とインダクタンスＬ１が直列接続されたＦｏで共振する第２２直列共振回路で結合され、第３端子Ｐ３３はハイブリッドリングのＤ２とＤ３との第３接続点に接続され、第４端子Ｐ３４はハイブリッドリングのＤ３とＤ４との第２接続点に接続されている。

ハイブリッドリング回路１２において、第１端子Ｐ３１と第２端子Ｐ３２を出力端子として接続されるインピーダンスすなわち出力インピーダンスをＺｏとし、第３端子Ｐ３３と第４端子Ｐ３４を入力端子として接続されるインピーダンスすなわち入力インピーダンスをＺｋとする。そして、第１端子Ｐ３１および第２端子Ｐ３２をＺｏで終端し、第４端子Ｐ３４より電力「１」を印加したとき第４端子Ｐ３４に対向する第１端子Ｐ３１に現れる電力比をＮ、第４端子Ｐ３４の対角の第２端子Ｐ３２に現れる電力比を（１－Ｎ）と規定して、分配比とされるＮを上記（５）で示す分配比とする。すなわち、ハイブリッドリング回路１２では、Ｐ３４－Ｐ３１端子間の挿入損失が約０．６８７６９３０８１ｄＢで、Ｐ３４－Ｐ３２端子間の結合損失が約８．３４３２０６７８８ｄＢの不等分配としている。なお、ハイブリッドリング回路１２では、Ｐ３４－Ｐ３２端子間のアイソレーションが最適化する出力側の第２１直列共振回路および第２２直列共振回路のキャパシタンスＣ１とインダクタンスＬ１の値を、Ｆｏ＝１５０ＭＨｚの共振周波数を条件に選定する。また、ハイブリッドリング回路１２の入力側には直列共振回路が接続されていないが、直列共振回路を省略したことによる不整合損失はアイソレーションの値に対して微小なので、キャパシタンスＣ１とインダクタンスＬ１の定数決定には殆ど影響しない。

図表を示さないが、キャパシタンスＣを変化した際の直列共振周波数が１５０ＭＨｚとなるインダクタンスＬの値と、その際にハイブリッドリング回路１２のアイソレーションが２０ｄＢとなるＦｏより低域側の周波数ＦＬおよびＦｏより高域側の周波数ＦＨとをシミュレーションして、その結果を求める。このシミュレーションの結果の図表を図示しないが結果から、ＦＬが最も低くなって低域側に周波数帯域が最も拡張される周波数は１２２．２４８ＭＨｚとなり、この時のキャパシタンスＣは２２．１ｐＦでインダクタンスＬは約５０．９４１ｎＨとなる。この場合の最適条件は、上記と同様であってアイソレーションが２０ｄＢとなる低域周波数をＦＬ、高域周波数をＦＨとしたとき、ＦＬが最も低い周波数まで拡張される時のキャパシタンスＣ１とインダクタンスＬ１の値と定める。そうすると、キャパシタンスＣ１が２２．１ｐＦと、インダクタンスＬ１が約５０．９４１ｎＨと選定される。この値とした際のハイブリッドリング回路１２のＰ３３～Ｐ３４端子間におけるアイソレーションの周波数特性を図１２に実線で示し、キャパシタンスＣ１とインダクタンスＬ１とを接続する前のＰ３３～Ｐ３４端子間におけるアイソレーションの周波数特性を図１２に破線で示し、周波数範囲は１００～２００ＭＨｚとされている。この場合、
Ｒ＝Ｚｏ＝５０ Ω
Ｃ１＝２２．１ｐＦ
Ｌ１≒５０．９４１ｎＨ
とされており、図１２に実線で示すアイソレーションの周波数特性を参照すると、
ＦＬ≒１２２．２４８３ＭＨｚ
ＦＨ≒１７７．０７２ＭＨｚ
ＢＷ＝５４．８２４ＭＨｚ
と読み取れる。
また、図１２に破線で示すアイソレーションの周波数特性を参照すると、
ＦＬ≒１３６．０７ＭＨｚ
ＦＨ≒１６３．９９ＭＨｚ
ＢＷ＝２７．９２ＭＨｚ
と読み取れる。
図１２に実線で示すアイソレーションの周波数特性と、図１２に破線で示すアイソレーションの周波数特性とを対比すると、直列接続されたキャパシタンスＣ１とインダクタンスＬ１とを有するハイブリッドリング回路１２では帯域幅が約１．９６倍に拡大していることが分かる。

以上のことからキャパシタンスＣｓとインダクタンスＬｓとの値を求めると、ハイブリッドリング回路１２における第２１直列共振回路および第２２直列共振回路は、第１実施例のハイブリッドリング回路１における第５直列共振回路と第６直列共振回路となるから、キャパシタンスＣｓはキャパシタンスＣ１となり、インダクタンスＬｓはインダクタンスＬ２１となる。すなわち、
Ｃｓ＝Ｃ１＝２２．１ｐＦ
Ｌｓ＝Ｌ１≒５０．９４１ｎＨ
と求められる。

第１実施例のハイブリッドリング回路１における第１直列共振回路ないし第６直列共振回路の定数の値をまとめると、次のようになる。ただし、Ｆｏ＝１５０ＭＨｚ、Ｚｏ＝５０Ωとした時の実定数である。
Ｃｓ＝２２．１ｐＦ
Ｌｓ≒５０．９４１ｎＨ
Ｃｏ＝２９．９ｐＦ
Ｌｏ≒３７．６５ｎＨ
また、上記の値をＦｏ[Ｈｚ] とＺｏ[Ω] で正規化して一般式にすると、次のようになる。
Ｃｓ[Ｆ] ≒ ０．１６５７５ ／（Ｆｏ・Ｚｏ）
Ｌｓ[Ｈ] ≒（０．１５２８２・Ｚｏ）／ Ｆｏ
Ｃｏ[Ｆ] ≒ ０．２２４２５／（Ｆｏ・Ｚｏ）
Ｌｏ[Ｈ] ≒（０．１１２９６・Ｚｏ）／ Ｆｏ
第１実施例のハイブリッドリング回路１は、図８に示すハイブリッドリング回路１１と図１１に示すハイブリッドリング回路１２を連結したハイブリッドリング回路に相当し、分布定数線路Ｄ１～Ｄ７の特性インピーダンスは次のとおりとなる。
Ｚ１≒ １２０．７１０６７８Ω
Ｚ２≒ ３５．３５５３３９１Ω
Ｚ３≒ ７０．７１０６７８１Ω
なお、第１直列共振回路ないし第６直列共振回路におけるキャパシタンスとインダクタンスの配列は図１に示す配列と逆の配列であっても電気的には等価であるから、製品化する際は設計上の都合等によって配列を決定することが好適である。

第１実施例のハイブリッドリング回路１において、Ｆｏ＝１５０ＭＨｚ、Ｚｏ＝５０Ωとして、第１直列共振回路ないし第６直列共振回路の定数の値および分布定数線路Ｄ１～Ｄ７の特性インピーダンスの値を上記の値としたときの電気的特性を図２ないし図７に示す。図２はＰ１－Ｐ４端子間の挿入損失特性と結合損失特性を示す図であり、図３は第１端子Ｐ１のリターンロス特性を示す図であり、図４はＰ１－Ｐ２端子間のアイソレーション特性を示す図であり、図５はＰ１－Ｐ４端子間の位相特性を示す図であり、図６はＰ１－Ｐ３端子間の位相特性を示す図であり、図７は相対位相偏差特性を示す図である。
図２では、実線でＰ１－Ｐ４端子間の挿入損失の周波数特性が示され、破線でＰ１－Ｐ３端子間の結合損失の周波数特性が示されており、周波数範囲は１００ＭＨｚ～２００ＭＨｚとされている。図２を参照すると、Ｆｏにおいて挿入損失および結合損失が約３ｄＢとなって均等分配されており、約１２６ＭＨｚ～１７６ＭＨｚの広帯域において挿入損失および結合損失もほぼ３ｄＢとなっていることが分かる。また、図３に示す周波数範囲が１００ＭＨｚ～２００ＭＨｚとされた第１端子Ｐ１のリターンロスの周波数特性を参照すると、約１２６ＭＨｚ～１７６ＭＨｚの広帯域においてリターンロスが２５ｄＢ以上得られていることが分かる。

また、図４に示す周波数範囲が１００ＭＨｚ～２００ＭＨｚとされたＰ１－Ｐ２端子間のアイソレーションの周波数特性を参照すると、Ｐ１－Ｐ２端子間のアイソレーションはＦｏにおいて最大値となっており、アイソレーションが２５ｄＢ得られる周波数範囲は約１２６～１７６ＭＨｚの広帯域とされていることが分かる。さらに、図５に示す周波数範囲が１００ＭＨｚ～２００ＭＨｚとされたＰ１－Ｐ４端子間の位相の周波数特性を参照すると、Ｆｏにおいて－１８０°の位相とされている。さらにまた、図６に示す周波数範囲が１００ＭＨｚ～２００ＭＨｚとされたＰ１－Ｐ３端子間の位相の周波数特性を参照すると、Ｆｏにおいて－２７０°の位相とされている。さらにまた、図７に示す相対位相偏差特性は、図６に示すＰ１－Ｐ３端子間の位相から図５に示すＰ１－Ｐ４端子間の位相を差し引いた相対位相偏差の周波数特性が示されており、周波数範囲は１００～２００ＭＨｚとされている。図７を参照すると、約１２６～１７６ＭＨｚの広帯域の周波数範囲においてほぼ－９０°の位相が得られていることが分かる。

図２ないし図７に示す第１実施例のハイブリッドリング回路１の電気的特性と、従来の広帯域化されたハイブリッドリング回路１１０の電気的特性とを対比すると、リターンロス特性、アイソレーション特性、相対位相偏差特性の全てで改善されており、特に、挿入損失と結合損失特性における端子間及び帯域内振幅偏差が、大幅に改善されている。図２と図２６とに示す挿入損失特性と結合損失特性を対比すると、アイソレーション及びリターンロスが約２５ｄＢ以上となる１２６ＭＨｚ～１７６ＭＨｚの帯域幅５０ＭＨｚを使用周波数帯域とした場合、挿入損失と結合損失の偏差が、従来のハイブリッドリング回路１１０では図２６に示すように１．３ｄＢ程度となるが、第１実施例のハイブリッドリング回路１では図２に示すように、挿入損失と結合損失の偏差が０．１ｄＢ以下まで改善されていることが分かる。

ところで、上記の説明ではアイソレーションが２０ｄＢとなるＦｏより低域側の周波数ＦＬを算出したが、ＦＬを算出する際に設定するアイソレーションを２０ｄＢに限定する必要はない。そこで、ＦＬを算出する際に設定するアイソレーションを１５ｄＢに設定した場合と３０ｄＢに設定した場合とにおいて、上記した手順と同じ手順で求めた直列共振回路の定数を求めると、次に示すようになる。なお、Ｆｏ＝１５０ＭＨｚ、Ｚｏ＝５０Ωとしている。
アイソレーションを１５ｄＢに設定した場合は、
Ｃｓ＝２９．１ｐＦ
Ｌｓ≒３８．６９０ｎＨ
Ｃｏ＝４４．３ｐＦ
Ｌｏ≒２５．４１３ｎＨ
と求められ、上記の値をＦｏ[Ｈｚ] とＺｏ[Ω] で正規化して一般式にすると、
Ｃｓ[Ｆ] ≒ ０．２１８２５ ／（Ｆｏ・Ｚｏ）
Ｌｓ[Ｈ] ≒（０．１１６０６・Ｚｏ）／ Ｆｏ
Ｃｏ[Ｆ] ≒ ０．３３２２５／（Ｆｏ・Ｚｏ）
Ｌｏ[Ｈ] ≒（０．０７６２３９・Ｚｏ）／ Ｆｏ
となる。

また、アイソレーションを３０ｄＢに設定した場合は、
Ｃｓ＝１７．１ｐＦ
Ｌｓ≒６５．８３６ｎＨ
Ｃｏ＝２２．１ｐＦ
Ｌｏ≒５０．９４１ｎＨ
と求められ、上記の値をＦｏ[Ｈｚ] とＺｏ[Ω] で正規化して一般式にすると、
Ｃｓ[Ｆ] ≒ ０．１２８２５ ／（Ｆｏ・Ｚｏ）
Ｌｓ[Ｈ] ≒（０．１９７５１・Ｚｏ）／ Ｆｏ
Ｃｏ[Ｆ] ≒ ０．１６５７５／（Ｆｏ・Ｚｏ）
Ｌｏ[Ｈ] ≒（０．１５２８２・Ｚｏ）／ Ｆｏ
となる。
図示は省略するが、第１実施例のハイブリッドリング回路１における直列共振回路の定数を、アイソレーションを１５ｄＢに設定した場合と３０ｄＢに設定した場合とにおいて算出したＦＬに基づいて求めた直列共振回路の定数とした場合の電気特性は、アイソレーションを２０ｄＢと設定した場合と大きな差異はないが、１５ｄＢに設定した場合は全般的に広帯域となるものの、挿入損失と結合損失の偏差が拡大する。一方、３０ｄＢに設定した場合は全般的に狭帯域となるが、挿入損失と結合損失の偏差が殆ど無い理想的な伝送特性となる。このことから、所望する周波数特性に応じて、設定するアイソレーションを選択することが好適となる。

＜第２実施例＞
本発明の第２実施例のハイブリッドリング回路の構成を示す回路図を図１４に示す。
図１４に示す第２実施例のハイブリッドリング回路２は、第１実施例のハイブリッドリング回路１における分布定数線路を集中定数化したハイブリッドリング回路とされている。分布定数線路を集中定数化することにより、小型化することができると共に、ハイブリッドリング回路を容易に実現することができる。すなわち、第１実施例のハイブリッドリング回路１では、第１ハイブリッドリングおよび第２ハイブリッドリングを構成する分布定数線路の数は合計で８本と多く、それぞれ１／４波長の線路長とされることから、使用周波数によっては大型になることがある。また、分布定数線路Ｄ１，Ｄ７の特性インピーダンスは１００Ωを超える高インピーダンスとなるので、分布定数線路をマイクロストリップ線路で形成する場合には線路幅が非常に細くなることから作成が困難になる場合があるが、第２実施例のハイブリッドリング回路２ではこれらの問題は生じない。

第２実施例のハイブリッドリング回路２を説明するに当たり、分布定数線路を集中定数化することについて説明する。１／４波長の分布定数線路は電気的には９０°の位相回路と考えられ、図１３に集中定数回路とされた９０°の位相回路ＰＨの回路図の一例を示す。図１３に示す９０°の位相回路ＰＨは、ＬＰＦ回路を応用したπ型接続回路を２段縦続接続されて構成されている。１段目のπ型接続回路は２つのキャパシタンスＣｄ１０１，Ｃｄ１０２がアースとの間にシャント接続され、１つのインダクタンスＬｄ１０１がキャパシタンスＣｄ１０１，Ｃｄ１０２の間に直列に接続された３素子からなる４５°の位相回路とされ、２段目のπ型接続回路は２つのキャパシタンスＣｄ１０２，Ｃｄ１０３がアースとの間にシャント接続され、１つのインダクタンスＬｄ１０２がキャパシタンスＣｄ１０２，Ｃｄ１０３の間に直列に接続された３素子からなる４５°の位相回路とされている。これにより、位相回路ＰＨは全体の位相が９０°となる。ＬＰＦ回路構成のπ型接続回路において、キャパシタンスをＣ、インダクタンスをＬ、使用中心周波数をＦｏ、回路全体の特性インピーダンスをＺｔ、所望する位相量をθｏとすると、π型接続回路のキャパシタンスＣおよびインダクタンスをＬの定数は、次の（１１）式と（１２）式で求められる。
Ｃ＝（１－ｃｏｓθｏ）／（２πＦｏ・Ｚｔ・ｓｉｎθｏ） （１１）
Ｌ＝（Ｚｔ・ｓｉｎθｏ）／（２πＦｏ） （１２）

図１４に戻り第２実施例のハイブリッドリング回路２は、第１実施例のハイブリッドリング回路１の分布定数線路Ｄ１～Ｄ７がＬＰＦ回路構成のπ型接続回路を２段縦続接続した図１３に示す９０°位相回路で構成されている。すなわち、第２実施例のハイブリッドリング回路２においては、ハイブリッドリング回路１の第１ハイブリッドリングの分布定数線路Ｄ１がアースとの間にシャント接続された３つのキャパシタンスＣｄ１，Ｃｄ２と、３つのキャパシタンスＣｄ１，Ｃｄ２の間に直列接続された２つのインダクタンスＬｄ１からなる９０°位相回路で構成され、第１ハイブリッドリングの分布定数線路Ｄ２がアースとの間にシャント接続された３つのキャパシタンスＣｄ２，Ｃｄ３，Ｃｄ４と、３つのキャパシタンスＣｄ２，Ｃｄ３，Ｃｄ４の間に直列接続された２つのインダクタンスＬｄ２からなる９０°位相回路で構成され、第１ハイブリッドリングの分布定数線路Ｄ３がアースとの間にシャント接続された３つのキャパシタンスＣｄ４，Ｃｄ５と、３つのキャパシタンスＣｄ４，Ｃｄ５の間に直列接続された２つのインダクタンスＬｄ３からなる９０°位相回路で構成され、第１ハイブリッドリングの分布定数線路Ｄ４がアースとの間にシャント接続された３つのキャパシタンスＣｄ２，Ｃｄ３，Ｃｄ４と、３つのキャパシタンスＣｄ２，Ｃｄ３，Ｃｄ４の間に直列接続された２つのインダクタンスＬｄ２からなる９０°位相回路で構成されている。これにより、第１ハイブリッドリングは一周がλｏの電気長を有するようになる。

また、第２実施例のハイブリッドリング回路２においては、ハイブリッドリング回路１の第２ハイブリッドリングの分布定数線路Ｄ５がアースとの間にシャント接続された３つのキャパシタンスＣｄ４，Ｃｄ５と、３つのキャパシタンスＣｄ４，Ｃｄ５の間に直列接続された２つのインダクタンスＬｄ３からなる９０°位相回路で構成され、第２ハイブリッドリングの分布定数線路Ｄ６がアースとの間にシャント接続された３つのキャパシタンスＣｄ２，Ｃｄ３，Ｃｄ４と、３つのキャパシタンスＣｄ２，Ｃｄ３，Ｃｄ４の間に直列接続された２つのインダクタンスＬｄ２からなる９０°位相回路で構成され、第２ハイブリッドリングの分布定数線路Ｄ７がアースとの間にシャント接続された３つのキャパシタンスＣｄ１，Ｃｄ２と、３つのキャパシタンスＣｄ１，Ｃｄ２の間に直列接続された２つのインダクタンスＬｄ１からなる９０°位相回路で構成され、第２ハイブリッドリングの分布定数線路Ｄ８がアースとの間にシャント接続された３つのキャパシタンスＣｄ２，Ｃｄ３，Ｃｄ４と、３つのキャパシタンスＣｄ２，Ｃｄ３，Ｃｄ４の間に直列接続された２つのインダクタンスＬｄ２からなる９０°位相回路で構成されている。これにより、第２ハイブリッドリングは一周がλｏの電気長を有するようになる。

さらに、第２実施例のハイブリッドリング回路２の第１端子Ｐ４１と第１ハイブリッドリングの第１接続点ＡとがキャパシタンスＣｓとインダクタンスＬｓが直列接続されたＦｏで共振する第１直列共振回路で結合され、第２端子Ｐ４２と第１ハイブリッドリングの第２接続点ＢとがキャパシタンスＣｓとインダクタンスＬｓが直列接続されたＦｏで共振する第２直列共振回路で結合されている。さらに、第２実施例のハイブリッドリング回路２の第３端子Ｐ４３と第２ハイブリッドリングの第７接続点ＧとがキャパシタンスＣｓとインダクタンスＬｓが直列接続されたＦｏで共振する第３直列共振回路で結合され、第４端子Ｐ４４と第２ハイブリッドリングの第８接続点ＨとがキャパシタンスＣｓとインダクタンスＬｓが直列接続されたＦｏで共振する第４直列共振回路で結合されている。さらにまた、第２実施例のハイブリッドリング回路２の第１ハイブリッドリングの第３接続点Ｃと第２ハイブリッドリングの第６接続点ＦとがキャパシタンスＣｏとインダクタンスＬｏが直列接続されたＦｏで共振する第５直列共振回路で結合され、第１ハイブリッドリングの第４接続点Ｄと第２ハイブリッドリングの第５接続点ＥとがキャパシタンスＣｏとインダクタンスＬｏが直列接続されたＦｏで共振する第６直列共振回路で結合されている。

上記したように第１ハイブリッドリングと第２ハイブリッドリングとが２連結された第２実施例のハイブリッドリング回路２において、第１ハイブリッドリングの第１接続点Ａに他端が接続された第１直列共振回路の一端が第１端子Ｐ４１とされ、第２接続点Ｂに他端が接続された第２直列共振回路の一端が第２端子Ｐ４２とされ、第２ハイブリッドリングの第７接続点Ｇに他端が接続された第３直列共振回路の一端が第３端子Ｐ４３とされ、第８接続点Ｈに他端が接続された第４直列共振回路の一端が第４端子Ｐ４４とされている。第１端子Ｐ４１の対向側が第４端子Ｐ４４となり、第１端子Ｐ４１の対角方向が第３端子Ｐ４３となる。
第２実施例のハイブリッドリング回路２において、第１端子Ｐ４１を基準とした場合のＦｏにおける端子間の位相は、通過端子に相当する対向側の第４端子Ｐ４４に対しては－１８０°、結合端子に相当する対角方向の第３端子Ｐ４３に対しては－２７０°となる。また、第２端子Ｐ４２には電力は現れずアイソレーション端子となる。基準端子を第１端子Ｐ４１以外とした場合の位相においても、基準入力端子の対向側の端子に対しては－１８０°、対角方向の端子に対しては－２７０°となり、残りの端子がアイソレーション端子となる。

第２実施例のハイブリッドリング回路２において、第１端子Ｐ４１と第２端子Ｐ４２を入力端子として接続されるインピーダンスすなわち入力インピーダンスをＺｏとし、第３端子Ｐ４３と第４端子Ｐ４４を出力端子として接続されるインピーダンスすなわち出力インピーダンスもＺｏとする。そして、第２端子Ｐ４２をＺｏで終端し、第１端子Ｐ４１より電力「１」を印加したとき第１端子Ｐ４１に対向する第４端子Ｐ４４に現れる電力比をＮ、第１端子Ｐ４１の対角の第３端子Ｐ４３に現れる電力比を（１－Ｎ）と規定して、分配比とされるＮを０．５とすると均等分配のハイブリッドリング回路２となる。この場合、第１ハイブリッドリングおよび第２ハイブリッドリングの分配比を所定の分配比Ｎとすることにより、第２実施例のハイブリッドリング回路２を均等分配に設定することができる。第１ハイブリッドリングおよび第２ハイブリッドリングの所定の分配比Ｎは上記（５）式で求められる不等分配の分配比となる。上記（５）式で示す分配比Ｎとなる第１ハイブリッドリングにおける第３接続点Ｃおよび第４接続点ＤにおけるインピーダンスはインピーダンスＺｋとなり、第２ハイブリッドリングにおける第６接続点Ｆおよび第５接続点Ｅにおけるインピーダンスも同様にＺｋとなり、Ｚｋは上記（６）式で求められる。

第２実施例のハイブリッドリング回路２におけるキャパシタンスＣｄ１～Ｃｄ５とインダクタンスＬｄ１～Ｌｄ３を、Ｆｏ=１５０ＭＨｚおよびＺｏ＝５０Ωとして上記（１１）式および（１２）式から求めると、
Ｃｄ１≒７．２８１８ｐＦ
Ｃｄ２≒１６．０７２ｐＦ
Ｃｄ３≒２４．８６２ｐＦ
Ｃｄ４≒１８．６４６ｐＦ
Ｃｄ５≒１２．４３１ｐＦ
Ｌｄ１≒９０．５６５ｎＨ
Ｌｄ２≒２６．５２６ｎＨ
Ｌｄ３≒５３．０５２ｎＨ
と求められる。また、第１直列共振回路ないし第４直列共振回路のキャパシタンスＣｓとインダクタンスＬｓおよび第５直列共振回路と第６直列共振回路のキャパシタンスＣｏとインダクタンスＬｏとの値は、第１実施例のハイブリッドリング回路１と同じ手順で求めることができ、次のように求められる。
Ｃｓ＝２０．９ｐＦ
Ｌｓ≒５３．８６６ｎＨ
Ｃｏ＝２７．６ｐＦ
Ｌｏ≒４０．７９０ｎＨ

上記求められた値をＦｏ[Ｈｚ] とＺｏ[Ω] で正規化して一般式にすると、次のようになる。
Ｃｄ１ [Ｆ] ≒ ０．０５４６１３／（Ｆｏ・Ｚｏ）
Ｃｄ２ [Ｆ] ≒ ０．１２０５４／（Ｆｏ・Ｚｏ）
Ｃｄ３ [Ｆ] ≒ ０．１８６４６／（Ｆｏ・Ｚｏ）
Ｃｄ４ [Ｆ] ≒ ０．１３９８５／（Ｆｏ・Ｚｏ）
Ｃｄ５ [Ｆ] ≒ ０．１００７３／（Ｆｏ・Ｚｏ）
Ｌｄ１ [Ｈ] ≒（０．２７１６９・Ｚｏ）／ Ｆｏ
Ｌｄ２ [Ｈ] ≒（０．０７９５７７・Ｚｏ）／ Ｆｏ
Ｌｄ３ [Ｈ] ≒（０．１５９１５・Ｚｏ）／ Ｆｏ
Ｃｓ [Ｆ] ≒ ０．１５６７５／（Ｆｏ・Ｚｏ）
Ｌｓ [Ｈ] ≒（０．１６１６０・Ｚｏ）／ Ｆｏ
Ｃｏ [Ｆ] ≒ ０．２０７００／（Ｆｏ・Ｚｏ）
Ｌｏ [Ｈ] ≒（０．１２２３７・Ｚｏ）／ Ｆｏ

第２実施例のハイブリッドリング回路２において、Ｆｏ＝１５０ＭＨｚ、Ｚｏ＝５０Ωとして、キャパシタンスＣｄ１～Ｃｄ５とインダクタンスＬｄ１～Ｌｄ３の値および第１直列共振回路ないし第６直列共振回路の定数の値を上記の値としたときの電気的特性を図１５ないし図２０に示す。図１５はＰ４１－Ｐ４４端子間の挿入損失特性と結合損失特性を示す図であり、図１６は第１端子Ｐ４１のリターンロス特性を示す図であり、図１７はＰ４１－Ｐ４２端子間のアイソレーション特性を示す図であり、図１８はＰ４１－Ｐ４４端子間の位相特性を示す図であり、図１９はＰ４１－Ｐ４３端子間の位相特性を示す図であり、図２０は相対位相偏差特性を示す図である。
図１５では、実線でＰ４１－Ｐ４４端子間の挿入損失の周波数特性が示され、破線でＰ４１－Ｐ４３端子間の結合損失の周波数特性が示されており、周波数範囲は１００ＭＨｚ～２００ＭＨｚとされている。図１５を参照すると、Ｆｏにおいて挿入損失および結合損失が約３ｄＢとなって均等分配されており、約１３０ＭＨｚ～１７５ＭＨｚの広帯域において挿入損失および結合損失がほぼ３ｄＢとなっていることが分かる。また、図１６に示す周波数範囲が１００ＭＨｚ～２００ＭＨｚとされた第１端子Ｐ４１のリターンロスの周波数特性を参照すると、約１３０ＭＨｚ～１７５ＭＨｚの広帯域においてリターンロスが２５ｄＢ以上得られていることが分かる。

また、図１７に示す周波数範囲が１００ＭＨｚ～２００ＭＨｚとされたＰ４１－Ｐ４２端子間のアイソレーションの周波数特性を参照すると、Ｐ４１－Ｐ４２端子間のアイソレーションはＦｏにおいて最大値となっており、アイソレーションが２５ｄＢ得られる周波数範囲は約１３０～１７５ＭＨｚの広帯域とされていることが分かる。さらに、図１８に示す周波数範囲が１００ＭＨｚ～２００ＭＨｚとされたＰ４１－Ｐ４４端子間の位相の周波数特性を参照すると、Ｆｏにおいて－１８０°の位相とされている。さらにまた、図１９に示す周波数範囲が１００ＭＨｚ～２００ＭＨｚとされたＰ４１－Ｐ４３端子間の位相の周波数特性を参照すると、Ｆｏにおいて－２７０°の位相とされている。さらにまた、図２０に示す相対位相偏差特性は、図１９に示すＰ４１－Ｐ４３端子間の位相から図１８に示すＰ４１－Ｐ４４端子間の位相を差し引いた相対位相偏差の周波数特性が示されており、周波数範囲は１００～２００ＭＨｚとされている。図２０を参照すると、約１３０～１７５ＭＨｚの広帯域の周波数範囲においてほぼ－９０°の位相が得られていることが分かる。

第２実施例のハイブリッドリング回路２は図１５ないし図２０に示す電気的特性を参照すると、第１実施例のハイブリッドリング回路１の電気的特性がほぼ得られていることが分かる。また、入力端子をＰ４１とした場合、対向側のＰ４４端子に対しては－１８０°となり、対角方向のＰ４３端子に対しては－２７０°となるので、入力端子から見て対角方向の出力端子は、対向側の端子に対して９０°遅れの位相となる「９０°ハイブリッド回路」として機能することが分かる。
第２実施例のハイブリッドリング回路２において、ｎを２以上の整数とした時に、９０°／ｎの位相の単位位相回路をｎ段縦続接続して９０°位相回路を構成してもよい。例えば３０°の単位位相回路を３段縦続接続して構成した９０°位相回路とすると、さらに第１実施例のハイブリッドリング回路１の特性に近づけることができる。このように、９０°位相回路の集中定数素子数を増やせば、９０°位相回路の特性を分布定数線路の特性に漸近させることができる。また、９０°位相回路は、π型接続回路に替えてＬＰＦ回路構成のＴ型接続回路を用いて構成してもよい。

以上説明した本発明にかかる実施例のハイブリッドリング回路において、電気定数とされるパラメータ値は、上記記載したパラメータ値に限定されるものではなく、各ハイブリッドリング回路において上記記載した機能および作用と同等の機能および作用を奏することができるパラメータ値とされていれば、上記記載したパラメータ値に限定されるものではない。すなわち、このパラメータ値には、上記記載したパラメータ値の上下に許容範囲があり、この許容範囲は各ハイブリッドリング回路において上記記載した機能および作用と同等の機能および作用を奏する範囲とされている。
以上説明した本発明にかかる実施例のハイブリッドリング回路は、第１ハイブリッドリングと第２ハイブリッドリングとを連結して、第１端子および第２端子と第１ハイブリッドリングとの間、第３端子および第４端子と第２ハイブリッドリングとの間、第１ハイブリッドリングと第２ハイブリッドリングとの間を、それぞれ使用中心周波数Ｆｏで共振する直列共振回路で結合している。直列共振回路で結合することにより、第１ハイブリッドリングおよび第２ハイブリッドリングのインピーダンス特性が補償されて、Ｆｏを中心周波数とする通過周波数帯域における電気的特性が改善される。この場合、直列共振回路を構成するインダクタンスとキャパシタンスとの値を、Ｆｏより低域の周波数であって最も低域の周波数において所定のアイソレーションが得られる値とすることにより、ハイブリッドリング全体の周波数帯域の対称性を極力改善して広帯域とすることができる。これに替えて、Ｆｏより高域の周波数であって最も高域の周波数において所定のアイソレーションが得られる値とすることもでき、この場合でもハイブリッドリング全体の周波数帯域の対称性を改善することができる。

以上説明した本発明にかかる実施例のハイブリッドリング回路では、直列共振回路の回路定数をＦｏおよび第１端子ないし第４端子のインピーダンスＺｏで正規化して一般式で表すことができる。また、第１ハイブリッドリングおよび第２ハイブリッドリングを構成しているλｏ／４の電気長とされた分布定数線路を、集中定数のインダクタンスとキャパシタンスとからなる低域通過型の９０°位相回路で構成することができる。この場合、ｎを２以上の整数とした時に、９０°／ｎの位相の単位位相回路をｎ段縦続接続して９０°位相回路を構成することができる。

１ ハイブリッドリング回路、２ ハイブリッドリング回路、１１ ハイブリッドリング回路、１２ ハイブリッドリング回路、１００ ハイブリッドリング回路、１１０ ハイブリッドリング回路、１２０ ハイブリッドリング回路、Ｄ１，Ｄ２，Ｄ３，Ｄ４ 分布定数線路、Ｄ５，Ｄ６，Ｄ７，Ｄ８ 分布定数線路、Ｐ１，Ｐ２１，Ｐ３１，Ｐ４１ 第１端子、Ｐ２，Ｐ２２，Ｐ３２，Ｐ４２ 第２端子、Ｐ３，Ｐ２３，Ｐ３３，Ｐ４３ 第３端子、Ｐ４，Ｐ２４，Ｐ３４，Ｐ４４ 第４端子、Ｄ１０１，Ｄ１０２，Ｄ１０３，Ｄ１０４ 分布定数線路、Ｄ１１１，Ｄ１１２，Ｄ１１３，Ｄ１１４，Ｄ１１５，Ｄ１１６，Ｄ１１７ 分布定数線路、Ｐ１０１，Ｐ１１１ 第１端子、Ｐ１０２，Ｐ１１２ 第２端子、Ｐ１０３，Ｐ１１３ 第３端子、Ｐ１０４，Ｐ１１４ 第４端子、ＰＨ 位相回路

Claims (5)

1. 使用中心周波数をＦｏとしＦｏの波長をλｏとした時に、それぞれλｏ／４の電気長とされた４本の分布定数線路が第１接続点ないし第４接続点で接続されてリング状とされた第１ハイブリッドリングと、
   それぞれλｏ／４の電気長とされた４本の分布定数線路が第５接続点ないし第８接続点で接続されてリング状とされ、前記第１ハイブリッドリングに連結された第２ハイブリッドリングと、
   第１端子と前記第１ハイブリッドリングの第１接続点とを結合するＦｏで共振する第１直列共振回路と、
   第２端子と前記第１ハイブリッドリングの第２接続点とを結合するＦｏで共振する第２直列共振回路と、
   前記第１ハイブリッドリングの第３接続点と前記第２ハイブリッドリングの第６接続点とを結合するＦｏで共振する第３直列共振回路と、
   前記第１ハイブリッドリングの第４接続点と前記第２ハイブリッドリングの第５接続点とを結合するＦｏで共振する第４直列共振回路と、
   前記第２ハイブリッドリングの第７接続点と第３端子とを結合するＦｏで共振する第５直列共振回路と、
   前記第２ハイブリッドリングの第８接続点と第４端子とを結合するＦｏで共振する第６直列共振回路とを備え、
   インダクタンスとキャパシタンスとが直列に接続されて構成された前記第１直列共振回路ないし前記第６直列共振回路により、前記第１ハイブリッドリングおよび前記第２ハイブリッドリングのインピーダンス特性が補償されて、Ｆｏを中心周波数とする通過周波数帯域における電気的特性が改善されることを特徴とするハイブリッドリング回路。
2. 前記第１直列共振回路ないし前記第６直列共振回路を構成するインダクタンスとキャパシタンスとの値が、Ｆｏより低域の周波数であって最も低域の周波数において所定のアイソレーションが得られる値とされることを特徴とする請求項１に記載のハイブリッドリング回路。
3. 前記第１端子ないし前記第４端子のインピーダンスをＺｏとした時に、前記第１直列共振回路と前記第２直列共振回路と前記第５直列共振回路と前記第６直列共振回路とにおけるキャパシタンスの値がＡ／（Ｆｏ・Ｚｏ）と、前記第３直列共振回路と前記第４直列共振回路とにおけるキャパシタンスの値がＢ（Ｆｏ・Ｚｏ）と、前記第１直列共振回路と前記第２直列共振回路と前記第５直列共振回路と前記第６直列共振回路とにおけるインダクタンスの値が（Ｃ・Ｚｏ）／Ｆｏと、前記第３直列共振回路と前記第４直列共振回路とにおけるインダクタンスの値が（Ｄ・Ｚｏ）／Ｆｏと正規化され、定数Ａないし定数Ｄが得ようとする所定のアイソレーションの値に応じた値となることを特徴とする請求項１に記載のハイブリッドリング回路。
4. 前記第１ハイブリッドリングおよび前記第２ハイブリッドリングを構成しているλｏ／４の電気長とされた前記分布定数線路を、集中定数のインダクタンスとキャパシタンスとからなる低域通過型の９０°位相回路で構成したことを特徴とする請求項１に記載のハイブリッドリング回路。
5. ｎを２以上の整数とした時に、９０°／ｎの位相の単位位相回路をｎ段縦続接続して前記９０°位相回路を構成したことを特徴とする請求項４に記載のハイブリッドリング回路。

Images