JP2008079027A - 高周波遅延線 - Google Patents

Abstract

【課題】通過帯域の広帯域化、低損失を実現し、しかも、高遅延特性を実現させる。
【解決手段】第１高周波遅延線１０Ａは、ハイブリッドカプラ１２と、ハイブリッドカプラ１２の第１出力端子１４ａに接続された第１リアクタンス部１６と、第２出力端子１４ｂに接続された第２リアクタンス部１８とを有する。第１リアクタンス部１６は、第１出力端子１４ａに接続された第１１リアクタンス回路２８及び第１２リアクタンス回路３０を有し、第２リアクタンス部１８は、第２出力端子１４ｂに接続された第２１リアクタンス回路３２及び第２２リアクタンス回路３４を有する。第１１リアクタンス回路２８と第２１リアクタンス回路３２の回路定数をそれぞれ同一とし、第１２リアクタンス回路３０と第２２リアクタンス回路３４の回路定数をそれぞれ同一にする。
【選択図】図１

Description

本発明は、通過帯域の広帯域化、低損失を実現し、しかも、高遅延特性を実現させることができる高周波遅延線に関する。

近時、例えば移動体通信システム等の基地局無線装置に使用される基地局の低歪化のための歪補償型増幅器においては、歪検出や歪抑圧を目的として高周波遅延線が用いられている。

高周波遅延線は、入力端子及び出力端子と複数の共振器を有するバンドパスフィルタを具備する。そして、入力端子と初段の共振器が容量で結合され、出力端子と最終段の共振器が容量で結合され、さらに、各共振器がそれぞれ容量で結合されている（例えば特許文献１参照）。

他の従来例としては、入力端子、第１出力端子、第２出力端子及びアイソレーション端子を備えたハイブリッドカプラと、該ハイブリッドカプラの第１出力端子に接続された第１リアクタンス部と、ハイブリッドカプラの第２出力端子に接続された第２リアクタンス部とを有する高周波遅延線が提案されている（例えば特許文献２参照）。この高周波遅延線によれば、入力インピーダンスと出力インピーダンスとの変動を抑制することができると共に、絶対遅延時間及び可変遅延時間を所望の値に設定でき、通過帯域の広帯域化を図ることができる。

また、従来では、ハイブリッドカプラを含む回路を多段に接続することによって、遅延量の増加及び通過帯域の広帯域化を図った高周波遅延線が提案されている（例えば特許文献３参照）。

また、従来では、ハイブリッドカプラの第１出力端子に終端抵抗を接続し、第２出力端子に２つのＬＣ共振回路を接続した高周波遅延線が提案されている（例えば特許文献４参照）。

特開２００１−２５７５０５号公報 特開２００４−１５３８１５号公報 特開２００３−２６４４０４号公報 特開昭５３−１０７２５９号公報

しかしながら、特許文献１に記載された高周波遅延線は、通過帯域の広帯域化が困難であり、また、通過帯域の境界部分で遅延量が急激に増加することから、通過帯域内の群遅延時間の平坦性及び群遅延時間偏差を小さくするためには、共振器の段数を増加させるしかない。これは、サイズの大型化につながる。

特許文献２に記載された高周波遅延線は、高遅延量を持つ特性を出したいという要請に対応することができない。

特許文献３に記載された高周波遅延線は、ハイブリッドカプラを多段に接続するだけであるため、多段化した分だけ実装面積や設置スペースが大きくなるという問題がある。また、高遅延量化にも限界がある。

特許文献４に記載された高周波遅延線は、第１出力端子にて−３ｄＢの減衰と折り返しの際の−３ｄＢの減衰が伴うため、アイソレーション端子から出力される信号は、全体として−６ｄＢの減衰となり、所望の電力を得られないという問題がある。

本発明はこのような課題を考慮してなされたものであり、簡単な構成で、入力インピーダンスと出力インピーダンスとの変動を抑制することができると共に、通過帯域の広帯域化、低損失を実現し、しかも、高遅延特性を実現することができる高周波遅延線を提供することを目的とする。

本発明に係る高周波遅延線は、入力端子、第１出力端子、第２出力端子及びアイソレーション端子を備えたハイブリッドカプラと、前記第１出力端子に接続された第１リアクタンス部と、前記第２出力端子に接続された第２リアクタンス部とを有する遅延線において、前記第１リアクタンス部は、前記第１出力端子に接続されたｍ個の第１リアクタンス回路を有し、前記第２リアクタンス部は、前記第２出力端子に接続されたｍ個の第２リアクタンス回路を有し、前記第１リアクタンス回路は、第１誘電体共振器と、一方の電極が前記第１誘電体共振器に接続され、他方の電極が前記第１出力端子に接続された第１コンデンサとを有し、
前記第２リアクタンス回路は、第２誘電体共振器と、一方の電極が前記第２誘電体共振器に接続され、他方の電極が前記第２出力端子に接続された第２コンデンサとを有し、前記ｍ個の第１リアクタンス回路の回路定数の組み合わせと、前記ｍ個の第２リアクタンス回路の回路定数の組み合わせがそれぞれ同じであることを特徴とする。

これにより、簡単な構成で、入力インピーダンスと出力インピーダンスとの変動を抑制することができると共に、通過帯域の広帯域化、低損失を実現し、しかも、高遅延特性を実現することができる。

ここで、通過帯域は、周波数−減衰特性において、所定の減衰量偏差（例えば０．５ｄＢ）内に収まる帯域を示す。通過帯域内における遅延量の平坦性とは、周波数−遅延特性において、通過帯域中、所定の遅延時間偏差（例えば０．２ｎｓ）内に収まる帯域を示す。

そして、本発明において、前記第１リアクタンス部は、前記第１出力端子に接続された２つの第１リアクタンス回路を有し、前記第２リアクタンス部は、前記第２出力端子に接続された２つの第２リアクタンス回路を有し、１つ目の前記第１リアクタンス回路と１つ目の前記第２リアクタンス回路の回路定数をそれぞれ同一とし、２つ目の前記第１リアクタンス回路と２つ目の前記第２リアクタンス回路の回路定数をそれぞれ同一にしてもよい。

また、本発明において、前記第１リアクタンス部は、前記第１出力端子に接続された３つの第１リアクタンス回路を有し、前記第２リアクタンス部は、前記第２出力端子に接続された３つの第２リアクタンス回路を有し、１つ目の前記第１リアクタンス回路と１つ目の前記第２リアクタンス回路の回路定数をそれぞれ同一とし、２つ目の前記第１リアクタンス回路と２つ目の前記第２リアクタンス回路の回路定数をそれぞれ同一とし、３つ目の前記第１リアクタンス回路と３つ目の前記第２リアクタンス回路の回路定数をそれぞれ同一にしてもよい。

また、上述した本発明に係る高周波遅延線が多段に縦続接続するようにしてもよい。

この場合、前段の前記高周波遅延線における前記ｍ個の第１リアクタンス回路の回路定数の組み合わせと、前記ｍ個の第２リアクタンス回路の回路定数の組み合わせと、後段の前記高周波遅延線における前記ｍ個の第１リアクタンス回路の回路定数の組み合わせと、前記ｍ個の第２リアクタンス回路の回路定数の組み合わせをそれぞれ同じにしてもよい。これにより、遅延量を大きくとることができる。

あるいは、前段の前記高周波遅延線における前記ｍ個の第１リアクタンス回路の回路定数の組み合わせと、前記ｍ個の第２リアクタンス回路の回路定数の組み合わせをそれぞれ同じにし、後段の前記高周波遅延線における前記ｍ個の第１リアクタンス回路の回路定数の組み合わせと、前記ｍ個の第２リアクタンス回路の回路定数の組み合わせをそれぞれ同じにしてもよい。これにより、通過帯域のさらなる広帯域化を図ることができる。

以上説明したように、本発明に係る高周波遅延線によれば、簡単な構成で、入力インピーダンスと出力インピーダンスとの変動を抑制することができると共に、通過帯域の広帯域化、低損失を実現し、しかも、高遅延特性を実現することができる。

以下、本発明に係る高周波遅延線の実施の形態例を図１〜図２４を参照しながら説明する。

先ず、第１の実施の形態に係る高周波遅延線（以下、第１高周波遅延線１０Ａと記す）は、図１に示すように、ハイブリッドカプラ１２と、ハイブリッドカプラ１２の第１出力端子１４ａに接続された第１リアクタンス部１６と、ハイブリッドカプラ１２の第２出力端子１４ｂに接続された第２リアクタンス部１８とを有する。

ハイブリッドカプラ１２は、上述した第１出力端子１４ａ及び第２出力端子１４ｂのほかに、入力信号が供給される入力端子２０と、第１出力端子１４ａ及び第２出力端子１４ｂから出力された第１出力信号及び第２出力信号に基づく反射信号が、第１高周波遅延線１０Ａの出力信号（第３出力信号）として出力されるアイソレーション端子２２とを備えている。そして、ハイブリッドカプラ１２の入力端子２０に第１高周波遅延線１０Ａの入力端子２４が接続され、ハイブリッドカプラ１２のアイソレーション端子２２に第１高周波遅延線１０Ａの出力端子２６が接続される。この場合、第１出力端子１４ａは、入力端子２０に供給される入力信号に対して同相の第１出力信号が出力される０°の出力端子であり、第２出力端子１４ｂは、入力信号に対して９０°の位相差を有する第２出力信号が出力される９０°の出力端子である。

アイソレーション端子２２と入力端子２０との間は、アイソレータとして機能する。すなわち、前記反射信号の反射波は、アイソレーション端子２２から入力端子２０に伝搬するが途中で減衰するので、入力端子２０に出力されることはない。つまり、前記反射波は、第１高周波遅延線１０Ａの入力インピーダンス及び出力インピーダンスに影響を及ぼさない。従って、ハイブリッドカプラ１２と第１リアクタンス部１６及び第２リアクタンス部１８によって、第１高周波遅延線１０Ａにおける入力インピーダンス及び出力インピーダンスの変動を抑制することができる。これによって、第１高周波遅延線１０Ａにおけるインピーダンスマッチングを容易に行うことができる。

そして、第１リアクタンス部１６は、第１出力端子１４ａに接続された２つのリアクタンス回路（第１１リアクタンス回路２８及び第１２リアクタンス回路３０）を有し、第２リアクタンス部１８は、第２出力端子１４ｂに接続された２つのリアクタンス回路（第２１リアクタンス回路３２及び第２２リアクタンス回路３４）を有する。

第１１リアクタンス回路２８は、第１出力端子１４ａとＧＮＤ（グランド）間に直列接続された第１１コンデンサ３６と第１１誘電体共振器３８とを有する。第１１コンデンサ３６は、一方の電極が第１１誘電体共振器３８に接続され、他方の電極が第１出力端子１４ａに接続されている。

第１２リアクタンス回路３０は、第１出力端子１４ａとＧＮＤ（グランド）間に直列接続された第１２コンデンサ４０と第１２誘電体共振器４２とを有する。第１２コンデンサ４０は、一方の電極が第１２誘電体共振器４２に接続され、他方の電極が第１出力端子１４ａに接続されている。

第２１リアクタンス回路３２は、第２出力端子１４ｂとＧＮＤ（グランド）間に直列接続された第２１コンデンサ４４と第２１誘電体共振器４６とを有する。第２１コンデンサ４４は、一方の電極が第２１誘電体共振器４６に接続され、他方の電極が第２出力端子１４ｂに接続されている。

第２２リアクタンス回路３４は、第２出力端子１４ｂとＧＮＤ（グランド）間に直列接続された第２２コンデンサ４８と第２２誘電体共振器５０とを有する。第２２コンデンサ４８は、一方の電極が第２２誘電体共振器５０に接続され、他方の電極が第２出力端子１４ｂに接続されている。

また、この第１高周波遅延線１０Ａは、第１１リアクタンス回路２８と第２１リアクタンス回路３２の回路定数をそれぞれ同一とし、第１２リアクタンス回路３０と第２２リアクタンス回路３４の回路定数をそれぞれ同一にしている。

すなわち、第１１誘電体共振器３８のキャパシタンス及びインダクタンスと、第２１誘電体共振器４６のキャパシタンス及びインダクタンスがそれぞれほぼ同一とされ、第１１コンデンサ３６のキャパシタンスと第２１コンデンサ４４のキャパシタンスがそれぞれほぼ同一とされている。同様に、第１２誘電体共振器４２のキャパシタンス及びインダクタンスと、第２２誘電体共振器５０のキャパシタンス及びインダクタンスがそれぞれほぼ同一とされ、第１２コンデンサ４０のキャパシタンスと第２２コンデンサ４８のキャパシタンスがそれぞれほぼ同一とされている。

従って、第１１リアクタンス回路２８と第２１リアクタンス回路３２のリアクタンスがほぼ同じになる。同様に、第１２リアクタンス回路３０と第２２リアクタンス回路３４のリアクタンスもほぼ同じになる。

その結果、図２及び図３の実線Ａに示す減衰特性において、第１高周波遅延線１０Ａは、中心周波数が２．１４０ＧＨｚであり、また、所定の減衰量偏差（例えば０．５ｄＢ）内に収まる帯域の低域の限界（下限周波数）が約２．０６０ＧＨｚ、高域の限界（上限周波数）が約２．２３５ＧＨｚで、上述した所定の減衰量偏差内に収まる帯域、すなわち、通過帯域が約１７５ＭＨｚで広帯域とされている。

また、図２及び図３の実線Ｂに示す遅延特性において、通過帯域中、所定の遅延時間偏差（例えば０．２ｎｓ）に収まる帯域の低域の限界（下限周波数）は約２．０９５ＧＨｚであり、高域の限界（上限周波数）は約２．１９０ＧＨｚであった。従って、上述した所定の遅延時間偏差に収まる帯域、すなわち、遅延量の平坦性は約９５ＭＨｚであった。遅延量の平坦性を示す前記帯域における遅延量の平均は約６．４８ｎｓであった。

通過帯域は、第１１誘電体共振器３８（及び第２１誘電体共振器４６）の共振周波数並びに第１２誘電体共振器４２（及び第２２誘電体共振器５０）の共振周波数を適宜変更することによって調整することができる。また、遅延量は、第１１コンデンサ３６（及び第２１コンデンサ４４）のキャパシタンス並びに第１２コンデンサ４０（及び第２２コンデンサ４８）のキャパシタンスを適宜変更することによって、調整することができる。なお、第１１リアクタンス回路２８と第１２リアクタンス回路３０並びに第２１リアクタンス回路３２と第２２リアクタンス回路３４の配置順は特に問わない。

このように、第１高周波遅延線１０Ａにおいては、簡単な構成で、入力インピーダンスと出力インピーダンスとの変動を抑制することができると共に、通過帯域の広帯域化、低損失を実現し、しかも、高遅延特性を実現することができる。

ここで、比較のために、上述した特許文献１に従った比較例１に係る高周波遅延線２００Ａ（図４参照）、上述した特許文献４に従った比較例２に係る高周波遅延線２００Ｂ（図６参照）、比較例２に係る高周波遅延線を改良した比較例３〜比較例５に係る高周波遅延線２００Ｃ〜２００Ｅ（図９、図１２、図１７参照）について説明する。

まず、比較例１に係る高周波遅延線２００Ａは、図４に示すように、入力端子２４及び出力端子２６と４つの共振器（第１共振器２０２Ａ〜第４共振器２０２Ｄ）を有するバンドパスフィルタ２０４を具備する。そして、入力端子２４と第１共振器２０２Ａが第１容量Ｃ１で結合され、出力端子２６と第４共振器２０２Ｄが第２容量Ｃ２で結合され、さらに、第１共振器２０２Ａ〜第４共振器２０２Ｄが第３容量Ｃ３、第４容量Ｃ４、第５容量Ｃ５で結合されている。

この比較例１に係る高周波遅延線２００Ａは、図５の実線Ｃに示すように、中心周波数が２．１４０ＧＨｚであり、また、所定の減衰量偏差（例えば０．５ｄＢ）に収まる帯域の下限周波数が約２．１００ＧＨｚ、上限周波数が約２．１８０ＧＨｚで、通過帯域が約８０ＭＨｚであり、第１高周波遅延線１０Ａの場合（約１７５ＭＨｚ）よりも狭帯域となっている。

また、図５の実線Ｄで示す遅延特性において、通過帯域中、所定の遅延時間偏差（例えば０．２ｎｓ）に収まる帯域の下限周波数が約２．１３５ＧＨｚ、上限周波数が約２．１４５ＧＨｚで、遅延量の平坦性が約１０ＭＨｚであり、第１高周波遅延線１０Ａの場合（約９５ＭＨｚ）よりも狭帯域となっている。

次に、比較例２に係る高周波遅延線２００Ｂは、図６に示すように、１つのハイブリッドカプラ１２と、該ハイブリッドカプラ１２の第１出力端子１４ａとＧＮＤ（グランド）間に接続された例えば５０オームの終端抵抗２０６と、第２出力端子１４ｂとＧＮＤ間に接続されたリアクタンス部２０８とを有する。リアクタンス部２０８は、第２出力端子１４ｂに接続された２つのリアクタンス回路（第１ＬＣ共振回路２１０及び第２ＬＣ共振回路２１２）を有する。

第１ＬＣ共振回路２１０は、第２出力端子１４ｂとＧＮＤ（グランド）間に直列接続された第１コンデンサ２１４と第１コイル２１６とを有し、第２ＬＣ共振回路２１２は、第２出力端子１４ｂとＧＮＤ（グランド）間に直列接続された第２コンデンサ２１８と第２コイル２２０とを有する。

この比較例２に係る高周波遅延線２００Ｂは、図７及び図８の実線Ｅで示す減衰特性において、中心周波数が２．１４０ＧＨｚであり、また、所定の減衰量偏差（例えば０．５ｄＢ）に収まる帯域の下限周波数が約２．１０５ＧＨｚ、上限周波数が約２．１９０ＧＨｚで、通過帯域が約８５ＭＨｚであり、第１高周波遅延線１０Ａの場合（約１７５ＭＨｚ）よりも狭帯域となっている。さらに、第１出力端子１４ａにて−３ｄＢの減衰と折り返しの際の−３ｄＢの減衰が伴うため、アイソレーション端子２２から出力される信号は、全体として−６ｄＢの減衰となり、所望の電力を得られないという問題がある。

また、図７及び図８の実線Ｆで示す遅延特性において、通過帯域中、所定の遅延時間偏差（例えば０．２ｎｓ）に収まる帯域の下限周波数が約２．１１０ＧＨｚ、上限周波数が約２．１８５ＧＨｚで、遅延量の平坦性が約７５ＭＨｚであり、第１高周波遅延線１０Ａの場合（約９５ＭＨｚ）よりも狭帯域となっている。

なお、遅延量の平坦性を示す前記帯域における遅延量の平均は約７．２７ｎｓであるが、上述したように、所望の電力を得られないという問題があると共に、遅延量がピークとなる周波数帯域において減衰が極端に大きくなるという問題もある。

次に、比較例３に係る高周波遅延線２００Ｃは、図９に示すように、上述した比較例２に係る高周波遅延線２００Ｂとほぼ同様の構成を有するが、第１コイル２１６に代えて第１誘電体共振器２２２を用い、第２コイル２２０に代えて第２誘電体共振器２２４を用いている点で異なる。

この比較例３に係る高周波遅延線２００Ｃは、図１０及び図１１の実線Ｇで示す減衰特性において、中心周波数が２．１４０ＧＨｚであり、また、所定の減衰量偏差（例えば０．５ｄＢ）に収まる帯域の下限周波数が約２．１３５ＧＨｚ、上限周波数が約２．１５０ＧＨｚで、通過帯域が約１５ＭＨｚであり、第１高周波遅延線１０Ａの場合（約１７５ＭＨｚ）よりも狭帯域となっている。さらに、比較例２に係る高周波遅延線２００Ｂと同様に、第１出力端子１４ａにて−３ｄＢの減衰と折り返しの際の−３ｄＢの減衰が伴うため、アイソレーション端子２２から出力される信号は、全体として−６ｄＢの減衰となり、所望の電力を得られないという問題がある。

また、図１０及び図１１の実線Ｈで示す遅延特性において、通過帯域中、所定の遅延時間偏差（例えば０．２ｎｓ）に収まる帯域の下限周波数が約２．１４５ＧＨｚ、上限周波数が約２．１５０ＧＨｚで、遅延量の平坦性が約５ＭＨｚであり、第１高周波遅延線１０Ａの場合（約９５ＭＨｚ）よりも非常に狭帯域となっている。

次に、比較例４に係る高周波遅延線２００Ｄは、図１２に示すように、１つのハイブリッドカプラ１２と、該ハイブリッドカプラ１２の第１出力端子１４ａとＧＮＤ（グランド）間に接続された第１リアクタンス部１６と、第２出力端子１４ｂとＧＮＤ間に接続された第２リアクタンス部１８とを有する。第１リアクタンス部１６は、第１出力端子１４ａに接続された２つのＬＣ共振回路（第１１ＬＣ共振回路２３０及び第１２ＬＣ共振回路２３２）を有し、第２リアクタンス部１８は、第２出力端子１４ｂに接続された２つのＬＣ共振回路（第２１ＬＣ共振回路２３４及び第２２ＬＣ共振回路２３６）を有する。ここで、第１１ＬＣ共振回路２３０、第１２ＬＣ共振回路２３２、第２１ＬＣ共振回路２３４及び第２２ＬＣ共振回路２３６の各リアクタンスのＱ値は５０である。

この比較例４に係る高周波遅延線２００Ｄは、図１３及び図１４の実線Ｉで示す減衰特性において、中心周波数が２．１４０ＧＨｚであり、また、所定の減衰量偏差（例えば０．５ｄＢ）に収まる帯域の下限周波数が約２．１０５ＧＨｚ、上限周波数が約２．１７５ＧＨｚで、通過帯域が約７０ＭＨｚであり、第１高周波遅延線１０Ａの場合（約１７５ＭＨｚ）よりも狭帯域となっている。上述した比較例２に係る高周波遅延線２００Ｂや比較例３に係る高周波遅延線２００Ｃと異なり、アイソレーション端子２２から出力される信号が、全体として−６ｄＢ程度減衰するということがない。しかし、比較例３に係る高周波遅延線２００Ｃと同様に、遅延量がピークとなる周波数帯域において減衰が極端に大きくなるという問題がある。

また、図１３及び図１４の実線Ｊで示す遅延特性において、通過帯域中、所定の遅延時間偏差（例えば０．２ｎｓ）に収まる帯域の下限周波数が約２．１０５ＧＨｚ、上限周波数が約２．１７５ＧＨｚで、遅延量の平坦性が約７０ＭＨｚであり、第１高周波遅延線１０Ａの場合（約９５ＭＨｚ）よりも狭帯域となっている。

次に、比較例５に係る高周波遅延線２００Ｅは、図１２に示すように、上述した比較例４に係る高周波遅延線２００Ｄとほぼ同様の構成を有するが、第１１ＬＣ共振回路２３０、第１２ＬＣ共振回路２３２、第２１ＬＣ共振回路２３４及び第２２ＬＣ共振回路２３６の各リアクタンスのＱ値が１００である点で異なる。

この比較例５に係る高周波遅延線２００Ｅは、図１５及び図１６の実線Ｋで示す減衰特性において、中心周波数が２．１４０ＧＨｚであり、また、所定の減衰量偏差（例えば０．５ｄＢ）に収まる帯域の下限周波数が約２．１０５ＧＨｚ、上限周波数が約２．１８０ＧＨｚで、通過帯域が約７５ＭＨｚであり、第１高周波遅延線１０Ａの場合（約１７５ＭＨｚ）よりも狭帯域となっている。しかも、比較例３に係る高周波遅延線２００Ｃと同様に、遅延量がピークとなる周波数帯域において減衰が極端に大きくなるという問題がある。

また、図１５及び図１６の実線Ｊで示す遅延特性において、通過帯域中、所定の遅延時間偏差（例えば０．２ｎｓ）に収まる帯域の下限周波数が約２．１１０ＧＨｚ、上限周波数が約２．１７５ＧＨｚで、遅延量の平坦性が約６５ＭＨｚであり、第１高周波遅延線１０Ａの場合（約９５ＭＨｚ）よりも狭帯域となっている。

このように、比較例１〜比較例５に係る高周波遅延線２００Ａ〜２００Ｅは、第１高周波遅延線１０Ａが有する効果、すなわち、簡単な構成で、入力インピーダンスと出力インピーダンスとの変動を抑制することができると共に、通過帯域の広帯域化、低損失を実現し、しかも、高遅延特性を実現することができる、という効果を奏することができない。

次に、第２の実施の形態に係る高周波遅延線（以下、第２高周波遅延線１０Ｂと記す）は、図１７に示すように、上述した第１高周波遅延線１０Ａとほぼ同様の構成を有するが、以下の点で異なる。

すなわち、第１リアクタンス部１６は、第１出力端子１４ａに接続された３つのリアクタンス回路（第１１リアクタンス回路２８、第１２リアクタンス回路３０及び第１３リアクタンス回路５２）を有し、第２リアクタンス部１８は、第２出力端子１４ｂに接続された３つのリアクタンス回路（第２１リアクタンス回路３２、第２２リアクタンス回路３４及び第２３リアクタンス回路５４）を有する。

第１３リアクタンス回路５２は、第１出力端子１４ａとＧＮＤ（グランド）間に直列接続された第１３コンデンサ５６と第１３誘電体共振器５８とを有する。第１３コンデンサ５６は、一方の電極が第１３誘電体共振器５８に接続され、他方の電極が第１出力端子１４ａに接続されている。

第２３リアクタンス回路５４は、第２出力端子１４ｂとＧＮＤ（グランド）間に直列接続された第２３コンデンサ６０と第２３誘電体共振器６２とを有する。第２３コンデンサ６０は、一方の電極が第２３誘電体共振器６２に接続され、他方の電極が第２出力端子１４ｂに接続されている。

この場合、第１３リアクタンス回路５２と第２３リアクタンス回路５４の回路定数をそれぞれ同一としている。すなわち、第１３誘電体共振器５８のキャパシタンス及びインダクタンスと、第２３誘電体共振器６２のキャパシタンス及びインダクタンスがそれぞれほぼ同一とされ、第１３コンデンサ５６のキャパシタンスと第２３コンデンサ６０のキャパシタンスがそれぞれほぼ同一とされている。

従って、第１３リアクタンス回路５２と第２３リアクタンス回路５４のリアクタンスがほぼ同じになる。

その結果、図１８及び図１９の実線Ｍで示す減衰特性において、第２高周波遅延線１０Ｂは、中心周波数が２．１４０ＧＨｚであり、また、所定の減衰量偏差（例えば０．５ｄＢ）内に収まる帯域の下限周波数が約２．０３５ＧＨｚ、上限周波数が約２．２６０ＧＨｚで、通過帯域が約２２５ＭＨｚであり、第１高周波遅延線１０Ａの場合（約１７５ＭＨｚ）よりも広帯域とされている。

また、図１８及び図１９の実線Ｎで示す遅延特性において、通過帯域中、所定の遅延時間偏差（例えば０．２ｎｓ）に収まる帯域の下限周波数が約２．０５０ＧＨｚ、上限周波数が約２．２３５ＧＨｚで、遅延量の平坦性が約１８５ＭＨｚであり、第１高周波遅延線１０Ａの場合（約９５ＭＨｚ）よりも広帯域となっている。さらに、遅延量の平坦性を示す前記帯域における遅延量の平均が約７．９９ｎｓであり、第１高周波遅延線１０Ａの場合（約６．４８ｎｓ）よりも大きくなっている。

このように、第２高周波遅延線１０Ｂにおいても、簡単な構成で、入力インピーダンスと出力インピーダンスとの変動を抑制することができると共に、通過帯域の広帯域化、低損失を実現し、しかも、高遅延特性を実現することができる。

上述の第２高周波遅延線１０Ｂでは、第１出力端子１４ａに３つのリアクタンス回路を接続し、第２出力端子１４ｂに３つのリアクタンス回路を接続するようにしたが、その他、第１出力端子１４ａに４つ以上のリアクタンス回路を接続し、第２出力端子１４ｂにそれと同数（第１出力端子１４ａに接続したリアクタンス回路の数と同数）のリアクタンス回路を接続するようにしてもよい。この場合も、第１出力端子１４ａに接続された４つ以上のリアクタンス回路の回路定数の組み合わせと、第２出力端子１４ｂに接続されたそれと同数のリアクタンス回路の回路定数の組み合わせをそれぞれ同じにする。

次に、第３の実施の形態に係る高周波遅延線（以下、第３高周波遅延線１０Ｃと記す）は、図２０に示すように、上述した第１高周波遅延線１０Ａを縦続接続した構成、すなわち、前段の第１高周波遅延線１０Ａのアイソレーション端子２２と後段の第１高周波遅延線１０Ａの入力端子２０を接続した構成を有する。

そして、この第３高周波遅延線１０Ｃは、前段の第１高周波遅延線１０Ａにおける第１１リアクタンス回路２８と、第２１リアクタンス回路３２と、後段の第１高周波遅延線１０Ａにおける第１１リアクタンス回路２８と、第２１リアクタンス回路３２の各回路定数がそれぞれ同一とされている。同様に、前段の第１高周波遅延線１０Ａにおける第１２リアクタンス回路３０と、第２２リアクタンス回路３４と、後段の第１高周波遅延線１０Ａにおける第１２リアクタンス回路３０と、第２２リアクタンス回路３４の各回路定数がそれぞれ同一とされている。

その結果、図２１及び図２２の実線Ｏで示す減衰特性において、第３高周波遅延線１０Ｃは、中心周波数が２．１４０ＧＨｚであり、また、所定の減衰量偏差（例えば０．５ｄＢ）内に収まる帯域の下限周波数が約２．０７５ＧＨｚ、上限周波数が約２．２２０ＧＨｚで、通過帯域が約１４５ＭＨｚであり、広帯域とされている。

また、図２１及び図２２の実線Ｐで示す遅延特性において、通過帯域中、所定の遅延時間偏差（例えば０．２ｎｓ）に収まる帯域の下限周波数が約２．０９０ＧＨｚ、上限周波数が約２．１８５ＧＨｚで、遅延量の平坦性が約９５ＭＨｚであり、第１高周波遅延線１０Ａの場合（約９５ＭＨｚ）とほぼ同じになっている。さらに、遅延量の平坦性を示す前記帯域における遅延量の平均が約１２．８８ｎｓであり、第１高周波遅延線１０Ａの場合（約６．４８ｎｓ）のほぼ２倍の遅延量が得られている。

次に、第４の実施の形態に係る高周波遅延線（以下、第４高周波遅延線１０Ｄと記す）は、図２０に示すように、上述した第３高周波遅延線１０Ｃと同様の構成を有するが、以下の点で異なる。

すなわち、この第４高周波遅延線１０Ｄは、前段の第１高周波遅延線１０Ａにおける第１１リアクタンス回路２８と第２１リアクタンス回路３２の各回路定数がそれぞれ同一とされ、前段の第１高周波遅延線１０Ａにおける第１２リアクタンス回路３０と第２２リアクタンス回路３４の各回路定数がそれぞれ同一とされている。同様に、後段の第１高周波遅延線１０Ａにおける第１１リアクタンス回路２８と第２１リアクタンス回路３２の各回路定数がそれぞれ同一とされ、後段の第１高周波遅延線１０Ａにおける第１２リアクタンス回路３０と第２２リアクタンス回路３４の各回路定数がそれぞれ同一とされている。

その結果、図２３及び図２４の実線Ｑで示す減衰特性において、第４高周波遅延線１０Ｄは、中心周波数が２．１４０ＧＨｚであり、また、所定の減衰量偏差（例えば０．５ｄＢ）内に収まる帯域の下限周波数が約１．９２０ＧＨｚ、上限周波数が約２．４１５ＧＨｚで、通過帯域が約４９５ＭＨｚであり、第１高周波遅延線１０Ａの場合（約１７５ＭＨｚ）のほぼ２．４倍の広帯域とされている。

また、図２３及び図２４の実線Ｒで示す遅延特性において、通過帯域中、所定の遅延時間偏差（例えば０．２ｎｓ）に収まる帯域の下限周波数が約１．９４５ＧＨｚ、上限周波数が約２．３４０ＧＨｚで、遅延量の平坦性が約３９５ＭＨｚであり、第１高周波遅延線１０Ａの場合（約９５ＭＨｚ）のほぼ４倍の広帯域となっている。なお、遅延量の平坦性を示す前記帯域における遅延量の平均が約６．４０ｎｓであり、第１高周波遅延線１０Ａの場合（約６．４８ｎｓ）とほぼ同じ遅延量が得られている。

本発明に係る高周波遅延線は、上述の実施の形態に限らず、本発明の要旨を逸脱することなく、種々の構成を採り得ることはもちろんである。

第１高周波遅延線を示す回路図である。 第１高周波遅延線の減衰特性及び遅延特性を示す図である。 図２に示す減衰特性及び遅延特性の拡大図である。 比較例１に係る高周波遅延線を示す回路図である。 比較例１に係る高周波遅延線の減衰特性及び遅延特性を示す図である。 比較例２に係る高周波遅延線を示す回路図である。 比較例２に係る高周波遅延線の減衰特性及び遅延特性を示す図である。 図７に示す減衰特性及び遅延特性の拡大図である。 比較例３に係る高周波遅延線を示す回路図である。 比較例３に係る高周波遅延線の減衰特性及び遅延特性を示す図である。 図１０に示す減衰特性及び遅延特性の拡大図である。 比較例４に係る高周波遅延線（及び比較例５に係る高周波遅延線）を示す回路図である。 比較例４に係る高周波遅延線の減衰特性及び遅延特性を示す図である。 図１３に示す減衰特性及び遅延特性の拡大図である。 比較例５に係る高周波遅延線の減衰特性及び遅延特性を示す図である。 図１５に示す減衰特性及び遅延特性の拡大図である。 第２高周波遅延線を示す回路図である。 第２高周波遅延線の減衰特性及び遅延特性を示す図である。 図１８に示す減衰特性及び遅延特性の拡大図である。 第３高周波遅延線（及び第４高周波遅延線）を示す回路図である。 第３高周波遅延線の減衰特性及び遅延特性を示す図である。 図２１に示す減衰特性及び遅延特性の拡大図である。 第４高周波遅延線の減衰特性及び遅延特性を示す図である。 図２３に示す減衰特性及び遅延特性の拡大図である。

符号の説明

１０Ａ〜１０Ｄ…高周波遅延線 １２…ハイブリッドカプラ
１４ａ…第１出力端子 １４ｂ…第２出力端子
１６…第１リアクタンス部 １８…第２リアクタンス部
２０…入力端子 ２２…アイソレーション端子
２８…第１１リアクタンス回路 ３０…第１２リアクタンス回路
３２…第２１リアクタンス回路 ３４…第２２リアクタンス回路
３６…第１１コンデンサ ３８…第１１誘電体共振器
４０…第１２コンデンサ ４２…第１２誘電体共振器
４４…第２１コンデンサ ４６…第２１誘電体共振器
４８…第２２コンデンサ ５０…第２２誘電体共振器
５２…第１３リアクタンス回路 ５４…第２３リアクタンス回路
５６…第１３コンデンサ ５８…第１３誘電体共振器
６０…第２３コンデンサ ６２…第２３誘電体共振器

Claims (6)

1. 入力端子、第１出力端子、第２出力端子及びアイソレーション端子を備えたハイブリッドカプラと、
   前記第１出力端子に接続された第１リアクタンス部と、
   前記第２出力端子に接続された第２リアクタンス部とを有する高周波遅延線において、
   前記第１リアクタンス部は、前記第１出力端子に接続されたｍ個の第１リアクタンス回路を有し、
   前記第２リアクタンス部は、前記第２出力端子に接続されたｍ個の第２リアクタンス回路を有し、
   前記第１リアクタンス回路は、第１誘電体共振器と、一方の電極が前記第１誘電体共振器に接続され、他方の電極が前記第１出力端子に接続された第１コンデンサとを有し、
   前記第２リアクタンス回路は、第２誘電体共振器と、一方の電極が前記第２誘電体共振器に接続され、他方の電極が前記第２出力端子に接続された第２コンデンサとを有し、
   前記ｍ個の第１リアクタンス回路の回路定数の組み合わせと、前記ｍ個の第２リアクタンス回路の回路定数の組み合わせがそれぞれ同じであることを特徴とする高周波遅延線。
2. 請求項１記載の高周波遅延線において、
   前記第１リアクタンス部は、前記第１出力端子に接続された２つの第１リアクタンス回路を有し、
   前記第２リアクタンス部は、前記第２出力端子に接続された２つの第２リアクタンス回路を有し、
   １つ目の前記第１リアクタンス回路と１つ目の前記第２リアクタンス回路の回路定数がそれぞれ同じであり、
   ２つ目の前記第１リアクタンス回路と２つ目の前記第２リアクタンス回路の回路定数がそれぞれ同じであることを特徴とする高周波遅延線。
3. 請求項１記載の高周波遅延線において、
   前記第１リアクタンス部は、前記第１出力端子に接続された３つの第１リアクタンス回路を有し、
   前記第２リアクタンス部は、前記第２出力端子に接続された３つの第２リアクタンス回路を有し、
   １つ目の前記第１リアクタンス回路と１つ目の前記第２リアクタンス回路の回路定数がそれぞれ同じであり、
   ２つ目の前記第１リアクタンス回路と２つ目の前記第２リアクタンス回路の回路定数がそれぞれ同じであり、
   ３つ目の前記第１リアクタンス回路と３つ目の前記第２リアクタンス回路の回路定数がそれぞれ同じであることを特徴とする高周波遅延線。
4. 請求項１記載の高周波遅延線が多段に縦続接続されていることを特徴とする高周波遅延線。
5. 請求項４記載の高周波遅延線において、
   前段の前記高周波遅延線における前記ｍ個の第１リアクタンス回路の回路定数の組み合わせと、前記ｍ個の第２リアクタンス回路の回路定数の組み合わせと、後段の前記高周波遅延線における前記ｍ個の第１リアクタンス回路の回路定数の組み合わせと、前記ｍ個の第２リアクタンス回路の回路定数の組み合わせがそれぞれ同じであることを特徴とする高周波遅延線。
6. 請求項４記載の高周波遅延線において、
   前段の前記高周波遅延線における前記ｍ個の第１リアクタンス回路の回路定数の組み合わせと、前記ｍ個の第２リアクタンス回路の回路定数の組み合わせがそれぞれ同じであり、
   後段の前記高周波遅延線における前記ｍ個の第１リアクタンス回路の回路定数の組み合わせと、前記ｍ個の第２リアクタンス回路の回路定数の組み合わせがそれぞれ同じであることを特徴とする高周波遅延線。

Images