JP7462245B2 - 固体撮像装置および測距装置 - Google Patents

固体撮像装置および測距装置 Download PDF

Info

Publication number
JP7462245B2
JP7462245B2 JP2022540123A JP2022540123A JP7462245B2 JP 7462245 B2 JP7462245 B2 JP 7462245B2 JP 2022540123 A JP2022540123 A JP 2022540123A JP 2022540123 A JP2022540123 A JP 2022540123A JP 7462245 B2 JP7462245 B2 JP 7462245B2
Authority
JP
Japan
Prior art keywords
transistor
period
charge
state
reset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022540123A
Other languages
English (en)
Other versions
JPWO2022024710A1 (ja
Inventor
雅規 田丸
繁孝 春日
信三 香山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JPWO2022024710A1 publication Critical patent/JPWO2022024710A1/ja
Application granted granted Critical
Publication of JP7462245B2 publication Critical patent/JP7462245B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、固体撮像装置および測距装置に関する。
特許文献１は、アバランシェフォトダイオード（以下、ＡＰＤという）を有する画素を備え、微弱な光を検出する固体撮像素子を開示している。
特許文献２は、グローバルシャッタ機能を有するＭＯＳ型固体撮像装置を開示している。
特許文献３は、半導体基板上方に積層された一対の電極とこれに挟まれる光電変換層とを含む光電変換素子と、光電変換層で発生した電荷に応じた信号を出力する信号出力回路とを有する固体撮像素子を開示している。
国際公開第２０１８／２１６４００号公報 特開２００８－２８３６１５号公報 特開２００９－１４７０６７号公報
しかしながら、従来技術によれば、電荷の発生によってフォトダイオードに貫通電流が流れる可能性があり、この貫通電流によりフォトダイオードのバイアス電圧が影響を受けて動作が不安定になるという問題がある。
本開示は、フォトダイオードの貫通電流を抑制して動作の安定化を図る固体撮像装置および測距装置を提供することを目的とする。
本開示の一態様に係る固体撮像装置は、行列状に配置された複数の画素回路を有する固体撮像装置であって、前記画素回路は、フォトダイオードと、電荷を蓄積する第１電荷蓄積部と、電荷を蓄積する浮遊拡散領域と、電荷を蓄積する第２電荷蓄積部と、前記フォトダイオードから前記第１電荷蓄積部に電荷を転送する第１転送トランジスタと、前記第１電荷蓄積部から前記浮遊拡散領域に電荷を転送する第２転送トランジスタと、前記浮遊拡散領域をリセットする第１リセットトランジスタと、前記浮遊拡散領域の電荷を前記第２電荷蓄積部に積算するための積算トランジスタと、を備え、前記第１電荷蓄積部の容量は前記浮遊拡散領域の容量よりも大きく、前記第２電荷蓄積部の容量は前記浮遊拡散領域の容量よりも大きい。
また、本開示の一態様に係る測距装置は、上記の固体撮像装置を備える。
なお、これらの包括的または具体的な態様は、システム、方法、集積回路で実現されてもよく、システム、方法、集積回路、コンピュータプログラムおよび記録媒体の任意な組み合わせで実現されてもよい。
本開示の固体撮像装置および測距装置によれば、フォトダイオードの貫通電流を抑制して動作の安定化を図ることができる。
図１は、実施の形態１における画素回路の一例を示す図である。 図２は、実施の形態１における固体撮像装置の構成例を示す図である。 図３は、実施の形態１における画素回路の駆動例を示すタイミングチャートである。 図４は、実施の形態１における画素回路の各部のポテンシャルおよび電荷を示す動作説明図である。 図５は、実施の形態２における画素回路の回路例を示す図である。 図６は、実施の形態２における画素回路の駆動例を示すタイミングチャートである。 図７は、実施の形態２における画素回路の各部のポテンシャル例を示す動作説明図である。 図８は、実施の形態３における測距装置の構成例を示すブロック図である。 図９は、貫通電流が生じ得る比較例としての画素回路を示す図である。 図１０は、比較例の画素回路の１フレーム期間における動作例を示すタイミングチャートである。
（本発明の基礎となった知見）
本発明者らは、「背景技術」の欄において記載した固体撮像装置に関し、貫通電流に起因する不安定な動作が起こり得るという問題を見出した。この問題について、比較例としての画素回路例を用いて説明する。
図９は、貫通電流が生じ得る比較例としての画素回路１００を示す図である。図１０は、比較例の画素回路１００の１フレーム期間における動作例を示すタイミングチャートである。
図９において、フォトダイオードＡＰＤは、動作モードとして、アバランシェ増倍を伴うガイガー増倍モードと、入射光量に比例する電荷を発生しるリニア増倍モードとを有する。ガイガー増倍モードで動作させるためには、フォトダイオードＡＰＤのアノードに逆バイアス電圧ＶＳＵＢ（例えば２５Ｖ）が印加される。
リセットトランジスタ１０２は、リセット制御信号ＯＶＦに従ってフォトダイオードＡＰＤのカソードに蓄積された電荷をリセットするためのトランジスタである。
転送トランジスタ１０３は、転送制御信号ＴＲＮに従ってフォトダイオードＡＰＤのカソードに蓄積された電荷を浮遊拡散領域ＦＤに転送するためのトランジスタである。
リセットトランジスタ１０４は、リセット制御信号ＲＳＴに従って浮遊拡散領域ＦＤに蓄積された電荷をリセットするためのトランジスタである。
増幅トランジスタ１０５は、浮遊拡散領域ＦＤに蓄積された電荷の電荷量を電圧に変換するためのトランジスタである。
選択トランジスタ１０６は、選択制御信号ＳＥＬが有効な期間において、増幅トランジスタ１０５により変換された電圧を垂直信号線１０９に出力する。
積算トランジスタ１０７は、積算制御信号ＣＴに従って浮遊拡散領域ＦＤと電荷蓄積部Ｃとを接続することにより、浮遊拡散領域ＦＤの電荷を電荷蓄積部Ｃに転送する。
電荷蓄積部Ｃは、浮遊拡散領域ＦＤから積算トランジスタ１０７を介して複数回転送される電荷をアナログメモリとして積算する。
まず、このように構成された比較例の画素回路１００における動作例について説明する。
図１０の期間Ｔ１において、画素回路１００では、リセットトランジスタ１０４および積算トランジスタ１０７をオン状態にすることにより浮遊拡散領域ＦＤおよび電荷蓄積部Ｃをリセットする。つまり、浮遊拡散領域ＦＤおよび電荷蓄積部Ｃの電荷は排出するために、浮遊拡散領域ＦＤおよび電荷蓄積部Ｃをリセット電圧ＲＳＤ２にリセットする。
期間Ｔ２において、ハイレベルのリセット制御信号ＯＶＦによってリセットトランジスタ１０２がフォトダイオードＡＰＤをリセット電圧ＲＳＤ１にリセットする。つまり、フォトダイオードＡＰＤの電荷をリセット電圧ＲＳＤ１の電源線に排出する。この後、露光によりフォトンがフォトダイオードＡＰＤに入射すると、アバランシェ増倍により増幅された電荷が、フォトダイオードＡＰＤのカソードに集電される。
期間Ｔ３において、フォトダイオードＡＰＤのカソードに集電された電荷は、転送トランジスタ１０３を介して浮遊拡散領域ＦＤに分配される。
その後、期間Ｔ４において、電荷は、積算トランジスタ１０７を介して電荷蓄積部Ｃに分配される。
期間Ｔ２から期間Ｔ４のシーケンスをＮ回繰り返すことによって、電荷蓄積部Ｃは、積算トランジスタ１０７がオンする毎に電荷を積算するアナログメモリとして機能する。つまり、各シーケンスにおいてＡＰＤにフォトンが入射するごとに、アナログメモリに電荷が少しずつ積算される。上記のＮは整数であり例えば１００程度である。
期間Ｔ６から期間Ｔ１０において、アナログメモリとしての電荷蓄積部Ｃに積算された電荷が浮遊拡散領域ＦＤに戻され、さらに、増幅トランジスタ１０５によって電圧に変換されて、垂直信号線１０９に出力される。つまり、期間Ｔ６では浮遊拡散領域ＦＤがリセットされる。期間Ｔ７では電荷蓄積部Ｃから浮遊拡散領域ＦＤに電荷が転送される。期間Ｔ８では、信号レベルが垂直信号線１０９に出力される。期間Ｔ９では、浮遊拡散領域ＦＤがリセットされる。期間Ｔ１０では、リセットレベルが垂直信号線１０９に出力される。
ところで、図１０の動作例では、上記の期間Ｔ２から期間Ｔ４にかけて、リセットトランジスタ１０４はハーフオン状態に設定されている。また、期間Ｔ３において転送トランジスタ１０３はハーフオン状態に設定されている。これは、フォトダイオードＡＰＤにアバランシェ増倍による過剰な電荷を抑制するためである。具体的には、フォトダイオードＡＰＤでは、アバランシェ増倍によって飽和電荷量を超える過剰な電荷が発生し得る。このような過剰な電荷を排出するために、リセットトランジスタ１０２のポテンシャル障壁が低く設定され、過剰な電荷が転送トランジスタ１０３およびリセットトランジスタ１０４を介してリセット電圧ＲＳＤ２の電源線に排出される。
上記のように、フォトダイオードＡＰＤにおいて過剰に生じた電荷をリセット電圧ＲＳＤ１の電源線へと導く構成においても、フォトダイオードＡＰＤのカソードから浮遊拡散領域ＦＤに分配された電荷は、必ずしも一定量になるとは限らない。たとえば、フォトダイオードＡＰＤのカソードから浮遊拡散領域ＦＤに電荷が分配される間に、さらにアバランシェ増倍により電荷が増加すると、分配後に浮遊拡散領域ＦＤに蓄積される電荷量にばらつきが生じ得る。このばらつきは、たとえば、各画素回路１００からの信号に基づいて距離画像を生成する場合に、ばらつき（測距誤差）となり得る。このような、浮遊拡散領域ＦＤに蓄積される電荷量のばらつきを低減するために、画素回路１００では、リセットトランジスタ１０４および転送トランジスタ１０３をハーフオン状態に制御して、フォトダイオードＡＰＤのカソードから転送トランジスタ１０３を介して浮遊拡散領域ＦＤに蓄積される電荷のうち一定レベルの電荷量を超える電荷をリセットトランジスタ１０４からリセット電圧ＲＳＤ２の電源線に排出させる。これにより、フローティングディフュージョン部に蓄積される電荷量のばらつきの低減を図っている。
次に、上記の貫通電流によって生じ得る具体的な問題について説明する。
図９の画素回路例では、例えば、フォトダイオードＡＰＤにおけるアバランシェ増倍により電荷が急激に増加すると、２つの経路で貫通電流が起こり得る。１つは、図１０の期間Ｔ２において、リセット電圧ＲＳＤ１の電源線からリセットトランジスタ１０２を介してフォトダイオードＡＰＤに流れる経路である。もう１つは、期間Ｔ３においてリセット電圧ＲＳＤ２の電源線からリセットトランジスタ１０４および転送トランジスタ１０３を介してフォトダイオードＡＰＤに流れる経路である。
貫通電流によりフォトダイオードＡＰＤのバイアス電圧が変動し、フォトダイオードＡＰＤの動作特性が影響を受けることがあるという問題がある。例えば、フォトダイオードＡＰＤのリセット中または露光中に、アバランシェ増倍によって大量に電荷が発生し、この電荷に起因してＡＰＤに貫通電流が流れることがある。この貫通電流がバイアス電圧の変動を生じさせて、フォトダイオードＡＰＤの動作モードがリニア増倍モードからガイガー増倍モードに変更できない、または、ガイガー増倍モードが解除されてリニア増倍モードになってしまう等の誤動作が生じることがある。このような誤動作は、フォトダイオードＡＰＤの感度低下またはＳ／Ｎ劣化を引き起こし、輝度画像または距離画像の品質劣化を引き起こすという問題が生じる。
そこで、本開示は、フォトダイオードの貫通電流を抑制して動作の安定化を図る固体撮像装置および測距装置を提供する。
上記の問題を解決するために、本開示の一態様に係る固体撮像装置は、行列状に配置された複数の画素回路を有する固体撮像装置であって、前記画素回路は、フォトダイオードと、電荷を蓄積する第１電荷蓄積部と、電荷を蓄積する浮遊拡散領域と、電荷を蓄積する第２電荷蓄積部と、前記フォトダイオードから前記第１電荷蓄積部に電荷を転送する第１転送トランジスタと、前記第１電荷蓄積部から前記浮遊拡散領域に電荷を転送する第２転送トランジスタと、前記浮遊拡散領域をリセットする第１リセットトランジスタと、前記浮遊拡散領域の電荷を前記第２電荷蓄積部に積算するための積算トランジスタと、を備え、前記第１電荷蓄積部の容量は前記浮遊拡散領域の容量よりも大きく、前記第２電荷蓄積部の容量は前記浮遊拡散領域の容量よりも大きい。
この構成によれば、フォトダイオードの貫通電流を抑制して動作の安定化を図ることができる。すなわち、上記構成によれば貫通電流の経路が形成困難である。具体的には、第１リセットトランジスタとフォトダイオードＡＰＤの間には、第１転送トランジスタおよび第２転送トランジスタが直列に介在するので、貫通電流の経路を形成困難になっている。例えば、第１リセットトランジスタがハーフオン状態であり、アバランシェ増倍により電荷が急増した場合であっても、貫通電流の経路が形成困難になっている。
また、本開示の一態様に係る測距装置は、上記の固体撮像装置を備える。
なお、これらの包括的または具体的な態様は、システム、方法、集積回路などで実現されてもよく、システム、方法、集積回路の任意な組み合わせで実現されてもよい。
以下、実施の形態について、図面を参照しながら具体的に説明する。
なお、以下で説明する実施の形態は、いずれも包括的または具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、動作の順序などは、一例であり、本開示を限定する主旨ではない。
（実施の形態１）
［１．１ 画素回路の構成］
図１は、実施の形態１における画素回路１の一例を示す図である。
画素回路１は、フォトダイオードＡＰＤ、第１電荷蓄積部Ｃ１、浮遊拡散領域ＦＤ、第２電荷蓄積部Ｃ２、第１転送トランジスタ２、第２転送トランジスタ３、第１リセットトランジスタ４、増幅トランジスタ５、選択トランジスタ６および積算トランジスタ７を備える。なお、図１には、行列状に配置される複数の画素回路１の列毎に設けられる垂直信号線９も図示してある。
フォトダイオードＡＰＤは、フォトンの入射により発生する電子（電荷）をアバランシェ増倍により飽和電荷量まで増幅させるアバランシェフォトダイオードである。フォトダイオードＡＰＤは、動作モードとして、アバランシェ増倍を伴うガイガー増倍モードと、入射光量に比例する電荷を発生しるリニア増倍モードとを有する。ガイガー増倍モードで動作させるために、リニア増倍モードより大きい逆バイアス電圧ＶＳＵＢ（例えば２５Ｖ）がフォトダイオードＡＰＤに印加される。
第１電荷蓄積部Ｃ１は、フォトダイオードＡＰＤから第１転送トランジスタ２を介して転送される電荷を蓄積する。第１電荷蓄積部Ｃ１の２つの電極うち一方は、グランド線に接続される。第１電荷蓄積部Ｃ１の２つの電極のうち他方は、第１転送トランジスタ２のドレインまたはソースに接続され、かつ、第２転送トランジスタ３のドレインまたはソースに接続される。第１電荷蓄積部Ｃ１の容量は、浮遊拡散領域ＦＤの容量より大きくてもよい。なお、第１電荷蓄積部Ｃ１の２つの電極うち一方が、グランド線に接続される例を示したが、グランド線と異なる電位の配線に接続されてもよい。
浮遊拡散領域ＦＤは、第１電荷蓄積部Ｃ１から第２転送トランジスタ３を介して転送される電荷を蓄積する。
第２電荷蓄積部Ｃ２は、浮遊拡散領域ＦＤから積算トランジスタ７を介して転送される電荷を積算する。ここでいう積算は、積算トランジスタ７の１回の転送による電荷を保持するだけでなく、アナログメモリとして複数回の転送による電荷を積算することを意味する。第２電荷蓄積部Ｃ２の２つの電極うち一方は、グランド線に接続される。第２電荷蓄積部Ｃ２の２つの電極のうち他方は、第２転送トランジスタ３のドレインまたはソースに接続され、かつ、浮遊拡散領域ＦＤに接続される。なお、第２電荷蓄積部Ｃ２の２つの電極うち一方が、グランド線に接続される例を示したが、グランド線と異なる電位の配線に接続されてもよい。また、第２電荷蓄積部Ｃ２の容量は、浮遊拡散領域ＦＤの容量より大きくてもよい。容量の一例として、フォトダイオードＡＰＤが１。５ｆＦ、第１電荷蓄積部Ｃ１が２０ｆＦ、第２電荷蓄積部Ｃ２が２０ｆＦ、浮遊拡散領域ＦＤが２ｆＦとしてもよい。
第１転送トランジスタ２は、転送制御信号ＴＲ１に従ってフォトダイオードＡＰＤから第１電荷蓄積部Ｃ１に電荷を転送する。具体的には、第１転送トランジスタ２のゲートには転送制御信号ＴＲ１が入力される。第１転送トランジスタ２のドレインおよびソースの一方はフォトダイオードＡＰＤのカソードに接続される。第１転送トランジスタ２のドレインおよびソースの他方は第１電荷蓄積部Ｃ１に接続される。例えば、第１転送トランジスタ２は、転送制御信号ＴＲ１がハイレベルのときにオン状態であり、転送制御信号ＴＲ１がローレベルのときにオフ状態である。第１転送トランジスタ２による電荷転送は、例えば、フォトダイオードＡＰＤと第１電荷蓄積部Ｃ１の容量分配による部分的な転送でもよいし、フォトダイオードＡＰＤから第１電荷蓄積部への完全転送であってもよい。
第２転送トランジスタ３は、転送制御信号ＴＲ２に従って第１電荷蓄積部Ｃ１から浮遊拡散領域ＦＤに電荷を転送する。具体的には、第２転送トランジスタ３のゲートには転送制御信号ＴＲ２が入力される。第２転送トランジスタ３のドレインおよびソースの一方は第１電荷蓄積部Ｃ１に接続される。第２転送トランジスタ３のドレインおよびソースの他方は、浮遊拡散領域ＦＤに接続される。転送制御信号ＴＲ２は、２値信号ではなく３値信号である。すなわち、転送制御信号ＴＲ２は、ハイレベルおよびローレベルに加えてハーフレベルの３値をもつ信号である。例えば、転送制御信号ＴＲ２がハイレベルのときに第２転送トランジスタ３はオン状態である。転送制御信号ＴＲ２がローレベルのときに第２転送トランジスタ３はオフ状態である。転送制御信号ＴＲ２がハーフレベルのときに第２転送トランジスタ３はハーフオン状態である。ここで、ハーフオン状態というのは、第２転送トランジスタ３が不完全オン状態であって、第２転送トランジスタ３のゲート下にポテンシャル障壁を形成した状態をいう。このポテンシャル障壁によって、第１電荷蓄積部Ｃ１の電荷のうち一定量を超える電荷が第２転送トランジスタ３から浮遊拡散領域ＦＤに転送され、第１電荷蓄積部Ｃ１の電荷のうち一定量以内の電荷は第１電荷蓄積部Ｃ１にとどまることになる。
第１リセットトランジスタ４は、リセット制御信号ＲＳ０に従って浮遊拡散領域ＦＤをリセット、すなわち、浮遊拡散領域ＦＤの電位をリセット電圧ＲＤ０にリセットする。さらに、第１リセットトランジスタ４は、リセット機能に加えて浮遊拡散領域ＦＤに蓄積される電荷を所定量以下に制限する機能を有する。この機能を電荷の摺り切り機能または摺り切り動作と呼ぶ。そのため、リセット制御信号ＲＳ０は、２値信号ではなく３値信号である。すなわち、転送制御信号ＴＲ２は、ハイレベルおよびローレベルに加えてハーフレベルの３値をもつ信号である。例えば、リセット制御信号ＲＳ０がハイレベルのときに第１リセットトランジスタ４はオン状態である。リセット制御信号ＲＳ０がローレベルのときに第１リセットトランジスタ４はオフ状態である。リセット制御信号ＲＳ０がハーフレベルのときに第１リセットトランジスタ４はハーフオン状態である。ここで、ハーフオン状態というのは、第１リセットトランジスタ４が不完全オン状態であって、第１リセットトランジスタ４にポテンシャル障壁を形成した状態をいい、上記の摺り切り機能を果たす。このポテンシャル障壁によって、浮遊拡散領域ＦＤの電荷のうち所定量を超える電荷が第１リセットトランジスタ４を介してリセット電圧ＲＤ０のドレインに排出される。その結果、摺り切り動作では、浮遊拡散領域ＦＤの電荷が所定量を超えないように抑制される。
増幅トランジスタ５は、垂直信号線９に接続された電流源とともにソースフォロア回路を構成する。具体的には、選択トランジスタ６がオフのとき増幅トランジスタ５は動作しないが、選択トランジスタ６がオンのときに、増幅トランジスタ５と上記電流源とが接続され、ソースフォロア回路が形成される。すなわち、増幅トランジスタ５は、選択トランジスタ６がオンのとき浮遊拡散領域ＦＤの電荷を電圧に変換し、垂直信号線９に画素信号として出力する。
選択トランジスタ６は、選択制御信号ＳＥＬに従って増幅トランジスタ５と垂直信号線９とを接続する。選択制御信号ＳＥＬは、行列状に配置される複数の画素回路１の行毎に設けられた信号である。
積算トランジスタ７は、積算制御信号ＣＴに従って浮遊拡散領域ＦＤと第２電荷蓄積部Ｃ２とを接続することにより、浮遊拡散領域ＦＤの電荷を第２電荷蓄積部Ｃ２に転送する。
なお、図１では、第１転送トランジスタ２、第２転送トランジスタ３、第１リセットトランジスタ４、増幅トランジスタ５、選択トランジスタ６および積算トランジスタ７のそれぞれがＮＭＯＳトランジスタで構成される例を示しているが、ＰＭＯＳトランジスタで構成されてもよい。
また、図１では、フォトダイオードＡＰＤがアバランシェフォトダイオードである画素回路の例を示しているが、これに限らない。すなわち、本開示は、受光量に応じた量の電荷を発生する一般的なフォトダイオードを用いた画素回路であっても有用である。
［１．２ 固体撮像装置の構成］
次に、画素回路１を備える固体撮像装置の構成について説明する。
図２は、実施の形態１における固体撮像装置の構成例を示す図である。同図の固体撮像装置は、画素アレイ１０、行選択回路２０、制御回路３０および列選択回路４０を備える。
画素アレイ１０は、行列状に配置された複数の画素回路１を備える。画素回路１は、図１と同じでよい。
行選択回路２０は、画素信号を読み出すための選択制御信号ＳＥＬを画素回路１の行毎に出力する。画素信号の読み出しは、行単位に行われるローリング動作でよい。
制御回路３０は、画素回路１の露光動作を制御するために、転送制御信号ＴＲ１、転送制御信号ＴＲ２、リセット制御信号ＲＳ０および積算制御信号ＣＴを生成する。露光動作は，全ての画素回路１を同時に露光するグローバル動作である。
列選択回路４０は、行単位の画素信号が入力され、画素信号を順次選択して出力する。例えば、画素信号はリセットレベルと信号レベルの２種類を含み、列選択回路４０は、列毎にＣＤＳ（相関二重サンプリング）回路を備え、ＣＤＳ後の画素信号を出力する。ＣＤＳ回路は、画素信号をアナログ処理してもデジタル処理してもよい。
［１．３ 動作］
以上のように構成された実施の形態１に係る画素回路１および固体撮像装置について、その動作を説明する。
図３は、実施の形態１における画素回路１の駆動例を示すタイミングチャートである。図３の横軸は時間軸である。縦軸は、リセット制御信号ＲＳ０、転送制御信号ＴＲ１、転送制御信号ＴＲ２、積算制御信号ＣＴ、選択制御信号ＳＥＬに対応する。図３の期間Ｔ０から期間Ｔ４は、全ての画素回路１を同時に露光するグローバル動作Ｐ１に対応する。期間Ｔ５から期間Ｔ１０は、画素回路１を行単位に読み出すローリング動作Ｐ２に対応する。また、図４は、実施の形態１における画素回路１の各部のポテンシャルおよび電荷を示す動作説明図である。図４の（ａ）から（ｒ）は、図３の時刻ｔ０ａから時刻ｔ１１ｂのうちの対応する時刻におけるポテンシャルおよび電荷を模式的に示す。なお、図４の例では、「ＴＲ１（ｇａｔｅ）」は、転送制御信号ＴＲ１の電位つまり第１転送トランジスタ２のゲート下のポテンシャルを示す。「ＴＲ２（ｇａｔｅ）」は、転送制御信号ＴＲ２の電位つまり第２転送トランジスタ３のゲート下のポテンシャルを示す。「ＲＳ０（ｇａｔｅ）」は、リセット制御信号ＲＳ０の電位つまり第１リセットトランジスタ４のゲート下のポテンシャルを示す。「ＣＴ（ｇａｔｅ）」は、積算制御信号ＣＴの電位つまり積算トランジスタ７のゲート下のポテンシャルを示す。なお、ポテンシャルは同図の下向きに大きくなる。
また、図４中のハッチング部分はポテンシャル障壁の谷間に蓄積された電荷を模式的に示している。フォトダイオードＡＰＤのカソード電圧ＶａのＶｑからＶｒの範囲は、アバランシェ動作域、つまりガイガー増倍モードを示す。
図３の期間Ｔ１から期間Ｔ４は、第２電荷蓄積部Ｃ２に電荷を積算するためのＮ回の繰り返し動作を示す。Ｎは例えば１００でよい。図４の（ａ）から（ｋ）は、繰り返し動作の１回目の動作を示し、常時露光でかつ入射光が存在することを前提としている。
図４の（ａ）の時刻ｔ０ａつまり図３の期間Ｔ０の開始時は、初期状態に対応する。初期状態において、「ＴＲ１（ｇａｔｅ）」、「ＴＲ２（ｇａｔｅ）」、「ＲＳ０（ｇａｔｅ）」および「ＣＴ（ｇａｔｅ）」は、全てローレベルである。すなわち、第１転送トランジスタ２、第２転送トランジスタ３、第１リセットトランジスタ４および積算トランジスタ７は全てオフ状態である。つまり、画素回路１は初期状態である。
図４の（ｂ）の時刻ｔ０ｂつまり図３の期間Ｔ０の中間部は、繰り返し動作の１回目の動作における浮遊拡散領域ＦＤおよび第２電荷蓄積部Ｃ２のリセット動作に対応する。このリセット動作では、「ＴＲ１（ｇａｔｅ）」はローレベル、「ＴＲ２（ｇａｔｅ）」、「ＲＳ０（ｇａｔｅ）」および「ＣＴ（ｇａｔｅ）」は、ハイレベルである。同図ではハイレベルはＶｒである。その結果、第１転送トランジスタ２はオフ状態であり、第２転送トランジスタ３、第１リセットトランジスタ４および積算トランジスタ７は全てオン状態である。つまり、図４の（ｂ）では、図４の（ａ）と比べて、第２転送トランジスタ３、第１リセットトランジスタ４および積算トランジスタ７がオフ状態からオン状態に変化している。これにより、浮遊拡散領域ＦＤおよび第２電荷蓄積部Ｃ２は、リセット電圧ＲＤ０にリセットされる。このとき、第１電荷蓄積部Ｃ１もリセット電圧ＲＤ０にリセットされる。同図では、リセット電圧ＲＤ０はＶｒである。このように図４の（ｂ）のリセット動作では、フォトダイオードＡＰＤに貫通電流が流れる経路が形成されないので、フォトダイオードＡＰＤのバイアス電圧の変動を抑制し、安定した動作を図ることができる。
図４の（ｃ）の時刻ｔ１ａつまり図３の期間Ｔ１の開始時は、繰り返し動作の１回目の動作における浮遊拡散領域ＦＤおよび第２電荷蓄積部Ｃ２のリセット直後の状態に対応する。この状態では、第１転送トランジスタ２、第２転送トランジスタ３および積算トランジスタ７はオフ状態である。また、第１リセットトランジスタ４は、オフ状態ではなくハーフオン状態である。第１リセットトランジスタ４のハーフオン状態は、これ以降、期間Ｔ２から期間Ｔ４にかけて維持される。これにより、第１リセットトランジスタ４は、電荷摺り切り動作Ｐ３を行う。つまり、浮遊拡散領域ＦＤの所定量を超える電荷は、第１リセットトランジスタ４を介してリセット電圧ＲＤ０の電源線に排出される。言い換えれば、浮遊拡散領域ＦＤに蓄積される電荷が所定量を超えないように抑制される。
図４の（ｄ）の時刻ｔ１ｂつまり図３の期間Ｔ１の中間部は、繰り返し動作の１回目の動作における第１電荷蓄積部Ｃ１をリセットする動作に対応する。このリセット動作では、第１転送トランジスタ２および積算トランジスタ７はオフ状態であり、第２転送トランジスタ３および第１リセットトランジスタ４はハーフオン状態である。つまり、図４の（ｄ）では、図４の（ｃ）の状態と比べて、第２転送トランジスタ３がオフ状態からハーフオン状態に変化している。図４の（ｄ）に示すように繰り返し動作の１回目では、第１電荷蓄積部Ｃ１は同図の（ｂ）でリセットされた状態を維持しているので、リセット動作に意味はないけれども、２回目以降のリセット動作に意味がある。このリセット動作では、第１電荷蓄積部Ｃ１の電位を直接設定する代わりに、第２転送トランジスタ３をハーフオン状態にすることによって、第１電荷蓄積部Ｃ１の一定量の電荷を蓄積した状態にリセットする。この一定量は、第２転送トランジスタ３のゲート下のポテンシャル障壁の高さ、つまり転送制御信号ＴＲ２のハーフレベルの電位により設定される。また、図４の（ｄ）では、転送制御信号ＴＲ２のハーフレベルの電位は、リセット制御信号ＲＳ０のハーフレベルの電位よりも低く設定されている。言い換えれば、転送制御信号ＴＲ２のハーフレベルのポテンシャル障壁は、リセット制御信号ＲＳ０のハーフレベルのポテンシャル障壁より高く設定されている。同図の例では、転送制御信号ＴＲ２のハーフレベルの電位は約Ｖｒ／２であり、リセット制御信号ＲＳ０のハーフレベルの電位より低い。言い換えれば、第２転送トランジスタ３のポテンシャル障壁は、第１リセットトランジスタ４のポテンシャル障壁よりも高く設定される。第２転送トランジスタ３のポテンシャル障壁が、第１リセットトランジスタ４のポテンシャル障壁よりも高く設定されているのは、浮遊拡散領域ＦＤの電荷から第１電荷蓄積部Ｃ１に電荷が逆流するのを防止する電荷逆流防止動作Ｐ４を実現するためである。この効果は、繰り返し動作の１回目の動作では発揮しないが、２回目以降の動作で発揮する。このように図４の（ｄ）のリセット動作では、フォトダイオードＡＰＤに貫通電流が流れる経路が形成されないので、フォトダイオードＡＰＤのバイアス電圧の変動を抑制し、安定した動作を実現することができる。
図４の（ｅ）の時刻ｔ２ａつまり図３の期間Ｔ２の開始時は、繰り返し動作の１回目の動作における第１電荷蓄積部Ｃ１のリセット動作の直後の状態に対応する。この状態では、第１転送トランジスタ２、第２転送トランジスタ３および積算トランジスタ７はオフ状態であり、第１リセットトランジスタ４はハーフオン状態である。第１電荷蓄積部Ｃ１の１回目のリセット動作では第１電荷蓄積部Ｃ１の電荷はクリアされているが、２回目以降のリセット動作では電荷量が一定量を超えないようにリセットされる。
図４の（ｆ）の時刻ｔ２ｂつまり図３の期間Ｔ２の中間部は、繰り返し動作の１回目の動作におけるフォトダイオードＡＰＤから第１電荷蓄積部Ｃ１への電荷転送に対応する。この電荷転送では、第１転送トランジスタ２がオン状態であり、第２転送トランジスタ３および積算トランジスタ７がオフ状態であり、第１リセットトランジスタ４がハーフオン状態である。つまり、図４の（ｆ）は、図４の（ｅ）と比べて、第１転送トランジスタ２がオフ状態からオン状態に変化している。第１転送トランジスタ２がオン状態であることにより、フォトダイオードＡＰＤと第１電荷蓄積部Ｃ１の間のポテンシャル障壁がなくなり、フォトダイオードＡＰＤの電荷が第１電荷蓄積部Ｃ１に転送され、同電位になる。
より詳しく説明すると、この動作例ではフォトダイオードＡＰＤに対して常時光が入射する状態であるため、入射光を受けたフォトダイオードＡＰＤは、アバランシェ増倍により電荷を大量に発生する。アバランシェ増倍は、フォトダイオードＡＰＤがクエンチングされるＶｑ電位に達したときに停止する。その結果、図４の（ｆ）のようにフォトダイオードＡＰＤと第１電荷蓄積部Ｃ１とは、Ｖｑ電位まで電荷で満たされる。
ここで、第１転送トランジスタ２がオン状態である期間において、第２転送トランジスタ３はオフ状態にあるためフォトダイオードＡＰＤに貫通電流の生じ得る電流パスが形成されない。そのため、アバランシェ増倍に起因する貫通電流を抑制してフォトダイオードＡＰＤの動作安定化を図ることができる。
図４の（ｇ）の時刻ｔ３ａつまり図３の期間Ｔ３の開始時は、繰り返し動作の１回目の動作におけるフォトダイオードＡＰＤから第１電荷蓄積部Ｃ１への電荷転送の直後の状態に対応する。この状態では、第１転送トランジスタ２、第２転送トランジスタ３および積算トランジスタ７はオフ状態であり、第１リセットトランジスタ４はハーフオン状態である。フォトダイオードＡＰＤには、Ｖｑ電位まで電荷が蓄積されている。また、第１電荷蓄積部Ｃ１にも、Ｖｑ電位まで電荷が蓄積されている。
図４の（ｈ）の時刻ｔ３ｂつまり図３の期間Ｔ３の中間部は、繰り返し動作の１回目の動作における第１電荷蓄積部Ｃ１から浮遊拡散領域ＦＤへの電荷転送に対応する。この電荷転送では、第１転送トランジスタ２および積算トランジスタ７がオフ状態であり、第２転送トランジスタ３および第１リセットトランジスタ４がハーフオン状態である。つまり、図４の（ｈ）は、図４の（ｇ）と比べて、第２転送トランジスタ３がオフ状態からハーフオン状態に変化している。第２転送トランジスタ３がハーフオン状態なので、図４の（ｇ）で蓄積されていた第１電荷蓄積部Ｃ１の電荷のうち一定量を超える電荷が、浮遊拡散領域ＦＤに転送される。また、第２転送トランジスタ３のハーフオン状態によるポテンシャル障壁は、図４の（ｄ）と同様に、第１リセットトランジスタ４のハーフオン状態によるポテンシャル障壁よりも若干高く設定されている。さらに、第１リセットトランジスタ４もハーフオン状態であるので、摺り切り動作により、第１電荷蓄積部Ｃ１から転送された電荷のうち所定量を超える電荷はリセット電圧ＲＤ０の電源線に排出される。つまり、浮遊拡散領域ＦＤに蓄積される電荷は、所定量を超えないように抑制されている。
図４の（ｉ）の時刻ｔ４ａつまり図３の期間Ｔ４の開始時は、繰り返し動作の１回目の動作における第１電荷蓄積部Ｃ１から浮遊拡散領域ＦＤへの電荷転送の完了直後の状態に対応する。この状態では、第１転送トランジスタ２、第２転送トランジスタ３および積算トランジスタ７はオフ状態であり、第１リセットトランジスタ４はハーフオン状態である。つまり、図４の（ｉ）は、図４の（ｈ）と比べて、第２転送トランジスタ３がハーフオン状態からオフ状態に変化している。この状態で、浮遊拡散領域ＦＤには、第１電荷蓄積部Ｃ１から転送された電荷を蓄積する。また、第１電荷蓄積部Ｃ１には、一定量を超えない電荷が蓄積されている。
図４の（ｊ）の時刻ｔ４ｂつまり図３の期間Ｔ４の中間部は、繰り返し動作の１回目の動作における浮遊拡散領域ＦＤから第２電荷蓄積部Ｃ２への電荷転送に対応する。この電荷転送では、第１転送トランジスタ２および第２転送トランジスタ３がオフ状態であり、第１リセットトランジスタ４がハーフオン状態であり、積算トランジスタ７がオン状態である。つまり、図４の（ｊ）は、図４の（ｉ）と比べて、積算トランジスタ７がオフ状態からオン状態に変化している。これにより、浮遊拡散領域ＦＤと第２電荷蓄積部Ｃ２とが同電位になって、電荷が容量分配される。つまり、浮遊拡散領域ＦＤに蓄積されていた電荷の一部が第２電荷蓄積部Ｃ２に転送される。
図４の（ｋ）の時刻ｔ５ａつまり図３の期間Ｔ５の開始時は、繰り返し動作の１回目の動作における浮遊拡散領域ＦＤから第２電荷蓄積部Ｃ２への電荷転送の完了直後の状態に対応する。この状態では、第１転送トランジスタ２、第２転送トランジスタ３および積算トランジスタ７はオフ状態であり、第１リセットトランジスタ４はハーフオン状態である。つまり、図４の（ｋ）は、図４の（ｊ）と比べて、積算トランジスタ７がオン状態からオフ状態に変化している。この状態で、第２電荷蓄積部Ｃ２は、浮遊拡散領域ＦＤから転送された電荷を蓄積している。
図４の（ａ）から（ｋ）までは、グローバル動作Ｐ１におけるＮ回の繰り返し動作のうちの１回目の動作を示した。
これ以降の、動作は、１回目と同様の動作を繰り返す。期間Ｔ１から期間Ｔ４をＮ回繰り返すことによって、第２電荷蓄積部Ｃ２には、Ｎ回の露光による画素信号が積算されることになる。これにより、画素信号のＳＮ比および精度を向上させている。
期間Ｔ１から期間Ｔ４のＮ回の繰り返しを含むグローバル動作Ｐ１の後、行単位に画素信号を読み出すローリング動作Ｐ２が行われる。
図３の期間Ｔ５は、グローバル動作Ｐ１からローリング動作Ｐ２への移行期間である。ローリング動作Ｐ２は、期間Ｔ６から期間Ｔ１１を含む。
期間Ｔ６において、浮遊拡散領域ＦＤがリセットされる。なお、期間Ｔ６において、浮遊拡散領域ＦＤのリセットを省略してもよい。
期間Ｔ７において、第２電荷蓄積部Ｃ２に積算されて電荷がＦＤに転送される。
期間Ｔ８において、浮遊拡散領域ＦＤの電荷が増幅トランジスタ５によって電圧に変換される。変換された電圧は、画素信号のうちの信号レベルとして垂直信号線９に出力される。
期間Ｔ９において、浮遊拡散領域ＦＤおよび第２電荷蓄積部Ｃ２がリセット電圧ＲＤ０にリセットされる。
期間Ｔ１０において、リセットされた浮遊拡散領域ＦＤの電荷が増幅トランジスタ５によって電圧に変換される。変換された電圧は、画素信号のうちのリセットレベルとして垂直信号線９に出力される。
期間Ｔ１１は、次のフレーム期間への移行期間である。
以上説明してきたように実施の形態１に係る固体撮像装置は、行列状に配置された複数の画素回路１を有する固体撮像装置であって、画素回路１は、フォトダイオードＡＰＤと、電荷を蓄積する第１電荷蓄積部Ｃ１と、電荷を蓄積する浮遊拡散領域ＦＤと、電荷を蓄積する第２電荷蓄積部Ｃ２と、フォトダイオードＡＰＤから第１電荷蓄積部Ｃ１に電荷を転送する第１転送トランジスタ２と、第１電荷蓄積部Ｃ１から浮遊拡散領域ＦＤに電荷を転送する第２転送トランジスタ３と、浮遊拡散領域ＦＤをリセットする第１リセットトランジスタ４と、浮遊拡散領域ＦＤの電荷を第２電荷蓄積部Ｃ２に積算するための積算トランジスタ７と、を備え、第１電荷蓄積部Ｃ１の容量は浮遊拡散領域ＦＤの容量よりも大きく、第２電荷蓄積部Ｃ２の容量は浮遊拡散領域ＦＤの容量よりも大きい。
これによれば、フォトダイオードの貫通電流を抑制して動作の安定化を図ることができる。すなわち、上記構成よれば貫通電流の経路が形成困難である。具体的には、第１リセットトランジスタとフォトダイオードＡＰＤの間には、第１転送トランジスタおよび第２転送トランジスタが直列に介在するので、貫通電流の経路を形成困難になっている。
さらに、図９の比較例では、リセット電圧ＲＳＤ１の電源線およびリセット電圧ＲＳＤ２の電源線から排出された電荷が隣接画素にノイズとして流入し、隣接画素が白浮きするなどの特性不良を引き起こすことがあるという問題がある。実施の形態１に係る固体撮像装置は、この問題を改善するという効果がある。
ここで、固体撮像装置は、さらに、第１転送トランジスタ２および積算トランジスタ７をオフ状態にし、かつ、第１リセットトランジスタ４および第２転送トランジスタ３をハーフオン状態にすることにより、第１電荷蓄積部Ｃ１をリセットする制御回路３０を備えてもよい。
これによれば、貫通電流の経路が形成困難なので、フォトダイオードの貫通電流を抑制して動作の安定化を図ることができる。例えば、第１リセットトランジスタがハーフオン状態のときでも、フォトダイオードの貫通電流を抑制して動作の安定化を図ることができる。
ここで、固体撮像装置は、浮遊拡散領域ＦＤおよび第２電荷蓄積部Ｃ２をリセットするための第１期間において、第１転送トランジスタ２をオフ状態にし、かつ、第１リセットトランジスタ４、第２転送トランジスタ３および積算トランジスタ７をオン状態にし、第１電荷蓄積部Ｃ１をリセットするための第２期間において、第１転送トランジスタ２及び積算トランジスタ７をオフ状態にし、かつ、第１リセットトランジスタ４および第２転送トランジスタ３をハーフオン状態にする制御回路３０を備えてもよい。なお、第１期間は図３の期間Ｔ０に対応し、第２期間は図３の期間Ｔ１に対応する。
これによれば、第１リセットトランジスタ４および第２転送トランジスタ３がハーフオン状態のときでも、貫通電流の経路が形成困難なので、フォトダイオードの貫通電流を抑制して動作の安定化を図ることができる。
ここで、制御回路３０は、１フレーム期間内に、複数の画素回路１の同時露光を含むグローバル動作Ｐ１と、複数の画素回路１からの行単位の信号読み出しを含むローリング動作Ｐ２とを制御し、第１期間および第２期間は、グローバル動作Ｐ１に含まれ、制御回路３０は、グローバル動作Ｐ１の期間内のうち第２期間以降において、第１リセットトランジスタ４をハーフオン状態に維持してもよい。
これによれば、グローバル動作Ｐ１においてアバランシェ増倍で急激に電荷が発生しても、浮遊拡散領域ＦＤの一定量を超える電荷を、第１リセットトランジスタ４によって排出するので、過剰な電荷を適切に制御することができる。
ここで、固体撮像装置は、さらに、第１リセットトランジスタ４をハーフオン状態にする制御回路３０を備えてもよい。
これによれば、浮遊拡散領域ＦＤの一定量を超える電荷を、第１リセットトランジスタ４によって排出するので、過剰な電荷を適切に制御することができる。
ここで、固体撮像装置は、第２転送トランジスタ３をハーフオン状態にする制御回路３０を備えてもよい。
これによれば、第１電荷蓄積部Ｃ１の電荷のうち一定量を超える電荷を浮遊拡散領域ＦＤに転送することできる。
ここで、制御回路３０は、第３期間においてフォトダイオードＡＰＤから第１電荷蓄積部Ｃ１に電荷を転送する制御を行い、第４期間において、第１電荷蓄積部Ｃ１から浮遊拡散領域ＦＤに電荷を転送する制御を行い、第５期間において、浮遊拡散領域ＦＤから第２電荷蓄積部Ｃ２に電荷を蓄積する制御を行い、第２期間から第５期間にわたって第１リセットトランジスタ４をハーフオン状態に維持してもよい。なお、第３から第５期間は図３の期間Ｔ２からＴ４に対応する。
これによれば、第２期間から第４期間にかけてアバランシェ増倍で急激に電荷が発生しても第１リセットトランジスタ４により一定量以上の電荷を排出し、電荷量を適切に制御することができる。
ここで、制御回路３０は、第４期間Ｔ３において、第１転送トランジスタ２および積算トランジスタ７をオフ状態にし、かつ、第２転送トランジスタ３をハーフオン状態にしてもよい。
ここで、第４期間における、第２転送トランジスタ３のゲートに形成されるポテンシャル障壁の高さは、第１リセットトランジスタ４のゲートに形成されるポテンシャル障壁より高くしてもよい。
これによれば、第１電荷蓄積部Ｃ１から浮遊拡散領域ＦＤへの電荷の転送において、電荷の逆流を抑制することができる。
ここで、制御回路３０は、１フレーム期間内に、第１期間の完了後、第２期間から第５期間までを複数回繰り返してもよい。
これによれば、露光による信号量を大幅に増加させるので、画素信号のＳＮ比および画素信号の精度を向上させることができる。
また、実施の形態１の一態様に係る測距装置は、上記の固体撮像装置を備える。
これによれば、フォトダイオードの貫通電流を抑制して動作の安定化を図ることができる。すなわち、上記構成よれば貫通電流の経路が形成困難である。具体的には、第１リセットトランジスタとフォトダイオードＡＰＤの間には、第１転送トランジスタおよび第２転送トランジスタが直列に介在するので、貫通電流の経路を形成困難になっている。
（実施の形態２）
実施の形態１では、第１電荷蓄積部Ｃ１のリセット動作において第２転送トランジスタ３のハーフオン状態にすることにより電荷を一定量にリセットする例を示した。これに対して、実施の形態２では、第２転送トランジスタ３によらないで第１電荷蓄積部Ｃ１を所定のリセット電位に直接リセットする構成例について説明する。
実施の形態２の固体撮像装置は、図２の構成と同様でよい。
［２．１ 画素回路の構成］
図５は、実施の形態２における画素回路１の回路例を示す図である。図５は、図１と比べて、第２リセットトランジスタ８が追加されている点が異なっている。以下、同じ点の説明の重複を避けて、異なる点を中心に説明する。
第２リセットトランジスタ８は、リセット制御信号ＲＳ１に従って第１電荷蓄積部Ｃ１をリセット、すなわち、第１電荷蓄積部Ｃ１の電位をリセット電圧ＲＤ１にリセットする。第２リセットトランジスタ８のドレインは、リセット電圧ＲＤ１の電源線に接続される。第２リセットトランジスタ８のゲートは、リセット制御信号ＲＳ１が入力される。第２リセットトランジスタ８のソースは、第１電荷蓄積部Ｃ１と、第１転送トランジスタ２のソースおよびドレインの一方と、第２転送トランジスタ３のソースおよびドレインの一方とに接続される。
リセット制御信号ＲＳ１は、ハイレベルおよびローレベルをとる２値の信号である。それゆえ、第２リセットトランジスタ８は、オン状態とオフ状態の２状態をとる。
［２．２ 動作］
以上のように構成された実施の形態２に係る画素回路１について、その動作を説明する。
図６は、実施の形態２における画素回路１の駆動例を示すタイミングチャートである。図６は、図３と比べて、リセット制御信号ＲＳ１が追加された点と、転送制御信号ＴＲ１および転送制御信号ＴＲ２の各信号波形とが主に異なっている。また、図７は、実施の形態２における画素回路１の各部のポテンシャルおよび電荷を示す動作説明図である。図７は、図４と比べると、「ＲＳ１（ｇａｔｅ）」が追加されている点と、各段階のポテンシャルとが主に異なっている。以下、異なる点を中心に説明する。
図７の「ＲＳ１（ｇａｔｅ）」は、第２リセットトランジスタ８のゲートに入力されるリセット制御信号ＲＳ１の電位つまり第２リセットトランジスタ８のゲート下のポテンシャルを示す。なお、図７の（ａ）から（ｋ）は、繰り返し動作の１回目の動作を示し、常時露光でかつ入射光が存在することを前提としている。
図７の（ａ）の時刻ｔ０ａつまり図６の期間Ｔ０の開始時は、初期状態に対応する。初期状態において、「ＴＲ１（ｇａｔｅ）」、「ＲＳ１（ｇａｔｅ）」、「ＴＲ２（ｇａｔｅ）」、「ＲＳ０（ｇａｔｅ）」および「ＣＴ（ｇａｔｅ）」は、全てローレベルである。すなわち、第１転送トランジスタ２、第２リセットトランジスタ８、第２転送トランジスタ３、第１リセットトランジスタ４および積算トランジスタ７は全てオフ状態である。つまり、画素回路１は初期状態である。
図７の（ｂ）の時刻ｔ０ｂつまり図６の期間Ｔ０の中間部は、繰り返し動作の１回目の動作における浮遊拡散領域ＦＤおよび第２電荷蓄積部Ｃ２のリセット動作に対応する。このリセット動作では、第１転送トランジスタ２、第２リセットトランジスタ８、第２転送トランジスタ３はオフ状態であり、第１リセットトランジスタ４および積算トランジスタ７は全てオン状態である。つまり、図７の（ｂ）では、図７の（ａ）と比べて、第１リセットトランジスタ４および積算トランジスタ７がオフ状態からオン状態に変化している。これにより、浮遊拡散領域ＦＤおよび第２電荷蓄積部Ｃ２は、リセット電圧ＲＤ０にリセットされる。
図７の（ｃ）の時刻ｔ１ａつまり図６の期間Ｔ１の開始時は、繰り返し動作の１回目の動作における浮遊拡散領域ＦＤおよび第２電荷蓄積部Ｃ２のリセット直後の状態に対応する。状態では、第１転送トランジスタ２、第２リセットトランジスタ８、第２転送トランジスタ３および積算トランジスタ７はオフ状態である。また、第１リセットトランジスタ４は、オフ状態ではなくハーフオン状態である。第１リセットトランジスタ４のハーフオン状態は、これ以降、期間Ｔ２から期間Ｔ４にかけて維持される。これにより、第１リセットトランジスタ４は、電荷摺り切り動作Ｐ３を行う。つまり、浮遊拡散領域ＦＤの所定量を超える電荷は、第１リセットトランジスタ４を介してリセット電圧ＲＤ０の電源線に排出される。言い換えれば、浮遊拡散領域ＦＤに蓄積される電荷が所定量を超えないように抑制される。
図７の（ｄ）の時刻ｔ１ｂつまり図６の期間Ｔ１の中間部は、繰り返し動作の１回目の動作における第１電荷蓄積部Ｃ１をリセットする動作に対応する。このリセット動作では、第１転送トランジスタ２、第２転送トランジスタ３および積算トランジスタ７はオフ状態であり、第２リセットトランジスタ８がオン状態であり、第１リセットトランジスタ４はハーフオン状態である。つまり、図７の（ｄ）では、図７の（ｃ）と比べて、第２リセットトランジスタ８がオフ状態からオン状態に変化している。これにより、第１電荷蓄積部Ｃ１の電荷は、第２リセットトランジスタ８を介してリセット電圧ＲＤ１の電源線に排出される。この例では、リセット電圧ＲＤ１はＶｒである。第１電荷蓄積部Ｃ１は電位Ｖｒにリセットされる。このリセット動作中、第１転送トランジスタ２はオフ状態なので、フォトダイオードＡＰＤの貫通電流の経路は形成されない。また、図７の（ｄ）における第１電荷蓄積部Ｃ１のリセット動作は、図４の（ｌ）と比べて、第１電荷蓄積部Ｃ１をリセット電位に設定する際に第２転送トランジスタ３を介在することなく直接リセットすることができるため高速かつ精度よく行うことができる。
図７の（ｅ）の時刻ｔ２ａつまり図６の期間Ｔ２の開始時は、繰り返し動作の１回目の動作における第１電荷蓄積部Ｃ１のリセット動作の直後の状態に対応する。この状態では、第１転送トランジスタ２、第２リセットトランジスタ８、第２転送トランジスタ３および積算トランジスタ７はオフ状態であり、第１リセットトランジスタ４はハーフオン状態である。第１電荷蓄積部Ｃ１は、リセット電圧ＲＤ１のリセット状態にある。
図７の（ｆ）の時刻ｔ２ｂつまり図６の期間Ｔ２の中間部は、繰り返し動作の１回目の動作におけるフォトダイオードＡＰＤから第１電荷蓄積部Ｃ１への電荷転送に対応する。この電荷転送では、第１転送トランジスタ２がオン状態であり、第２リセットトランジスタ８、第２転送トランジスタ３および積算トランジスタ７がオフ状態であり、第１リセットトランジスタ４がハーフオン状態である。つまり、図７の（ｆ）は、図７の（ｅ）と比べて、第１転送トランジスタ２がオフ状態からオン状態に変化している。第１転送トランジスタ２がオン状態であることにより、フォトダイオードＡＰＤと第１電荷蓄積部Ｃ１の間のポテンシャル障壁がなくなり、フォトダイオードＡＰＤから電荷が第１電荷蓄積部Ｃ１に転送され、同電位になる。
より詳しく説明すると、この動作例ではフォトダイオードＡＰＤに対して常時光が入射する状態であるため、入射光を受けたフォトダイオードＡＰＤは、アバランシェ増倍により電荷を大量に発生する。アバランシェ増倍は、フォトダイオードＡＰＤがクエンチングされるＶｑ電位に達したときに停止する。その結果、図７の（ｆ）のようにフォトダイオードＡＰＤと第１電荷蓄積部Ｃ１とは、Ｖｑ電位まで電荷で満たされる。
ここで、第１転送トランジスタ２がオン状態である期間において、第２転送トランジスタ３がオフ状態にあり、かつ、第２リセットトランジスタ８もオフ状態であるためフォトダイオードＡＰＤに貫通電流の生じ得る電流パスが形成されない。そのため、アバランシェ増倍に起因する貫通電流を抑制してフォトダイオードＡＰＤの動作安定化を図ることができる。
図７の（ｇ）の時刻ｔ３ａつまり図６の期間Ｔ３の開始時は、繰り返し動作の１回目の動作におけるフォトダイオードＡＰＤから第１電荷蓄積部Ｃ１への電荷転送の直後の状態に対応する。この状態では、第１転送トランジスタ２、第２リセットトランジスタ８、第２転送トランジスタ３および積算トランジスタ７はオフ状態であり、第１リセットトランジスタ４はハーフオン状態である。フォトダイオードＡＰＤには、Ｖｑ電位まで電荷が蓄積されている。また第１電荷蓄積部Ｃ１にも、Ｖｑ電位まで電荷が蓄積されている。
図７の（ｈ）の時刻ｔ３ｂつまり図６の期間Ｔ３の中間部は、繰り返し動作の１回目の動作における第１電荷蓄積部Ｃ１から浮遊拡散領域ＦＤへの電荷転送に対応する。この電荷転送では、第１転送トランジスタ２、第２リセットトランジスタ８および積算トランジスタ７がオフ状態であり、第２転送トランジスタ３および第１リセットトランジスタ４がハーフオン状態である。つまり、図７の（ｈ）は、図７の（ｇ）と比べて、第２転送トランジスタ３がオフ状態からハーフオン状態に変化している。第２転送トランジスタ３がハーフオン状態なので、図７の（ｇ）で蓄積されていた第１電荷蓄積部Ｃ１の電荷のうち一定量を超える電荷が、浮遊拡散領域ＦＤに転送される。また、第２転送トランジスタ３のハーフオン状態によるポテンシャル障壁は、第１リセットトランジスタ４のハーフオン状態によるポテンシャル障壁よりも若干高く設定されている。さらに、第１リセットトランジスタ４もハーフオン状態であるので、摺り切り動作により、第１電荷蓄積部Ｃ１から転送された電荷のうち所定量を超える電荷はリセット電圧ＲＤ０の電源線に排出される。つまり、浮遊拡散領域ＦＤに蓄積される電荷は、所定量を超えないように抑制されている。
図７の（ｉ）の時刻ｔ４ａつまり図６の期間Ｔ４の開始時は、繰り返し動作の１回目の動作における第１電荷蓄積部Ｃ１から浮遊拡散領域ＦＤへの電荷転送の完了直後の状態に対応する。この状態では、第１転送トランジスタ２、第２リセットトランジスタ８、第２転送トランジスタ３および積算トランジスタ７はオフ状態であり、第１リセットトランジスタ４はハーフオン状態である。つまり、図７の（ｉ）は、図７の（ｈ）と比べて、第２転送トランジスタ３がハーフオン状態からオフ状態に変化している。この状態で、浮遊拡散領域ＦＤには、第１電荷蓄積部Ｃ１から転送された電荷を蓄積する。また、第１電荷蓄積部Ｃ１には、一定量を超えない電荷が蓄積されている。
図７の（ｊ）の時刻ｔ４ｂつまり図６の期間Ｔ４の中間部は、繰り返し動作の１回目の動作における浮遊拡散領域ＦＤから第２電荷蓄積部Ｃ２への電荷転送に対応する。この電荷転送では、第１転送トランジスタ２、第２リセットトランジスタ８および第２転送トランジスタ３がオフ状態であり、第１リセットトランジスタ４がハーフオン状態であり、積算トランジスタ７がオン状態である。つまり、図７の（ｊ）は、図７の（ｉ）と比べて、積算トランジスタ７がオフ状態からオン状態に変化している。これにより、浮遊拡散領域ＦＤと第２電荷蓄積部Ｃ２とが同電位になって、電荷が容量分配される。浮遊拡散領域ＦＤに蓄積されていた電荷の一部が第２電荷蓄積部Ｃ２に転送される。つまり、浮遊拡散領域ＦＤに蓄積されていた電荷の一部が第２電荷蓄積部Ｃ２に転送される。
図７の（ｋ）の時刻ｔ５ａつまり図６の期間Ｔ５の開始時は、繰り返し動作の１回目の動作における浮遊拡散領域ＦＤから第２電荷蓄積部Ｃ２への電荷転送の完了直後の状態に対応する。この状態では、第１転送トランジスタ２、第２リセットトランジスタ８、第２転送トランジスタ３および積算トランジスタ７はオフ状態であり、第１リセットトランジスタ４はハーフオン状態である。つまり、図７の（ｋ）は、図７の（ｊ）と比べて、積算トランジスタ７がオン状態からオフ状態に変化している。この状態で、第２電荷蓄積部Ｃ２は、浮遊拡散領域ＦＤから転送された電荷を蓄積している。
図７の（ａ）から（ｋ）までは、グローバル動作Ｐ１におけるＮ回の繰り返し動作のうちの１回目の動作を示した。
これ以降の動作は、１回目と同様の動作を繰り返す。期間Ｔ１から期間Ｔ４をＮ回繰り返すことによって、第２電荷蓄積部Ｃ２には、Ｎ回の露光による画素信号が積算されることになる。これにより、画素信号のＳＮ比および精度を向上させている。
期間Ｔ１から期間Ｔ４のＮ回の繰り返しを含むグローバル動作Ｐ１の後、行単位に画素信号を読み出すローリング動作Ｐ２が行われる。
図６の期間Ｔ５は、グローバル動作Ｐ１からローリング動作Ｐ２への移行期間である。ローリング動作Ｐ２は、期間Ｔ６から期間Ｔ１１を含む。
期間Ｔ６において、浮遊拡散領域ＦＤがリセットされる。なお、期間Ｔ６において、浮遊拡散領域ＦＤのリセットを省略してもよい。
期間Ｔ７において、第２電荷蓄積部Ｃ２に積算されて電荷がＦＤに転送される。
期間Ｔ８において、浮遊拡散領域ＦＤの電荷が増幅トランジスタ５によって電圧に変換される。変換された電圧は、画素信号のうちの信号レベルとして垂直信号線９に出力される。
期間Ｔ９において、浮遊拡散領域ＦＤおよび第２電荷蓄積部Ｃ２がリセット電圧ＲＤ０にリセットされる。
期間Ｔ１０において、リセットされた浮遊拡散領域ＦＤの電荷が増幅トランジスタ５によって電圧に変換される。変換された電圧は、画素信号のうちのリセットレベルとして垂直信号線９に出力される。
期間Ｔ１１は、次のフレーム期間への移行期間である。
以上説明してきたように実施の形態２に係る固体撮像装置は、さらに、第１電荷蓄積部Ｃ１をリセットする第２リセットトランジスタ８を備える。
これによれば、リセット時に貫通電流を抑制し、かつ、第１電荷蓄積部Ｃ１を直接リセットするので、リセットレベルのノイズレベルを低減し、ＳＮ比を向上させ、画素信号の精度を向上させることができる。
ここで、固体撮像装置は、さらに、第１転送トランジスタ２、第２転送トランジスタ３および積算トランジスタ７をオフ状態にし、第２リセットトランジスタ８をオン状態にし、かつ、第１リセットトランジスタ４をハーフオン状態にすることにより、第１電荷蓄積部Ｃ１をリセットする制御回路３０を備えてもよい。
これによれば、第１電荷蓄積部Ｃ１を直接リセットし、かつ、リセット時に貫通電流を抑制することができる。
ここで、固体撮像装置は、さらに、浮遊拡散領域ＦＤおよび第２電荷蓄積部Ｃ２をリセットするための第１期間Ｔ０において、第２リセットトランジスタ８、第１転送トランジスタ２および第２転送トランジスタ３をオフ状態にし、かつ、第１リセットトランジスタ４および積算トランジスタ７をオン状態にし、第１電荷蓄積部Ｃ１をリセットするための第２期間Ｔ１において、第１転送トランジスタ２、第２転送トランジスタ３および積算トランジスタ７をオフ状態にし、かつ、第２リセットトランジスタ８をオン状態にし、かつ、第１リセットトランジスタ４をハーフオン状態にする制御回路３０を備えてもよい。
これによれば、第１リセットトランジスタ４がハーフオン状態のときでも、貫通電流の経路が形成困難なので、フォトダイオードの貫通電流を抑制して動作の安定化を図ることができる。
ここで、制御回路３０は、１フレーム期間内に、全ての画素回路を同時に露光するグローバル動作Ｐ１と、行単位に画素回路から信号を読み出すローリング動作Ｐ２とを制御し、グローバル動作Ｐ１は、第１期間および第２期間を含み、制御回路３０は、グローバル動作Ｐ１の期間内のうち第２期間以降において、第１リセットトランジスタ４をハーフオン状態に維持してもよい。
これによれば、グローバル動作Ｐ１においてアバランシェ増倍で急激に電荷が発生しても、浮遊拡散領域ＦＤの一定量を超える電荷を、第１リセットトランジスタ４によって排出するので、過剰な電荷を適切に制御することができる。
（実施の形態３）
実施の形態３では、実施の形態１および２の固体撮像装置の適用例として測距装置の構成例について説明する。
［３．１ 測距装置の構成］
図８は、実施の形態３に係る、測距装置の構成例を示すブロック図である。
この測距装置は、投光装置５０と、撮像装置６０とを備える。投光装置５０は、目標領域に向けて投光する。そのために投光装置５０は、光源５１と、発光制御部５２とを備える。
撮像装置６０は、投光装置５０から出射された光が目標領域中の物体で反射された反射光を受光する。そのために撮像装置６０は、固体撮像装置６１と、撮像制御部６２と、信号処理部６３とを備える。
光源５１は、レーザ光源やＬＥＤ（Light Emitting Diode）等により構成され、所定波長の光を出射する。
発光制御部５２は、信号処理部６３からの制御により、光源５１にルス光を発光させる。
固体撮像装置６１は、実施の形態１または２の固体撮像装置であって、投光装置５０から出射された光を受けた物体からの反射光を、受光する。
撮像制御部６２は、信号処理部６３からの制御により、固体撮像装置６１を駆動する。
信号処理部６３は、発光制御部５２および撮像制御部６２を制御することにより物体までの距離を算出する。すなわち、信号処理部６３は、発光制御部５２を介して光源５１をパルス発光させる。このパルス発光に基づく反射光は、固体撮像装置６１に受光される。そして、信号処理部６３は、パルス発光のタイミングと各画素回路１における反射光の受光タイミングとの時間差に基づいて、各画素回路１に対応する目標領域上の位置に存在する物体までの距離を測定する。
固体撮像装置６１が、実施の形態１の画素回路１を備える場合は、実施の形態２の画素回路１を備える場合と比べて、半導体基板上の画素アレイ１０の面積を小さくすることができる。つまり、画素回路１が第２リセットトランジスタ８を有しないので、面積を小さくすることができる。
また、固体撮像装置６１が、実施の形態２の画素回路１を備える場合は、実施の形態１の画素回路１を備える場合と比べて、画素信号のＳＮ比および精度を向上させ、さらに高速化することができる。なぜなら、第１電荷蓄積部Ｃ１のリセット状態が、第１電荷蓄積部Ｃ１に一定量の電荷を蓄積したリセット状態ではなく、リセット電圧ＲＤ１に直接リセットされた状態であり、ノイズの影響を受けにくいからである。
なお、図８の測距装置は、距離画像だけでなく輝度画像を生成してもよい。また、図２の制御回路３０は、固体撮像装置と同一の半導体基板に備えられてもよいし、固体撮像装置とは別の半導体基板に備えられてもよい。
なお、上記各実施の形態において、全部または一部の構成要素は、専用のハードウェアで構成されるか、各構成要素に適したソフトウェアプログラムを実行することによって実現されてもよい。構成要素の一部は、ＣＰＵまたはプロセッサなどのプログラム実行部が、半導体メモリなどの記録媒体に記録されたソフトウェアプログラムを読み出して実行することによって実現されてもよい。
以上、一つまたは複数の態様に係る固体撮像装置および測距装置について、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、一つまたは複数の態様の範囲内に含まれてもよい。
本開示に係る固体撮像装置および測距装置は、例えば、カメラに利用可能である。
１、１００ 画素回路
２ 第１転送トランジスタ
３ 第２転送トランジスタ
４ 第１リセットトランジスタ
５、１０５ 増幅トランジスタ
６、１０６ 選択トランジスタ
７、１０７ 積算トランジスタ
８ 第２リセットトランジスタ
９、１０９ 垂直信号線
１０ 画素アレイ
２０ 行選択回路
３０ 制御回路
４０ 列選択回路
５０ 投光装置
５１ 光源
５２ 発光制御部
６０ 撮像装置
６１ 固体撮像装置
６２ 撮像制御部
６３ 信号処理部
１０２、１０４ リセットトランジスタ
１０３ 転送トランジスタ
ＡＰＤ フォトダイオード
Ｃ 電荷蓄積部
Ｃ１ 第１電荷蓄積部
Ｃ２ 第２電荷蓄積部
ＣＴ 積算制御信号
ＦＤ 浮遊拡散領域
ＲＤ０、ＲＤ１、ＲＳＤ１、ＲＳＤ２ リセット電圧
ＲＳ０、ＲＳ１、ＲＳＴ、ＯＶＦ リセット制御信号
ＳＥＬ 選択制御信号
ＴＲ１、ＴＲ２、ＴＲＮ 転送制御信号

Claims (15)

  1. 行列状に配置された複数の画素回路を有する固体撮像装置であって、
    前記画素回路は、
    フォトダイオードと、
    電荷を蓄積する第１電荷蓄積部と、
    電荷を蓄積する浮遊拡散領域と、
    電荷を蓄積する第２電荷蓄積部と、
    前記フォトダイオードから前記第１電荷蓄積部に電荷を転送する第１転送トランジスタと、
    前記第１電荷蓄積部から前記浮遊拡散領域に電荷を転送する第２転送トランジスタと、
    前記浮遊拡散領域をリセットする第１リセットトランジスタと、
    前記浮遊拡散領域の電荷を前記第２電荷蓄積部に積算するための積算トランジスタと、を備え、
    前記第１電荷蓄積部の容量は前記浮遊拡散領域の容量よりも大きく、
    前記第２電荷蓄積部の容量は前記浮遊拡散領域の容量よりも大きい
    固体撮像装置。
  2. さらに、前記第１転送トランジスタおよび前記積算トランジスタをオフ状態にし、かつ、前記第１リセットトランジスタおよび前記第２転送トランジスタをハーフオン状態にすることにより、前記第１電荷蓄積部をリセットする制御回路を備える
    請求項１に記載の固体撮像装置。
  3. さらに、
    前記浮遊拡散領域および前記第２電荷蓄積部をリセットするための第１期間において、前記第１転送トランジスタをオフ状態にし、かつ、前記第１リセットトランジスタ、前記第２転送トランジスタおよび積算トランジスタをオン状態にし、
    前記第１電荷蓄積部をリセットするための第２期間において、前記第１転送トランジスタ及び前記積算トランジスタをオフ状態にし、かつ、前記第１リセットトランジスタおよび前記第２転送トランジスタをハーフオン状態にする制御回路を備える
    請求項１に記載の固体撮像装置。
  4. 前記制御回路は、１フレーム期間内に、前記複数の画素回路の同時露光を含むグローバル動作と、前記複数の画素回路からの行単位の信号読み出しを含むローリング動作とを制御し、
    前記第１期間および前記第２期間は、前記グローバル動作に含まれ、
    前記制御回路は、前記グローバル動作の期間内のうち前記第２期間以降において、前記第１リセットトランジスタをハーフオン状態に維持する
    請求項３に記載の固体撮像装置。
  5. さらに、前記第１電荷蓄積部をリセットする第２リセットトランジスタを備える
    請求項１に記載の固体撮像装置。
  6. さらに、前記第１リセットトランジスタをハーフオン状態にする制御回路を備える
    請求項１または５に記載の固体撮像装置。
  7. さらに、前記第２転送トランジスタをハーフオン状態にする制御回路を備える
    請求項１または５に記載の固体撮像装置。
  8. さらに、前記第１転送トランジスタ、前記第２転送トランジスタおよび前記積算トランジスタをオフ状態にし、前記第２リセットトランジスタをオン状態にし、かつ、前記第１リセットトランジスタをハーフオン状態にすることにより、前記第１電荷蓄積部をリセットする制御回路を備える
    請求項５に記載の固体撮像装置。
  9. さらに、
    前記浮遊拡散領域および前記第２電荷蓄積部をリセットするための第１期間において、第２リセットトランジスタ、前記第１転送トランジスタおよび第２転送トランジスタをオフ状態にし、かつ、第１リセットトランジスタおよび前記積算トランジスタをオン状態にし、
    前記第１電荷蓄積部をリセットするための第２期間において、前記第１転送トランジスタ、前記第２転送トランジスタおよび前記積算トランジスタをオフ状態にし、かつ、前記第２リセットトランジスタをオン状態にし、かつ、前記第１リセットトランジスタをハーフオン状態にする制御回路を備える
    請求項５に記載の固体撮像装置。
  10. 前記制御回路は、１フレーム期間内に、全ての画素回路を同時に露光するグローバル動作と、行単位に画素回路から信号を読み出すローリング動作とを制御し、
    前記グローバル動作は、前記第１期間および前記第２期間を含み、
    前記制御回路は、前記グローバル動作の期間内のうち前記第２期間以降において、前記第１リセットトランジスタをハーフオン状態に維持する
    請求項９に記載の固体撮像装置。
  11. 前記制御回路は、
    第３期間において前記フォトダイオードから前記第１電荷蓄積部に電荷を転送する制御を行い、
    第４期間において、前記第１電荷蓄積部から前記浮遊拡散領域に電荷を転送する制御を行い、
    第５期間において、前記浮遊拡散領域から前記第２電荷蓄積部に電荷を蓄積する制御を行い、
    前記第２期間から前記第５期間にわたって前記第１リセットトランジスタをハーフオン状態に維持する
    請求項４または９に記載の固体撮像装置。
  12. 前記制御回路は、前記第４期間において、前記第１転送トランジスタおよび前記積算トランジスタをオフ状態にし、かつ、前記第２転送トランジスタをハーフオン状態にする
    請求項１１に記載の固体撮像装置。
  13. 前記第４期間における、前記第２転送トランジスタのゲートに形成されるポテンシャル障壁の高さは、前記第１リセットトランジスタのゲートに形成されるポテンシャル障壁より高い
    請求項１２に記載の固体撮像装置。
  14. 前記制御回路は、１フレーム期間内に、前記第１期間の完了後、前記第２期間から前記第５期間までを複数回繰り返す
    請求項１１から１３の何れか１項に記載の固体撮像装置。
  15. 請求項１から１４の何れか１項に記載の固体撮像装置を備える
    測距装置。
JP2022540123A 2020-07-30 2021-07-08 固体撮像装置および測距装置 Active JP7462245B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020129769 2020-07-30
JP2020129769 2020-07-30
PCT/JP2021/025863 WO2022024710A1 (ja) 2020-07-30 2021-07-08 固体撮像装置および測距装置

Publications (2)

Publication Number Publication Date
JPWO2022024710A1 JPWO2022024710A1 (ja) 2022-02-03
JP7462245B2 true JP7462245B2 (ja) 2024-04-05

Family

ID=80036288

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022540123A Active JP7462245B2 (ja) 2020-07-30 2021-07-08 固体撮像装置および測距装置

Country Status (4)

Country Link
US (1) US20230156370A1 (ja)
JP (1) JP7462245B2 (ja)
CN (1) CN116137934A (ja)
WO (1) WO2022024710A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008283615A (ja) 2007-05-14 2008-11-20 Panasonic Corp 固体撮像装置
JP2014060519A (ja) 2012-09-14 2014-04-03 Sony Corp 固体撮像素子及びその制御方法、並びに電子機器
WO2018216400A1 (ja) 2017-05-25 2018-11-29 パナソニックＩｐマネジメント株式会社 固体撮像素子、及び撮像装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7443437B2 (en) * 2003-11-26 2008-10-28 Micron Technology, Inc. Image sensor with a gated storage node linked to transfer gate
JP5598126B2 (ja) * 2010-07-09 2014-10-01 ソニー株式会社 固体撮像素子およびカメラシステム
JP6012195B2 (ja) * 2012-02-17 2016-10-25 キヤノン株式会社 光電変換装置、および、光電変換装置の駆動方法
US9942503B2 (en) * 2016-02-23 2018-04-10 Semiconductor Components Industries, Llc Image sensors having high-efficiency charge storage capabilities
FR3064869B1 (fr) * 2017-03-28 2019-05-03 Commissariat A L'energie Atomique Et Aux Energies Alternatives Capteur d'images
WO2021044770A1 (ja) * 2019-09-06 2021-03-11 パナソニックＩｐマネジメント株式会社 撮像装置
WO2022070655A1 (ja) * 2020-09-29 2022-04-07 パナソニックＩｐマネジメント株式会社 フォトディテクタ、フォトディテクタアレイおよび駆動方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008283615A (ja) 2007-05-14 2008-11-20 Panasonic Corp 固体撮像装置
JP2014060519A (ja) 2012-09-14 2014-04-03 Sony Corp 固体撮像素子及びその制御方法、並びに電子機器
WO2018216400A1 (ja) 2017-05-25 2018-11-29 パナソニックＩｐマネジメント株式会社 固体撮像素子、及び撮像装置

Also Published As

Publication number Publication date
US20230156370A1 (en) 2023-05-18
CN116137934A (zh) 2023-05-19
WO2022024710A1 (ja) 2022-02-03
JPWO2022024710A1 (ja) 2022-02-03

Similar Documents

Publication Publication Date Title
JP5269456B2 (ja) イメージセンサおよびその駆動方法
JP4685120B2 (ja) 光電変換装置及び撮像システム
JP6480768B2 (ja) 固体撮像装置及びその駆動方法
KR101596507B1 (ko) 고체 촬상 소자 및 카메라 시스템
JP5968146B2 (ja) 固体撮像装置およびカメラ
US20110001861A1 (en) Solid-state imaging device
US9066031B2 (en) Solid-state imaging device and imaging apparatus
US20090303365A1 (en) Solid-state imaging apparatus, driving method thereof and imaging system
US6903771B2 (en) Image pickup apparatus
JP2010124418A (ja) 固体撮像装置
US11159738B2 (en) Imaging devices with single-photon avalanche diodes having sub-exposures for high dynamic range
JPH11355668A (ja) 固体撮像素子およびその駆動方法、並びにカメラシステム
JP2003348464A (ja) 撮像信号処理方法、撮像信号処理装置、撮像装置
US20060108507A1 (en) Active pixel sensor and image sensing module
JP5218122B2 (ja) 固体撮像装置及びその駆動方法
US9018574B2 (en) Driving an image apparatus by simultaneous application of two reset voltages
JP7462245B2 (ja) 固体撮像装置および測距装置
KR20110015499A (ko) 고체 촬상 소자 및 카메라 시스템
JP7339779B2 (ja) 撮像装置
JP2011029734A (ja) 固体撮像装置、その駆動方法及びカメラ
Hirsch et al. Realization and opto-electronic characterization of linear self-reset pixel cells for a high dynamic CMOS image sensor
JP2011199781A (ja) 固体撮像装置
JP3601053B2 (ja) 固体撮像装置
JP2013009207A (ja) 固体撮像装置
JP7312029B2 (ja) 撮像信号の信号処理方法およびそれを用いた固体撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240314

R150 Certificate of patent or registration of utility model

Ref document number: 7462245

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150