JP7450051B2 - 薄膜封入を改善するための方法 - Google Patents

薄膜封入を改善するための方法 Download PDF

Info

Publication number
JP7450051B2
JP7450051B2 JP2022550123A JP2022550123A JP7450051B2 JP 7450051 B2 JP7450051 B2 JP 7450051B2 JP 2022550123 A JP2022550123 A JP 2022550123A JP 2022550123 A JP2022550123 A JP 2022550123A JP 7450051 B2 JP7450051 B2 JP 7450051B2
Authority
JP
Japan
Prior art keywords
sidewall
planarization layer
substrate
patterned substrate
processing chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022550123A
Other languages
English (en)
Other versions
JP2023515932A (ja
Inventor
ウェン-ハオ ウー,
ジャージャン ジェリー チェン,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2023515932A publication Critical patent/JP2023515932A/ja
Application granted granted Critical
Publication of JP7450051B2 publication Critical patent/JP7450051B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/87Passivation; Containers; Encapsulations
    • H10K59/873Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10Substrates, e.g. flexible substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65OLEDs integrated with inorganic image sensors

Landscapes

  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Electroluminescent Light Sources (AREA)

Description

[0001] 本発明の実施形態は、広くは、有機発光ダイオードデバイス構造、及び有機発光ダイオード基板上に形成された壁特徴、を封入するための方法及び装置に関する。
[0002] 把持(hand held)デバイス、テレビ、モニタ、及び腕時計などのようなディスプレイを利用する電子デバイス、並びに他のディスプレイデバイスは、しばしば、有機発光ダイオード(OLED)ディスプレイを利用する。液晶ディスプレイ(LCD)などと比較して、応答時間が速く、視野角が大きく、コントラストが高く、軽量で、電力が少なく、フレキシブル基板に対して従順なためである。しかし、図1で示されているように、カメラレンズ、スピーカ、及びセンサなどのような、ディスプレイデバイスに関連する他の付属的特徴は、OLEDディスプレイを含む領域とは別個の電子デバイスの領域内に配置される。他の付属的特徴をディスプレイ領域から分離する必要性は、望ましくないことに、アクティブなディスプレイ領域のサイズを縮小する。現在の傾向は、電子デバイスのユーザ対向前面をできるだけ多く利用する、今まで以上に大きなディスプレイに向かっている。したがって、アクティブなディスプレイ領域のサイズを少なくとも増加させるために、電子デバイスの更なる付属的特徴をOLEDディスプレイに統合する必要がある。しかし、電子デバイスのディスプレイ領域に付属的特徴を統合するために使用される従来のプロセス及び支持構造は、しばしば、形成された構造を水分及び酸素による劣化の影響を受け易いものにする、図4A~図4Bに関連して説明されるような処理アーチファクトを含む。したがって、これらの問題を解決するデバイス構造及びその形成方法が必要とされている。
[0003] 一実施形態では、OLEDパターニング済み基板上の構造を封入するための方法が提供される。本方法は、少なくとも1つの波形表面を有する壁構造を有するOLEDパターニング済み基板を、プラズマ処理チャンバ内に配置することと、少なくとも1つの波形表面に沿った複数の空隙(void)のうちの少なくとも1つを充填する側壁平坦化層を、壁構造上に直接堆積させることとを含む。
[0004] 別の一実施形態では、パターニング済み基板が提供される。基板は、基板の表面上に形成された複数のOLEDデバイスを有し、少なくとも1つの壁構造が、基板の表面上に形成され、壁構造は、少なくとも1つの波形表面を有する。壁構造は、壁構造の上に配置され、少なくとも1つの波形表面に沿った複数の空隙のうちの少なくとも1つを充填する側壁平坦化層を更に含む。
[0005] 更に別の一実施形態では、OLEDパターニング済み基板上に封入構造を形成するためのプラズマ処理チャンバが提供される。プラズマ処理チャンバは、プラズマ処理チャンバの処理領域内に配置された基板支持体、基板支持体に対向する、処理領域内に配置されたシャワーヘッド、シャワーヘッドに結合されたガス源、チャンバに液体前駆体を提供するように構成されたアンプル、及びパターニング済み基板上に封入構造を形成するためのプロセスを制御するように構成されたコントローラを有する。パターニング済み基板上に封入構造を形成するためのプロセスは、少なくとも1つの波形表面を有する壁構造を有するOLEDパターニング済み基板を、プラズマ処理チャンバ内に配置すること、及び、少なくとも1つの波形表面に沿った複数の空隙のうちの少なくとも1つを充填する側壁平坦化層を、壁構造上に直接堆積させることを含む。
[0006] 本開示の上述の特徴を詳細に理解することができるように、上記で簡単に要約された本開示のより具体的な説明は、実施形態を参照することによって得られる。そのうちの幾つかの実施形態は添付の図面で例示されている。しかし、本開示は他の等しく有効な実施形態も許容し得ることから、添付の図面は、この開示の典型的な実施形態のみを例示しており、したがって、本開示の範囲を限定すると見なすべきではないことに留意されたい。
[0007] OLEDディスプレイとは別個の電子特徴を有する従来の把持ディスプレイデバイスの概略上面図である。 [0008] OLEDディスプレイの領域の中に統合された電子特徴を有する把持デバイスの概略上面図である。 [0009] 図2Aで示されている統合されたデバイスの付属的特徴を通って延在する切断面に沿って生成された概略断面図である。 [0010] 図2Aで使用されているOLEDパターニング済み基板のセクションの上面図である。 [0011] 図3Aで示されているOLEDパターニング済み基板の一部分を通って延在する切断面に沿って生成された概略断面図である。 [0012] 図3Bで示されている壁部分の概略断面図である。 [0013] 図4Aで示されている壁部分から形成された従来の封入済み壁部分の概略断面図である。 [0014] 本明細書で説明される方法を実行するために使用されてよいPECVD装置チャンバの概略断面図である。 [0015] 本開示の一実施形態による、OLED基板上の特徴を封入する方法のフロー図である。 [0016] 図7A~図7Cは、図6の方法の異なる段階中のOLED基板特徴の概略断面図である。 図7A~図7Cは、図6の方法の異なる段階中のOLED基板特徴の概略断面図である。 図7A~図7Cは、図6の方法の異なる段階中のOLED基板特徴の概略断面図である。
[0017] 理解を容易にするために、可能な場合には、図に共通する同一の要素を指し示すのに同一の参照番号を使用した。一実施形態の要素及び特徴は、追加の記述がなくても、他の実施形態に有益に組み込むことができると考えられている。
[0018] 図1は、OLEDディスプレイとは別個の電子デバイスの付属的特徴を有する従来の把持ディスプレイデバイスの概略上面図である。この例では、把持ディスプレイデバイスが携帯電話である。ディスプレイデバイス100は、ディスプレイ領域110、及びディスプレイデバイス100の前面上のカメラレンズ120を含む。カメラレンズ120は、ディスプレイ領域110とは別個の、ディスプレイデバイス100の前面の上側領域115内に配置されている。ディスプレイ領域110とは別個のカメラレンズ120を有する上側領域115を有することによって、ディスプレイデバイス100のディスプレイ領域110のサイズ(すなわち、アクティブな領域)が制限される。
[0019] 図2Aは、本明細書で説明される実施形態による、ディスプレイOLED領域210内に統合された電子デバイスの付属的特徴(例えば、カメラレンズ220)を有する、ディスプレイデバイス200(例えば、携帯電話)の概略上面図である。カメラレンズ220などのデバイスの付属的特徴がディスプレイ領域210内に統合されると、ディスプレイ領域210は、ディスプレイデバイス200の前面のより大きな面積をカバーする。したがって、図2Aで示されているように、ディスプレイ領域210は、ディスプレイデバイス200の前面全体(例えば、ユーザ対向面)をカバーしてよい。したがって、統合された付属的特徴を有するディスプレイ領域210を有するディスプレイデバイス200は、同じサイズのデバイスの前面上により大きなディスプレイ領域210を適合させることによって、図1のディスプレイデバイス100と比較して、ユーザの体験を向上させる。
[0020] 図2Bは、図2Aで示されているような、統合されたデバイスの付属的特徴(カメラレンズ220)を通って延在する2B‐2B切断面に沿って生成された概略断面図である。ディスプレイデバイス200は、OLEDパターニング済み基板250を含む。OLEDパターニング済み基板250は、基板252の上面255上にOLEDデバイス構造260が予め形成された上面255を有する基板252を含む。一実施形態では、基板252が、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、若しくはポリイミド(PI)などの、ガラス又はプラスチックで作製される。OLEDパターニング済み基板250は、予め形成された壁270を含む。壁270は、基板252の上面255上に設けられ、ディスプレイ領域210の部分として設けられる統合されたデバイス特徴用の支持を提供する。一実施例では、壁270がフォトレジストで作製される。別の一実施例では、壁270がポリイミドで作製される。一実施形態では、図2Bで示されているように、壁270が、カメラレンズ220を支持し取り囲むように構成される。別の一実施形態では、壁270が、光センサ又は熱センサなどのようなセンサを支持するように構成される。別の一実施形態では、壁270が、マイクロホン又はスピーカを支持するように構成される。
[0021] 図3Aは、図2Aで特定されているように、ディスプレイ領域210の保護スクリーンの下で見られるOLEDパターニング済み基板250の一部分の上面図である。図3Bは、図3Aで示されているOLEDパターニング済み基板250の一部分を通って延在する3B‐3B切断面に沿って生成された概略断面図である。OLEDパターニング済み基板250は、上面255上に設けられた複数のOLEDデバイス構造260を含み、カメラレンズ220を取り囲むように構成された壁270(例えば、図示されている円形の壁)を含む。スロット275は、例えば、ディスプレイデバイス200用のスピーカを収容するために設けられる。幾つかの実施形態では、スロット275が、基板252を貫通するスロット形状の孔である。幾つかの実施形態(図示せず)では、スロット275が、壁270と同様の壁によって取り囲まれ、この壁が、内部に設けられたスピーカ用の支持を提供する。幾つかの実施形態(図示せず)では、壁部分が、様々な位置で基板252上に配置されてよく、マイクロホン、スピーカ、及びセンサなどのような更なるデバイス特徴を支持する。図3Bを参照すると、分かり易くするために、壁270は、円形壁の断面として示され、壁270の2つの部分を示している。
[0022] 図4Aは、図3Bで示されている壁270の概略断面図である。壁270は、基板252上で示されている。上述されたように、基板252は、ポリエチレンテレフタレート(PET)若しくはポリエチレンナフタレート(PEN)又はポリイミド(PI)などのような、ガラス或いはプラスチックであってよい。壁270は、フォトリソグラフィを使用するパターンレジストプロセスなどの半導体デバイス製造で使用される一般的なパターニング方法を使用して形成されてよい。壁270は、ポリマー系フォトレジスト(polymer-based photoresist)の複数の層を含んでよい。各層は、堆積され、硬化され、リンスされ、このプロセスは、カメラレンズ220又はセンサなどの統合されるデバイスの付属的特徴を支持するように設計された高さ及び幅で、壁270を形成するために繰り返されてよい。例えば、一実施形態では、壁270が、フォトレジストの数十の層を必要とする5ミクロン×5ミクロンの高さ及び幅を有してよい。このような一実施形態では、フォトレジストが、堆積、硬化、リンスのプロセスを使用して別々の層に堆積されるため、図4Aで示されているように、壁270の側壁271は、波形縁の側壁271を残して不均一であり、略80~90nm(頂から谷へ)の側壁粗さを提供する。
[0023] 図4Bは、図4Aで示されている壁部分から形成された従来の封入済み壁部分の概略断面図である。封入層410は、壁270の上に設けられ、OLEDデバイスパターニング済み基板250及びOLEDデバイス(図示せず)の上にも設けられ、OLEDデバイスパターニング済み基板及びOLEDデバイスの寿命を制限する水分又は酸素の侵入に対する障壁(バリア)を提供する。封入層410は、SiN、SiON、SiO2、Al2O3、AlNなどのような誘電体層、又は他の適切な誘電体層である。封入層410は、CVD、PVD、スピンコーティング、又は他の技法などの適切な堆積技法によって堆積されてよい。従来の封入層は、約0.7μmなどの約0.1μmから約1.5μmの厚さを有してよい。このような従来の構造では、堆積された封入層410が、波形形状の側壁271に沿って複数の空隙420を残す。空隙420は、水分又は酸素が封入層を通過して浸透することを可能にする短縮された経路及び欠陥を提供することによって、OLEDパターニング済み基板250の劣化のリスクを増大させ、OLEDパターニング済み基板250及びOLEDデバイス構造260の劣化をもたらす。更に、側壁271上の封入層410部分とOLEDパターニング済み基板250上の封入層410部分との間の継ぎ目422は、水分及び酸素が封入層410に浸透するための空隙、間隙、及び短縮された経路を提供し、OLEDパターニング済み基板250の寿命を制限する。
[0024] 図5は、本明細書で説明される動作を実行するために使用されてよい、プラズマ化学気相堆積(PECVD)装置の概略断面図である。該装置は、1以上の膜が、OLEDパターニング済み基板250の上に堆積されてよい、チャンバ500を含む。チャンバ500は、概して、プロセス空間を画定する壁502、底部504、及びシャワーヘッド506を含む。基板支持体518が、プロセス空間内に配置される。プロセス空間は、スリットバルブ開口部508を通してアクセスされる。それによって、OLEDパターニング済み基板250が、チャンバ500の内外に移動されてよい。基板支持体518は、基板支持体518を上げ下げするためにアクチュエータ516に結合されている。リフトピン522が、基板支持体518を貫通して移動可能に配置され、OLEDパターニング済み基板250を、基板支持体518の基板受け入れ面へ、及び該基板受け入れ面から移動させる。基板支持体518はまた、基板支持体518を所望の温度に維持するための加熱及び/又は冷却要素524も含む。基板支持体518はまた、基板支持体518の周辺部に、RF反射経路を提供するためのRF反射ストラップ526も含む。チャンバ500は、システムコントローラ501に接続され、該システムコントローラは、本明細書で開示される主題の態様を記憶及び/又は実装するように構成される。
[0025] シャワーヘッド506が、固定機構550によってバッキング板512に結合される。シャワーヘッド506は、1以上の固定機構550によってバッキング板512に結合され、それは、たるみを防止し且つ/又はシャワーヘッド506の真直度/湾曲を制御するのに役立つ。
[0026] ガス源532が、バルブ557を介してバッキングプレート512に流体結合され、シャワーヘッド506内のガス通路を通して、シャワーヘッド506とOLEDパターニング済み基板250との間の処理エリアにガスを提供する。チャンバ500に液体前駆体を供給するためのアンプル551が、ポンプ552、流体ガス抜き器553、気化器555、及びバルブ556に連結される。減圧ポンプ510が、プロセス空間を所望の圧力に維持するためにチャンバ500に結合される。RF源528が、整合ネットワーク(match network)590を介して、バッキング板512及び/又はシャワーヘッド506に結合され、RF電流をシャワーヘッド506に提供する。RF電流は、シャワーヘッド506と基板支持体518との間に電場を生成する。それによって、プラズマが、シャワーヘッド506と基板支持体518との間のガスから生成されてよい。
[0027] 誘導結合遠隔プラズマ源などの遠隔プラズマ源530が、ガス源532とバッキング板512との間に結合される。基板の処理と処理との間に、洗浄ガスが遠隔プラズマ源530に提供されてよく、それによって、遠隔プラズマが生成される。遠隔プラズマ源530によって生成された遠隔プラズマからのラジカルが、チャンバ500に提供されてよく、チャンバ500の構成要素を洗浄する。洗浄ガスは、RF源528によって更に励起されてよく、シャワーヘッド506に提供される。
[0028] シャワーヘッド506は、更に、シャワーヘッドサスペンション534によってバッキング板512に結合される。一実施形態では、シャワーヘッドサスペンション534が、可撓性の金属スカート(metal skirt)である。シャワーヘッドサスペンション534は、シャワーヘッド506が上に載置されてよいリップ部536を有してよい。チャンバ500を密封するために、バッキング板512が、チャンバ壁502に結合されたレッジ514の上面に置かれてよい。
[0029] システムコントローラ501は、チャンバ500の様々な構成要素を制御するように構成されている。システムコントローラ501は、メモリ(例えば、不揮発性メモリ)及びサポート回路と共に動作可能なプログラマブル中央処理装置(CPU)を含む。サポート回路は、従来、CPUに結合され、キャッシュ、クロック回路、入力/出力サブシステム、電源など、及びチャンバ500の様々な構成要素に結合されたそれらの組み合わせを備え、それらの制御を容易にする。CPUは、積層造形システム300の様々な構成要素やサブプロセッサを制御するために、プラグラム可能な論理制御装置(PLC)などの工業的な環境内で使用される汎用コンピュータプロセッサの任意の形態のうちの1つである。CPUに結合されたメモリは、非一時的であり、典型的には、ランダムアクセスメモリ(RAM)、読み出し専用メモリ(ROM)、フロッピーディスクドライブ、ハードディスク、又は他の任意の形態のローカル若しくはリモートのデジタル記憶装置といった、容易に入手可能なメモリのうちの1以上である。
[0030] 図6は、本明細書で説明される実施形態による、OLEDパターニング済み基板250を封入するための方法600のフロー図である。方法600の動作は、図5及び図7A~図7Cと併せて説明されるが、該方法の動作を任意の順序で実行するように構成された任意のチャンバが、本明細書で説明される実施形態の範囲内に含まれることを、当業者は理解するだろう。方法600の実施形態は、図5のチャンバ500などの本明細書で説明されるチャンバ動作のうちの1以上と組み合わせて使用されてよい。方法600は、指示命令を含むコンピュータ可読媒体として、コントローラ501に記憶され得るか又はコントローラ501によってアクセスされ得る。該指示命令は、コントローラ501のプロセッサによって実行されたときに、チャンバ500に方法600を実行させる。
[0031] 図7A~図7Cは、図6の封入方法600の異なる段階中の壁270構造の概略断面図を示している。方法600は、OLEDパターニング済み基板250を、処理チャンバ500などのプラズマ処理チャンバ内に配置することによって、プロセス610で開始する。OLEDパターニング基板250は、OLEDデバイス構造、例えばデバイス260(図示せず)、並びに、図7Aで示されるような、及び図3Bを参照して説明されたものと同様な、基板252の表面上に予め形成された壁270を有する。
[0032] プロセス620では、図7Bで示されるように、側壁平坦化層が、壁270を含むOLEDパターニング済み基板250の上に堆積される。側壁平坦化層710は、波形側壁271上の1以上の空隙又は間隙を充填し、壁270の表面粗さを克服する平坦化界面層を提供し、空隙又は継ぎ目なしに側壁271及びOLEDパターニング済み基板250の上に平坦化側壁層を生成し、したがって、水分又は酸素からの欠陥の可能性を最小化する。側壁平坦化層710は、フッ素化プラズマ重合ヘキサメチルジシロキサン(pp-HMDSO:F)を含んでよく、チャンバ500などのPECVDチャンバ内で堆積されてよく、優れた粒子被覆性能及び表面平坦化効果を提供する。側壁平坦化層710は、約0.1μmから約1.0μmの間、例えば約0.1μmから約0.3μm間の合計厚さを有して、略80~90nm(頂から谷へ)のパターニング済み側壁粗さを克服する。pp-HMDSO:F層の堆積は、1以上のフッ素含有ガス及びHMDSOガスをO2又ははN2Oガスと共に流すことによって実現される。フッ素含有ガスは、フッ化窒素(NF3)、フッ化ケイ素(SiF4)、フッ素ガス(F2)、四フッ化炭素(CF4)、又はそれらの任意の組み合わせであってよい。フッ素がドープされたプラズマ重合HMDSO層は、優れた粒子被覆性能及び表面平坦化効果を有する。結果として生じる側壁平坦化層710は、10原子パーセント未満のフッ素含有量を有する。
[0033] pp-HMDSO:Fの堆積中、フッ素含有ガスとHMDSOガスとの流量の比率は、約0.25と約1.5との間であってよい。HMDSO中の炭素含有量は、10%を超えてよい。側壁平坦化層710を堆積させるときに、HMDSOは、最初はアンプル551から提供される液体前駆体であるが、蒸気状態にあるときにより良好な被覆及び均一性を提供する。したがって、HMDSOは、先ず流体ガス抜き器553を通って流れ、次いで気化器555を通って流れることによって蒸気に変換され、その後、チャンバ500に供給される。一実施形態では、pp-HMDSO:FのPECVDが、以下の条件下で行われる。SiF4が、125標準立方センチメートル/分(sccm)の流量を有し、HMDSOが、300sccmの流量を有する。換言すれば、SiF4とHMDSOとの比率は、約0.40と約0.45との間である。プラズマが700Wで生成され、チャンバ圧力が約1800mtorrである。PECVDは、摂氏約80度で堆積され、OLEDパターニング済み基板250とPECVDチャンバ500のシャワーヘッド506との間の距離は、約650ミルなどの約500~1200ミルの間である。
[0034] 一実施形態では、マスク(図示せず)がOLEDパターニング済み基板250の上に位置合わせされる。それによって、壁270がマスクの開口部を通して露出される。マスクは、OLEDデバイス構造260がマスクによってカバーされるように配置される。それによって、その後に堆積される任意のpp-HMDSO:F材料は、マスク内の開口部を通って堆積するが、マスクによってカバーされているOLEDデバイス上には堆積しない。マスクは、金属材料から作製されてよい。
[0035] pp-HMDSO:Fを含む側壁平坦化層710は、応力解放、粒子適合性、及び可撓性を含む、特性を有してよい。pp-HMDSO:F側壁平坦化層710のこれらの特性は、pp-HMDSO:Fを含む側壁平坦化層710が、表面の凹凸を平坦化して、平滑な表面を形成することを可能にする。しかし、pp-HMDSO:F側壁平坦化層の形成プロセスに起因して、pp-HMDSO:F側壁平坦化層は、物理的に軟らかい場合があり、これはバリア層、すなわち封入層と共に積層されるときに統合性の問題を課す。軟らかいpp-HMDSO:F緩衝層の上にバリア層が積層されると、しわのある表面が形成される。しわのある表面は、水分の侵入を受けやすい欠陥を作り出す1以上の空隙及び間隙を生成することがある。加えて、軟らかいpp-HMDSO:F層は、その光透過性を失い、デバイスをトップエミッションOLEDデバイスとして不適切にする。
[0036] 側壁平坦化層710を硬くし、しわのある表面が形成されるのを防止するために、側壁平坦化層710のプラズマ硬化が行われる。プロセス630では、側壁平坦化層710が、減圧環境内で硬化される。一実施形態では、側壁平坦化層710が、側壁平坦化層710の堆積と同じプロセスチャンバ内で硬化される(すなわち、インシトゥ硬化プロセス)。硬化は、硬化が行われるチャンバ内に水(H2O)を生成するように構成された、混合ガスプラズマ、又はガス状混合物から生成されたプラズマを使用して行われる。混合ガスプラズマは、凝縮硬化のために水を生成するように構成され、それは、チャンバの中に水分を導入する。混合ガスプラズマは、アンモニア(NH3)、亜酸化窒素(N2O)、水素(H2)、及び酸素(O2)の群から選択される2以上のガスを含んでよい。例えば、混合ガスプラズマは、NH3及びN2O、H2及びN2O、H2及びO2、又はNH3及びO2を含んでよい。一実施形態では、混合ガスプラズマが、フッ化窒素(NF3)、フッ化ケイ素(SiF4)、フッ素ガス(F2)、及び/又は四フッ化炭素(CF4)などの、フッ素を更に含んでよい。
[0037] 混合ガスプラズマ中の混合ガスの比率は、OLEDパターニング済み基板250と処理チャンバ500のシャワーヘッド506との間の間隔に依存する。例えば、OLEDパターニング済み基板250とシャワーヘッド506との間の間隔が約650ミルである場合、1:1の比率のNH3とN2Oとが、約10~15秒の硬化持続時間だけ利用されてよい。別の一実施例では、OLEDパターニング済み基板250とシャワーヘッドとの間の間隔が約1000ミルである場合、3:1の比率のNH3とN2Oとが、約30秒の硬化持続時間だけ利用されてよい。したがって、硬化持続時間は、混合ガスプラズマ中の混合ガスの比率、及びOLEDパターニング済み基板250とシャワーヘッド506との間の間隔に依存する。したがって、硬化持続時間は、混合ガスプラズマの混合ガスの間のより高い比率を補償するため、及び基板250とシャワーヘッド506との間のより大きな間隔を補償するために増加されてよい。硬くされた側壁平坦化層710は、その上に1以上の緩衝層が続いて堆積されたときに、その可撓性及び光透過性を維持する。
[0038] プロセス640では、プロセス620及びプロセス630を1以上の回数だけ繰り返して、1以上の更なる側壁平坦化層710を個別に堆積させる。更なる層を堆積させる前に、各堆積された層を硬化させる。各更なる層は、1以上の更なる副層がその後にその上に堆積されるときに、その可撓性及び光透過性を維持する。
[0039] 完成した側壁平坦化層710は、約0.1~1.0μmの厚さを有してよい。一実施形態では、所望の厚さの完成した側壁平坦化層710を形成するために、第1の硬化された側壁平坦化層710上に堆積される1~10の更なる層を要することがある。別の一実施形態では、完成した側壁平坦化層710が、3つの層を含み、各層は、合計厚さ0.3μmに対して約0.1μmの厚さを有する。完成した側壁平坦化層710は、その可撓性を維持し、側壁表面粗さを克服して、その後にその上に堆積されるバリア層用の平坦化表面を提供する。
[0040] 方法600のプロセス650では、バリア層、すなわち封入層が、側壁平坦化層710を覆って基板上に堆積されて、OLEDデバイス構造及び壁270などのパターニング済み特徴を水分及び酸素から保護するためのキャッピング層として働く。プロセス650では、図7Cで示されるように、バリア層720が、側壁平坦化層710及び基板252上に堆積される。バリア層720は、窒化ケイ素(SiN)、酸窒化ケイ素(SiON)、二酸化ケイ素(SiO2)、又は他の適切な誘電体層などの、誘電体層である。バリア層720は、約0.7μmなどの約0.1μmと1.0μmと間の厚さを有してよい。バリア層720は、CVD、PECVD、物理的気相堆積(PVD)、スピンコーティング、又は他の適切な技法などの、適切な堆積技法によって堆積されてよい。更なるバリア層を追加して、OLEDデバイスのパターニング済み基板及びその上に設けられた特徴を更に封入及び保護してよい。
[0041] 側壁平坦化層の堆積、側壁平坦化層の硬化、及び本明細書で説明されるようなバリア層の堆積は、PECVDチャンバ500などの単一の堆積チャンバの減圧環境内で行われてもよい。単一の堆積チャンバの減圧環境内で堆積及び硬化動作を実行することにより、側壁平坦化層710及びバリア層720を、減圧を破壊する必要なく形成することができ、これにより、様々な層の層間剥離が排除又は低減され、更にプロセスチャンバの中に汚染物質が導入されるリスクが排除又は低減される。
[0042] 汚染のリスクを更に最小限に抑えるために、堆積サイクルの間にプロセスチャンバ500のパージが実行されてよい。一実施形態では、第1の側壁平坦化層710が堆積され、次いでチャンバがパージされ、その結果、側壁平坦化層の堆積に使用されたガスは、後続の硬化プロセスのためにチャンバ内に存在しない。側壁平坦化層の複数の層の各層が堆積されると、チャンバ500がパージされ、次いで、側壁平坦化層が硬化される。パージプロセスは、各堆積及び硬化プロセスの後に、側壁平坦化層のための所望の厚さが到達されるまで行われる。次いで、チャンバは、再びパージされてよく、その結果、側壁平坦化層の複数の層の堆積及び硬化に使用されたガスは、その後のバリア層堆積プロセスのためにチャンバ内に存在しない。一実施形態では、チャンバが、側壁堆積プロセスの後にパージされず、各硬化プロセスの後にのみパージされる。最後に、バリア層が堆積される。単一チャンバプロセスは、複数チャンバプロセスを使用する場合のチャンバの数(及び整備費用)を低減させるのみならず、サイクル時間を低減させる点で有利であってよい。
[0043] 要約すると、ディスプレイデバイス用のOLEDパターニング済み基板は、OLEDパターニング済み基板の壁特徴の側壁に沿った波形空隙を充填する側壁平坦化層を有するように形成される。壁特徴は、OLEDパターニング済み基板に統合され、カメラレンズ、スピーカ、マイクロホン、及びセンサなどのような、更なるディスプレイデバイス特徴用の支持を提供する。側壁平坦化層は、次の層が形成される前に各層が硬化されるpp-HMDSO:Fの複数の層であってよい。側壁平坦化層の上にバリア層が形成されて、OLEDパターニング済み基板上の壁特徴及びOLEDデバイスを、OLEDデバイスの寿命を制限する水分及び酸素から保護する。更に、側壁平坦化層とバリア層とは、単一プロセスチャンバの減圧環境内で堆積及び硬化される。単一の堆積チャンバの減圧環境内で堆積及び硬化動作を実行することによって、側壁平坦化層及びバリア層が、更に減圧を破壊する必要なしに形成されることを可能にし、それは、様々な層の層間剥離及び可能な欠陥を更に排除し又は低減させる。更に、汚染物質がプロセスチャンバに導入されるリスクが排除されるか又は低減され、これにより、側壁平坦化層が、その可撓性及び光透過性を維持することを可能にする。更に、単一の堆積チャンバの減圧環境内で堆積及び硬化動作を行うことによって、封入されたOLEDパターニング済み基板の形成の方法が単純化され、それは、関連費用を低減させてよい。
[0044] 上記の説明は本開示の実施形態を対象としているが、本開示の基本的な範囲を逸脱しなければ、本開示の他の実施形態及び更なる実施形態が考案されてよく、本開示の範囲は以下の特許請求の範囲によって決まる。

Claims (19)

  1. 有機発光ダイオード(OLED)パターニング済み基板上に封入構造を形成するための方法であって、
    壁構造を有するOLEDパターニング済み基板であって、前記壁構造が当該基板の表面上に形成され、前記壁構造の側壁が少なくとも1つの波形表面を有するOLEDパターニング済み基板を、プラズマ処理チャンバ内に配置すること、及び
    前記少なくとも1つの波形表面に沿った複数の空隙のうちの少なくとも1つを充填する側壁平坦化層を、前記壁構造上に直接堆積させることを含む、方法。
  2. 前記側壁平坦化層を堆積させることが、フッ素化ヘキサメチルジシロキサン(HMDSO:F)のガス前駆体を流すことを含む、請求項1に記載の方法。
  3. 前記プラズマ処理チャンバ内で混合ガスプラズマを使用して前記側壁平坦化層を硬化させることを更に含む、請求項1に記載の方法。
  4. 前記側壁平坦化層を堆積させることを繰り返すことを更に含む、請求項1に記載の方法。
  5. 前記側壁平坦化層を硬化させることを繰り返すことを更に含む、請求項4に記載の方法。
  6. 前記側壁平坦化層の厚さが、0.1μmから1.0μmの間である、請求項1に記載の方法。
  7. 前記側壁平坦化層が、10%を超える炭素含有量を有する、請求項1に記載の方法。
  8. ッ素化ヘキサメチルジシロキサン(HMDSO:F)の液体前駆体が、前記プラズマ処理チャンバに入る前に、ガス抜き器を通って流れる、請求項2に記載の方法。
  9. ッ素化ヘキサメチルジシロキサン(HMDSO:F)の前記液体前駆体が、前記プラズマ処理チャンバに入る前に、前記ガス抜き器から気化器を通って流れる、請求項8に記載の方法。
  10. 前記側壁平坦化層上にバリア層を形成することを更に含む、請求項1に記載の方法。
  11. 基板、
    前記基板の表面上に形成された複数の有機発光ダイオード(OLED)デバイス、
    前記基板の前記表面上に形成された少なくとも1つの壁構造であって前記壁構造の側壁が少なくとも1つの波形表面を有する少なくとも1つの壁構造、及び
    前記壁構造の上に配置され、前記少なくとも1つの波形表面に沿った複数の空隙のうちの少なくとも1つを充填する側壁平坦化層を含む、パターニング済み基板。
  12. 前記側壁平坦化層が、フッ素化プラズマ重合ヘキサメチルジシロキサン(pp-HMDSO:F)を含む、請求項11に記載のパターニング済み基板。
  13. 前記側壁平坦化層が、10%を超える炭素含有量を有する、請求項12に記載のパターニング済み基板。
  14. 前記側壁平坦化層が、前記少なくとも1つの壁構造上に直接堆積される、請求項11に記載のパターニング済み基板。
  15. 前記壁構造が、レジスト材料の複数の層から形成されている、請求項11に記載のパターニング済み基板。
  16. 前記少なくとも1つの波形表面が、前記レジスト材料の前記複数の層によって形成されている、請求項15に記載のパターニング済み基板。
  17. 前記側壁平坦化層上に形成されたバリア層を更に含む、請求項11に記載のパターニング済み基板。
  18. 有機発光ダイオード(OLED)パターニング済み基板上に封入構造を形成するためのプラズマ処理チャンバであって、
    前記プラズマ処理チャンバの処理領域内に配置された基板支持体、
    前記基板支持体に対向する、前記処理領域内に配置されたシャワーヘッド、
    前記シャワーヘッドに結合されたガス源、
    前記プラズマ処理チャンバに液体前駆体を提供するように構成されたアンプル、並びに
    前記パターニング済み基板上に封入構造を形成するためのプロセスを制御するように構成されたコントローラ
    を備え、
    前記コントローラは、指示命令を含むコンピュータ可読媒体を備え、前記指示命令は、前記コントローラのプロセッサによって実行されると、前記プラズマ処理チャンバに、
    壁構造を有するOLEDパターニング済み基板であって、前記壁構造が当該基板の表面上に形成され、前記壁構造の側壁が少なくとも1つの波形表面を有するOLEDパターニング済み基板を、前記プラズマ処理チャンバ内に配置すること、及び
    前記少なくとも1つの波形表面に沿った複数の空隙のうちの少なくとも1つを充填する側壁平坦化層を、前記壁構造上に直接堆積させるこ
    を行わせる、
    ラズマ処理チャンバ。
  19. 前記指示命令が前記プラズマ処理チャンバに、前記側壁平坦化層上にバリア層を形成することを更に行わせる、請求項18に記載のプラズマ処理チャンバ。
JP2022550123A 2020-02-28 2021-02-02 薄膜封入を改善するための方法 Active JP7450051B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202062983067P 2020-02-28 2020-02-28
US62/983,067 2020-02-28
PCT/US2021/016243 WO2021173309A1 (en) 2020-02-28 2021-02-02 Processes for improving thin-film encapsulation

Publications (2)

Publication Number Publication Date
JP2023515932A JP2023515932A (ja) 2023-04-17
JP7450051B2 true JP7450051B2 (ja) 2024-03-14

Family

ID=77491919

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022550123A Active JP7450051B2 (ja) 2020-02-28 2021-02-02 薄膜封入を改善するための方法

Country Status (5)

Country Link
US (1) US20230172033A1 (ja)
JP (1) JP7450051B2 (ja)
KR (1) KR20220147650A (ja)
CN (1) CN115210900A (ja)
WO (1) WO2021173309A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111755625A (zh) * 2020-06-24 2020-10-09 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140256070A1 (en) 2013-03-11 2014-09-11 Applied Materials, Inc. Plasma curing of pecvd hmdso film for oled applications
US20160005998A1 (en) 2014-07-03 2016-01-07 Applied Materials, Inc. Afluorine-containing polymerized hmdso applications for oled thin film encapsulation
JP2016517134A (ja) 2013-03-04 2016-06-09 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated Oled薄膜カプセル化のためのフッ素含有プラズマ重合hmdso
US20160336542A1 (en) 2015-05-14 2016-11-17 Applied Materials, Inc. Encapsulating film stacks for oled applications
WO2018155419A1 (ja) 2017-02-21 2018-08-30 株式会社アルバック 気化器および素子構造体の製造装置
US20180331328A1 (en) 2017-05-15 2018-11-15 Applied Materials, Inc. Cvd thin film stress control method for display application
US20190109300A1 (en) 2017-10-10 2019-04-11 Applied Materials, Inc. Planarizing hmdso buffer layer with chemical vapor deposition

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201101478A (en) * 2009-03-25 2011-01-01 Toppan Printing Co Ltd Organic electroluminescence device, method for manufacturing the same, image display device, and method for manufacturing the same
US9214340B2 (en) * 2014-02-05 2015-12-15 Applied Materials, Inc. Apparatus and method of forming an indium gallium zinc oxide layer
KR102583898B1 (ko) * 2018-04-30 2023-10-04 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
KR102684681B1 (ko) * 2018-08-09 2024-07-15 엘지디스플레이 주식회사 관통홀을 구비한 표시패널을 포함하는 표시장치
KR102598230B1 (ko) * 2018-08-13 2023-11-03 삼성디스플레이 주식회사 표시 장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016517134A (ja) 2013-03-04 2016-06-09 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated Oled薄膜カプセル化のためのフッ素含有プラズマ重合hmdso
US20140256070A1 (en) 2013-03-11 2014-09-11 Applied Materials, Inc. Plasma curing of pecvd hmdso film for oled applications
US20160005998A1 (en) 2014-07-03 2016-01-07 Applied Materials, Inc. Afluorine-containing polymerized hmdso applications for oled thin film encapsulation
US20160336542A1 (en) 2015-05-14 2016-11-17 Applied Materials, Inc. Encapsulating film stacks for oled applications
WO2018155419A1 (ja) 2017-02-21 2018-08-30 株式会社アルバック 気化器および素子構造体の製造装置
US20180331328A1 (en) 2017-05-15 2018-11-15 Applied Materials, Inc. Cvd thin film stress control method for display application
US20190109300A1 (en) 2017-10-10 2019-04-11 Applied Materials, Inc. Planarizing hmdso buffer layer with chemical vapor deposition

Also Published As

Publication number Publication date
US20230172033A1 (en) 2023-06-01
JP2023515932A (ja) 2023-04-17
CN115210900A (zh) 2022-10-18
KR20220147650A (ko) 2022-11-03
WO2021173309A1 (en) 2021-09-02

Similar Documents

Publication Publication Date Title
US10181581B2 (en) Fluorine-containing plasma polymerized HMDSO for OLED thin film encapsulation
US9431631B2 (en) Plasma curing of PECVD HMDSO film for OLED applications
US10224507B2 (en) Fluorine-containing polymerized HMDSO applications for OLED thin film encapsulation
KR101898161B1 (ko) 버퍼층을 포함하는 금속 산화물막 증착 방법
JP7450051B2 (ja) 薄膜封入を改善するための方法
JP7317975B2 (ja) Hmdso熱安定性のための方法
KR20230082729A (ko) 절연막 형성 방법
JP3748837B2 (ja) 半導体装置の製造方法
KR20160061129A (ko) 적층막 제조방법
KR20240151218A (ko) 안정한 산질화규소 층들 및 이들을 제조하는 프로세스들
KR20040087615A (ko) 고밀도 플라즈마 화학기상증착 공정

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221110

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240304

R150 Certificate of patent or registration of utility model

Ref document number: 7450051

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150