KR20040087615A - 고밀도 플라즈마 화학기상증착 공정 - Google Patents

고밀도 플라즈마 화학기상증착 공정 Download PDF

Info

Publication number
KR20040087615A
KR20040087615A KR1020030022062A KR20030022062A KR20040087615A KR 20040087615 A KR20040087615 A KR 20040087615A KR 1020030022062 A KR1020030022062 A KR 1020030022062A KR 20030022062 A KR20030022062 A KR 20030022062A KR 20040087615 A KR20040087615 A KR 20040087615A
Authority
KR
South Korea
Prior art keywords
gas
high density
density plasma
semiconductor substrate
injecting
Prior art date
Application number
KR1020030022062A
Other languages
English (en)
Inventor
원제형
채승기
허노현
김기상
황완구
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030022062A priority Critical patent/KR20040087615A/ko
Publication of KR20040087615A publication Critical patent/KR20040087615A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45557—Pulsed pressure or control pressure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

고밀도 플라즈마 화학기상증착 공정을 제공한다. 이 공정은 공정챔버 내에 반도체기판을 로딩하는 것을 구비한다. 상기 공정 챔버 내로 실리콘 소스 가스, 산소 가스, 염소함유 화학적 식각가스(chlorine-based chemical etching gas), 물리적 식각가스 및 수소 가스를 포함하는 메인 공정 가스들을 주입한다. 그 결과, 상기 반도체기판 상부에 고밀도 플라즈마가 생성되고 상기 반도체기판은 상기 고밀도 플라즈마에 기인하여 550℃ 내지 650℃의 높은 온도로 가열된다. 이에 따라, 상기 반도체기판 상에 신뢰성 있는 순수한 실리콘 산화막이 형성된다.

Description

고밀도 플라즈마 화학기상증착 공정{High density plasma chemical vapor deposition process}
본 발명은 반도체소자의 제조공정에 관한 것으로, 특히 고밀도 플라즈마 화학기상증착 공정에 관한 것이다.
반도체소자의 집적도가 증가함에 따라, 서로 이웃하는 배선들 사이의 갭 영역은 점점 좁아지고 있다. 이에 따라, 상기 갭 영역은 높은 어스펙트 비율(high aspect ratio)을 갖는다. 이러한 높은 어스펙트 비율을 갖는 갭 영역은 후속공정에서 형성되는 층간절연막과 같은 물질막으로 완전히 채워져야 한다. 상기 층간절연막은 일반적으로 저압 화학기상증착 공정을 사용하여 형성한다. 이 경우에, 상기저압 화학기상증착 공정을 사용하여 상기 높은 어스펙트 비율을 갖는 갭 영역을 채우는 데 한계가 있다. 이에 따라, 최근에 우수한 갭 충진(gap filling) 특성을 보이는 고밀도 플라즈마 CVD 기술이 고집적 반도체소자의 제조에 널리 사용되고 있다. 상기 고밀도 플라즈마 CVD 공정은 번갈아가면서 반복적으로(alternately and repeatedly) 실시되는 증착 공정 및 스퍼터 식각 공정으로 이루어진다.
상기 고밀도 플라즈마 CVD 공정이 미국특허공개번호(US patent publication number) US 2001/0019903 A1에 "유도결합 플라즈마 화학기상증착(inductively coupled plasma CVD)"라는 제목으로 셔플보담 등(shufflebotham et al.)에 의해 개시된 바 있다. 셔플보담 등에 따르면, 반도체기판 상에 서로 인접한 도전성 배선들을 형성하고, 상기 도전성 배선들을 갖는 반도체기판을 공정 챔버 내에 설치된 척(chuck) 상에 로딩시킨다. 이어서, 상기 공정 챔버 내로 사일레인(SiH4) 가스, SiF4가스 또는 다이사일레인(Si2H6) 가스 등과 같은 실리콘 함유 가스(silicon-containing gas)와 아울러서 수소, 산소, 질소, 암모니아(NH3) 가스 또는 NF3가스와 같은 반응가스(reactant gas)를 상기 공정 챔버 내로 주입시키어 상기 반도체기판 상에 상기 도전성 배선들 사이의 갭 영역을 채우는 물질막을 형성한다. 상기 물질막을 형성하기 전에, 상기 척은 80℃ 내지 200℃의 온도를 유지한다. 이에 따라, 낮은 스트레스를 갖는 물질막이 형성된다.
그러나, 셔플보담 등에 따르면, 상기 물질막은 불소원자들을 함유할 수있다. 이는 상기 SiF4가스 또는 NF3가스와 같은 불소 함유 가스(fluorine-based gas)로부터 분해된(dissociated) 불소원자들이 상기 공정 챔버의 배출구(outlet)를 통하여 완전히 배출되지(exhausted) 않을 수 있기 때문이다. 상기 반응가스로서 수소 가스를 사용하는 경우에, 상기 수소 가스 내의 수소원자들은 상기 불소원자들과 반응하여 불산(HF; hydrofluoric acid)을 생성시킨다. 그럼에도 불구하고, 상기 불산은 200℃이하의 낮은 온도에서 기화되지 않는다. 이에 따라, 상기 수소가스를 상기 반응가스로서 사용할지라도, 상기 불소원자들은 여전히 상기 물질막 내에 잔존할 수 있다. 이러한 불소원자들은 상기 물질막 내에 허파 형태의 결함들을 생성시킬 수 있다. 이에 더하여, 상기 수소가스를 상기 반응가스로서 사용하는 경우에, 상기 수소가스 내의 수소원자들 역시 상기 물질막 내에 잔존할 수 있다. 이러한 수소원자들은 후속의 열공정 동안 상기 물질막 내에 버블결함들(bubble defects)을 생성시킬 수 있다.
또한, 상기 공정챔버는 일반적으로 알루미늄 산화물(Al2O3)로 형성된다. 이에 따라, 상기 물질막의 형성 동안, 상기 불소 함유 가스(fluorine-based gas)로부터 분해된 불소원자들은 상기 공정 챔버와 반응하여 상기 공정챔버를 식각한다. 결과적으로, 상기 공정 챔버 내의 반도체기판은 알루미늄원자들에 의해 오염될 수 있다. 이에 더하여, 상기 반응가스로서 질소 또는 질소 함유 가스(nitrogen-based gas)를 사용하는 경우에, 상기 질소원자들은 상기 물질막, 예컨대 실리콘 산화막과 반응하여 실리콘 옥시나이트라이드막 또는 실리콘 질화막을 생성한다. 이에 따라,상기 물질막은 국부적으로 불균일한 식각률을 보일 수 있다. 결과적으로, 상기 물질막을 식각하여 콘택홀을 형성하는 경우에, 상기 콘택홀은 비정상적인 프로파일을 갖거나 완전히 오픈되지 않을 수 있다.
한편, 일본특허공개번호들(Japanese patent publication numbers) 10092816 A 및 10229081 A는 반도체기판 상에 저유전상수(low dielectric constant)를 갖는 실리콘 산화막, 즉 불소함유 실리콘 산화막(a fluorine doped silicon oxide layer)을 의도적으로 형성하기 위한 공정을 개시한다. 상기 불소함유 실리콘 산화막은 SiF4가스를 사용하여 형성된다. 이 경우에, 상기 반도체기판은 상기 실리콘 산화막이 상기 SiF4가스로부터 분해된 불소원자들을 함유하도록 하기 위하여 400℃이하의 낮은 온도를 유지한다.
본 발명이 이루고자 하는 기술적 과제는 불소, 수소 및 질소의 조성비(composition rate)를 최소화시키면서 갭 충진(gap filling) 특성을 개선시킬 수 있는 고밀도 플라즈마 CVD 공정을 제공하는 데 있다.
도 1은 본 발명의 실시예들에 사용되는 고밀도 플라즈마 CVD 장비를 보여주는 개략도(schematic view)이다.
도 2는 본 발명의 실시예들을 설명하기 위한 공정 순서도(process flow chart)이다.
도 3은 본 발명의 실시예들을 설명하기 위한 단면도이다.
상기 기술적인 과제를 이루기 위하여 본 발명은 갭 영역을 충진(fill up)시킬 수 있는 신뢰성 있는(reliable) 실리콘 산화막을 형성하기 위한 고밀도 플라즈마 CVD 공정을 제공한다.
본 발명의 일 양태에 따르면, 상기 고밀도 플라즈마 CVD 공정은 반도체기판을 공정 챔버 내로 로딩시키는 것을 포함한다. 상기 공정 챔버 내로 실리콘 소스 가스, 산소 가스, 염소함유 화학적 식각가스(chlorine-based chemical etching gas), 물리적 식각가스(physical etching gas) 및 수소 가스를 포함하는 메인 공정 가스들을 주입한다. 그 결과, 상기 반도체기판 상부에 고밀도 플라즈마가 생성되고, 상기 반도체기판은 상기 고밀도 플라즈마에 기인하여 550℃ 내지 650℃ 정도의 높은 온도로 가열된다. 이에 따라, 상기 메인 공정가스들이 반응하여 상기 반도체기판 상에 실리콘 산화막이 형성된다.
상기 고밀도 플라즈마는 상기 메인 공정가스들을 주입하는 동안 상기 공정 챔버의 외부에 설치된 유도코일(induction coil) 및 상기 반도체기판에 각각 플라즈마 전력(plasma power) 및 바이어스 전력(bias power)를 인가함으로써 생성된다. 상기 플라즈마 전력 및 바이어스 전력은 각각 2500와트 내지 5000와트 및 800와트 내지 4000와트인 것이 바람직하다.
상기 실리콘 소스 가스는 사일레인(SiH4) 가스 또는 다이사일레인(Si2H6) 가스일 수 있다. 또한, 상기 염소함유 화학적 식각가스(chlorine-based chemical etching gas)는 염소가스, CCL4가스 또는 BCL3가스일 수 있다. 이에 더하여, 상기 물리적 식각가스는 헬리움 가스일 수 있다. 상기 실리콘 소스가스는 상기 실리콘 산화막의 형성에 요구되는 실리콘 원자들을 제공하기 위한 가스이고, 상기 염소함유 화학적 식각가스는 상기 실리콘 산화막의 화학적 식각에 요구되는 염소이온들을 제공하기 위한 가스이다. 또한, 상기 물리적 식각가스는 상기 실리콘 산화막의 물리적 식각, 즉 스퍼터 식각에 요구되는 이온들을 제공하기 위한 가스이다. 상기 염소이온들의 대부분은 상기 수소가스들로부터 분해된 수소이온들과 반응하여 염산(HCl)을 형성하고, 상기 염산은 상기 반도체기판의 높은 온도에 기인하여 기화된다. 이에 따라, 상기 기화된 염산 가스는 상기 공정챔버의 배출구(outlet)를 통하여 배기된다(exhausted). 결과적으로, 상기 메인 공정가스들을 주입하는 동안 화학적 식각공정, 물리적 식각공정 및 증착 공정이 동시에 이루어지고, 상기 반도체기판 상에 형성되는 실리콘 산화막의 벌크 영역 및 표면에 수소이온들 및 염소이온들과 같은 불순물이 잔존하는 것을 방지할 수 있다.
상기 메인 공정가스들을 주입하기 전 또는 후에 상기 공정 챔버 내부로 상기 실리콘 소스 가스 및 상기 산소가스와 아울러서 상기 물리적 식각가스로 이루어진 예비 공정가스들을 추가로 주입할 수 있다. 상기 예비 공정 가스들을 주입하는 경우에, 증착 공정 및 물리적 식각공정만이 실시된다. 이에 따라, 상기 예비 공정 가스들을 주입하는 공정은 상기 메인 공정가스들을 주입하는 공정에 비하여 높은 증착률을 보인다.
본 발명의 다른 양태에 따르면, 상기 고밀도 플라즈마 공정은 반도체기판을 공정 챔버 내로 로딩시키는 것을 포함한다. 상기 공정 챔버 내로 실리콘 소오스 가스, 산소 가스 및 물리적 식각가스를 포함하는 예비 공정가스들을 주입하여 상기 반도체기판 상부에 고밀도 플라즈마를 생성시킴과 동시에 상기 반도체기판 상에 초기 실리콘 산화막을 형성한다. 이 경우에, 상기 반도체기판은 상기 고밀도 플라즈마에 기인하여 550℃ 내지 650℃의 높은 온도로 가열된다. 상기 예비 공정가스들의주입을 차단시킨 후에, 상기 공정 챔버 내로 염소함유 화학적 식각가스 및 수소 가스를 주입하여 상기 초기 실리콘 산화막을 화학적으로 식각한다. 이어서, 상기 화학적 식각가스 및 수소가스의 주입을 차단시킨 후에, 상기 공정 챔버 내로 상기 예비 공정가스들을 다시 주입하여 상기 화학적으로 식각된 실리콘 산화막 상에 추가로 실리콘 산화막을 형성한다.
상기 예비 공정가스들을 주입하는 동안 상기 챔버 내의 압력은 2 내지 4mTorr의 제1 압력으로 유지하고, 상기 염소함유 화학적 식각가스를 주입하는 동안 상기 챔버 내의 압력은 상기 제1 압력보다 높은 제2 압력으로 유지하는 것이 바람직하다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다.
도 1은 본 발명의 실시예에 사용되는 고밀도 플라즈마 CVD 장비를 도시한 개략도이다.
도 1을 참조하면, 도움(dome) 형태의 공정 챔버(1) 내에 척(3)이 설치된다. 상기 공정 챔버(1)는 유도코일(induction coil; 5)에 의해 둘러싸여진다. 상기 척(3) 및 상기 유도코일(5)은 각각 바이어스 전원(bias power source; 7) 및 플라즈마 전원(plasma power source; 9)에 접속된다.
도 2 및 도 3은 각각 본 발명의 실시예들을 설명하기 위한 공정 순서도(process flow chart) 및 단면도이다.
도 1 내지 도 3을 참조하면, 반도체기판(30) 상에 층간절연막(31)을 형성한다. 상기 층간절연막(31) 상에 서로 이웃하는 적어도 2개의 배선 패턴들(interconnection patterns; 36)을 형성한다. 상기 배선 패턴들(36)의 각각은 차례로 적층된 배선(33) 및 캐핑막 패턴(35)을 포함할 수 있다. 결과적으로, 상기 배선 패턴들(36)을 갖는 반도체기판은 표면 단차(surface step diffrence)를 갖는다. 다시 말해서, 상기 배선 패턴들(36) 사이에 소정의 어스펙트 비율을 갖는 갭 영역(G)이 형성된다. 상기 배선 패턴들(36)은 상기 반도체기판(30) 상에 직접적으로 형성될 수도 있다. 이 경우에, 상기 층간절연막(31)을 형성하는 공정은 생략되고, 상기 반도체기판(30)의 소정영역은 상기 배선 패턴들(36) 사이의 갭 영역(G)에 의해 노출될 수 있다.
상기 갭 영역(G)을 갖는 반도체기판을 도 1에 보여진 상기 척(3) 상에 로딩시킨다(도 2의 단계 11). 이어서, 상기 공정 챔버(1) 내의 공기를 진공펌프(도시하지 않음)를 사용하여 배출시키어 상기 공정 챔버(1) 내의 공간(space)을 진공상태로 만든다(도 2의 단계 13). 상기 플라즈마 전원(9) 및 상기 바이어스 전원(7)을 턴온시키어 상기 유도코일(5) 및 상기 척(3)에 각각 플라즈마 전력 및 바이어스 전력을 인가한다(도 2의 단계 15). 상기 플라즈마 전력은 2500와트 내지 5000와트인 것이 바람직하고, 상기 바이어스 전력은 800와트 내지 4000와트인 것이 바람직하다. 또한, 상기 공정 챔버(1) 내로 공정 가스들을 주입시키어 상기 척(3)의 상부에 고밀도 플라즈마를 생성시킨다(도 2의 단계 21). 이 경우에, 상기 공정 챔버(1) 내의 압력은 2mTorr 내지 4mTorr인 것이 바람직하다. 그 결과, 상기 척(3) 상의 상기 반도체기판은 상기 고밀도 플라즈마에 기인하여 약 550℃ 내지 650℃의 온도로 가열되고, 상기 반도체기판 상에 물질막이 형성된다.
상기 공정가스들의 주입(21)은 다양한 방법들을 사용하여 실시될 수 있다.
본 발명의 제1 실시예에 따르면, 상기 공정가스들의 주입(21)은 상기 공정 챔버(1) 내부로 실리콘 소스 가스(silicon source gas), 산소 가스, 염소함유 화학적 식각가스(chlorine-based chemical etching gas), 물리적 식각가스(physical etching gas) 및 수소 가스로 이루어진 메인 공정가스들만을 주입함으로써 성취될 수 있다(도 2의 단계 19a). 상기 실리콘 소스 가스는 사일레인(SiH4) 가스 또는 다이사일레인(Si2H6) 가스일 수 있고, 상기 염소함유 화학적 식각가스는 염소가스, CCl4가스 또는 BCl3가스일 수 있다. 또한, 상기 물리적 식각가스는 헬리움 가스일 수 있다. 상기 메인 공정가스들은 상기 공정 챔버(1) 내에서 서로 반응한다. 그 결과, 상기 반도체기판 상에서 증착공정 및 식각공정이 번갈아가면서 반복적으로 실시되어 최종적으로 실리콘 산화막을 형성한다.
구체적으로, 상기 실리콘 소스 가스는 상기 산소 가스와 반응하여 상기 반도체기판 상에 초기의 얇은 실리콘 산화막(도 3의 37)을 형성한다. 상기 초기의 실리콘 산화막(37)은 도 3에 도시된 바와 같이 상기 배선패턴들(36)의 상부 코너 상에 오버행들(overhangs; 37a)을 가질 수 있다. 이러한 오버행들(37a)은 상기 염소함유 화학적 식각가스로부터 분해된 염소이온들에 의해 화학적으로 식각된다. 좀 더 구체적으로, 상기 염소 이온들은 상기 실리콘 산화막 내의 실리콘 원자들과 반응하여 상기 실리콘 산화막을 식각한다. 그 결과, SiCl4와 같은 부산물(byproduct)이 생성되고, 상기 부산물은 챔버의 외부로 배출된다. 이에 더하여, 상기 물리적 식각가스, 즉 헬리움 가스로부터 분해된 헬리움 이온들은 상기 오버행들(37a)을 물리적으로 식각한다. 결과적으로, 상기 메인 공정가스들이 공급되는 동안, 증착공정 및 식각공정이 번갈아가면서 반복적으로 실시된다. 이에 따라, 상기 갭 영역(G)을 보이드 없이 완전히 채우는 실리콘 산화막이 형성된다.
한편, 상기 증착공정 및 식각공정이 실시되는 동안, 상기 수소가스로부터 분해된 수소이온들은 상기 화학적 식각가스로부터 분해된 상기 염소이온들의 일부와 반응하여 염산(HCl)을 생성시킨다. 상기 염산은 상기 반도체기판 상에서 완전히 기화된다. 이는, 상기 반도체기판이 상기 염산을 기화시키기에 충분한 높은 온도(600℃)를 갖기 때문이다. 이에 따라, 상기 염산 가스는 상기 공정 챔버(1)로부터 배출되어 순수한(pure) 실리콘 산화막을 형성하는 것이 가능하다.
상기 메인 공정가스들을 주입하는 동안 상기 반도체기판 상에 형성되는 실리콘 산화막의 증착률은 낮을 수 있다. 이는, 상기 메인 공정가스들이 화학적 식각가스 뿐만 아니라 물리적 식각가스를 포함하기 때문이다. 따라서, 상기 메인 공정가스들의 주입(19a) 전 및/또는 후에, 상기 공정 챔버(1) 내부로 예비 공정가스들(preliminary process gases)을 주입할 수도 있다(도 2의 단계 17a 및/또는 17b). 상기 예비 공정가스들은 실리콘 소스 가스, 산소 가스 및 헬리움 가스를 포함한다. 이에 따라, 상기 예비 공정가스들의 주입 동안, 상기 실리콘 소스 가스는 상기 산소가스와 반응하여 실리콘 산화막을 형성하고, 상기 헬리움 가스로부터 분해된 헬리움 이온들은 도 3에서 보여진 상기 오버행들(37a)을 물리적으로 식각한다. 결과적으로, 상기 예비 공정가스들의 주입공정은 상기 메인 공정가스들의 주입 공정에 비하여 높은 증착률을 보인다.
본 발명의 제2 실시예에 따르면, 상기 공정가스들의 주입(21)은 상기 제1 실시예에서 설명된 예비 공정가스들의 주입(17a) 후에, 화학적 식각가스의 주입(19b) 및 상기 예비 공정가스들의 주입(17b)을 순차적으로 실시하는 것을 포함한다. 상기 화학적 식각가스의 주입(19b)은 상기 챔버(1) 내로 염소함유 화학적 식각가스와 아울러서 수소 가스를 주입함으로써 달성된다. 상기 염소함유 화학적 식각가스는 제1 실시예와 마찬가지로 염소가스, CCl4가스 또는 BCl3가스일 수 있다. 이에 따라, 상기 화학적 식각가스의 주입(19b) 동안에는 화학적 식각 공정만이 실시된다. 이 경우에, 도 3에 보여진 갭 영역(G)의 어스펙트 비율을 낮추기 위해서는 상기 오버행들(37a)들의 식각 효율을 증대시키는 것이 요구된다. 상기 오버행들(37a)의 식각 효율을 증대시키기 위해서는 상기 화학적 식각가스를 주입하는 동안 상기 챔버(1) 내의 압력을 증가시키는 것이 바람직하다. 구체적으로, 상기 예비 공정가스들을 주입하는 동안 상기 챔버(1) 내의 압력은 2 내지 4mTorr의 제1 압력을 유지하는 것이 바람직하고, 상기 화학적 식각가스들을 주입하는 동안 상기 챔버(1) 내의 압력은 상기 제1 압력보다 높은 제2 압력, 예컨대 1Torr 정도의 압력을 유지하는 것이 바람직하다.
상술한 바와 같이 본 발명의 실시예들에 따르면, 공정가스들의 어느 것도 질소을 함유하지 않는다. 이에 따라, 균일하고 순수한 물질막을 형성할 수 있다. 결과적으로, 상기 물질막을 패터닝하는 경우에 정상적인 프로파일을 얻을 수 있다. 또한, 화학적 에천트(chemical etchant)의 역할을 하는 염소이온들을 수소 가스 및 600℃ 정도의 고온을 사용하여 완전히 기화시킬 수 있으므로 물질막의 표면 및 내부에 함유되는 염소 및 수소의 양들을 현저히 감소시킬 수 있다. 이에 따라, 상기 염소 및 수소에 기인하는 결함들이 생성되는 것을 방지할 수 있다.

Claims (13)

  1. 반도체기판을 준비하고,
    상기 반도체기판을 공정 챔버 내로 로딩시키고,
    상기 공정 챔버 내로 실리콘 소스 가스, 산소 가스, 염소함유 화학적 식각가스(chlorine-based chemical etching gas), 물리적 식각가스(physical etching gas) 및 수소 가스를 포함하는 메인 공정 가스들을 주입하여 상기 반도체기판 상부에 고밀도 플라즈마를 생성시킴과 동시에 상기 반도체기판 상에 실리콘 산화막을 형성하는 것을 포함하되, 상기 반도체기판은 상기 고밀도 플라즈마에 기인하여 550℃ 내지 650℃의 높은 온도로 가열되는 것을 특징으로 하는 고밀도 플라즈마 CVD 공정.
  2. 제 1 항에 있어서,
    상기 고밀도 플라즈마는 상기 메인 공정가스들을 주입하는 동안 상기 공정 챔버의 외부에 설치된 유도코일(induction coil) 및 상기 반도체기판에 각각 플라즈마 전력(plasma power) 및 바이어스 전력(bias power)를 인가함으로써 생성되는 것을 특징으로 하는 고밀도 플라즈마 CVD 공정.
  3. 제 2 항에 있어서,
    상기 플라즈마 전력 및 상기 바이어스 전력은 각각 2500와트 내지 5000와트및 800와트 내지 4000와트인 것을 특징으로 하는 고밀도 플라즈마 CVD 공정.
  4. 제 1 항에 있어서,
    상기 실리콘 소스 가스는 사일레인(SiH4) 가스 또는 다이사일레인(Si2H6) 가스이고, 상기 염소함유 화학적 식각가스는 염소 가스, CCL4가스 또는 BCL3가스인 것을 특징으로 하는 고밀도 플라즈마 CVD 공정.
  5. 제 1 항에 있어서,
    상기 메인 공정가스들을 주입하기 전에,
    상기 공정 챔버 내로 상기 실리콘 소오스 가스 및 상기 산소 가스와 아울러서 물리적 식각가스를 포함하는 예비 공정 가스들을 주입하여 상기 반도체기판 상부에 상기 고밀도 플라즈마를 생성시킴과 동시에 상기 반도체기판 상에 초기 실리콘 산화막을 형성하는 것을 더 포함하는 것을 특징으로 하는 고밀도 플라즈마 CVD 공정.
  6. 제 5 항에 있어서,
    상기 물리적 식각가스는 헬리움 가스인 것을 특징으로 하는 고밀도 플라즈마 CVD 공정.
  7. 제 1 항에 있어서,
    상기 메인 공정가스들을 주입한 후에,
    상기 공정 챔버 내로 상기 실리콘 소오스 가스 및 상기 산소 가스와 아울러서 물리적 식각가스를 포함하는 예비 공정 가스들을 주입하는 것을 더 포함하는 것을 특징으로 하는 고밀도 플라즈마 CVD 공정.
  8. 제 7 항에 있어서,
    상기 물리적 식각가스는 헬리움 가스인 것을 특징으로 하는 고밀도 플라즈마 CVD 공정.
  9. 반도체기판을 준비하고,
    상기 반도체기판을 공정 챔버 내로 로딩시키고,
    상기 공정 챔버 내로 실리콘 소오스 가스, 산소 가스 및 물리적 식각가스를 포함하는 예비 공정가스들을 주입하여 상기 반도체기판 상부에 고밀도 플라즈마를 생성시킴과 동시에 상기 반도체기판 상에 초기 실리콘 산화막을 형성하되, 상기 반도체기판은 상기 고밀도 플라즈마에 기인하여 550℃ 내지 650℃의 높은 온도로 가열되고,
    상기 예비 공정가스들의 주입을 차단시킨 후에, 상기 공정 챔버 내로 염소함유 화학적 식각가스 및 수소 가스를 주입하여 상기 초기 실리콘 산화막을 화학적으로 식각하고,
    상기 화학적 식각가스 및 수소가스의 주입을 차단시킨 후에, 상기 공정 챔버 내로 상기 예비 공정가스들을 주입하여 상기 화학적으로 식각된 실리콘 산화막 상에 추가로 실리콘 산화막을 형성하는 것을 포함하는 고밀도 플라즈마 CVD 공정.
  10. 제 9 항에 있어서,
    상기 고밀도 플라즈마는 상기 예비 공정가스들을 주입하는 동안 상기 공정 챔버의 외부에 설치된 유도코일(induction coil) 및 상기 반도체기판에 각각 플라즈마 전력(plasma power) 및 바이어스 전력(bias power)를 인가함으로써 생성되는 것을 특징으로 하는 고밀도 플라즈마 CVD 공정.
  11. 제 10 항에 있어서,
    상기 플라즈마 전력 및 상기 바이어스 전력은 각각 2500와트 내지 5000와트 및 800와트 내지 4000와트인 것을 특징으로 하는 고밀도 플라즈마 CVD 공정.
  12. 제 9 항에 있어서,
    상기 실리콘 소스 가스는 사일레인(SiH4) 가스 또는 다이사일레인(Si2H6) 가스이고, 상기 물리적 식각가스는 헬리움 가스이고, 상기 염소함유 화학적 식각가스는 염소 가스, CCL4가스 또는 BCL3가스인 것을 특징으로 하는 고밀도 플라즈마 CVD 공정.
  13. 제 9 항에 있어서,
    상기 예비 공정가스들을 주입하는 동안 상기 챔버 내의 압력은 2 내지 4mTorr의 제1 압력으로 유지하고, 상기 염소함유 화학적 식각가스를 주입하는 동안 상기 챔버 내의 압력은 상기 제1 압력보다 높은 제2 압력으로 유지하는 것을 특징으로 하는 고밀도 플라즈마 CVD 공정.
KR1020030022062A 2003-04-08 2003-04-08 고밀도 플라즈마 화학기상증착 공정 KR20040087615A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030022062A KR20040087615A (ko) 2003-04-08 2003-04-08 고밀도 플라즈마 화학기상증착 공정

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030022062A KR20040087615A (ko) 2003-04-08 2003-04-08 고밀도 플라즈마 화학기상증착 공정

Publications (1)

Publication Number Publication Date
KR20040087615A true KR20040087615A (ko) 2004-10-14

Family

ID=37369724

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030022062A KR20040087615A (ko) 2003-04-08 2003-04-08 고밀도 플라즈마 화학기상증착 공정

Country Status (1)

Country Link
KR (1) KR20040087615A (ko)

Similar Documents

Publication Publication Date Title
KR100689826B1 (ko) 불소 함유된 화학적 식각 가스를 사용하는 고밀도 플라즈마화학기상증착 방법들 및 이를 채택하여 반도체 소자를제조하는 방법들
US6846745B1 (en) High-density plasma process for filling high aspect ratio structures
KR101548381B1 (ko) 손상 없는 갭 충진을 활성화하는 보호 층
KR101161098B1 (ko) 낮은 에칭 레이트 유전체 라이너들을 이용한 갭충진 향상
US6867086B1 (en) Multi-step deposition and etch back gap fill process
KR100536604B1 (ko) 고밀도 플라즈마 증착법을 이용한 갭필 방법
TWI389251B (zh) 處理薄膜之方法
US20020052119A1 (en) In-situ flowing bpsg gap fill process using hdp
US20090035915A1 (en) Method of high density plasma gap-filling with minimization of gas phase nucleation
JPH08153784A (ja) 半導体装置の製造方法
KR100470973B1 (ko) 고밀도 플라즈마 화학기상증착 공정
KR100529663B1 (ko) 반도체 장치 및 그 제조 방법
US20010004543A1 (en) Semiconductor processing method and trench isolation method
US7001854B1 (en) Hydrogen-based phosphosilicate glass process for gap fill of high aspect ratio structures
US6998326B2 (en) Method for manufacturing shallow trench isolation in semiconductor device
US6911382B2 (en) Method of forming a contact in a semiconductor device utilizing a plasma treatment
US20010012701A1 (en) Method of forming a silicon nitride thin film
JP3601988B2 (ja) 絶縁膜の形成方法
US6383874B1 (en) In-situ stack for high volume production of isolation regions
US6407003B2 (en) Fabrication process of semiconductor device with titanium film
JP2000058643A (ja) プラグの形成方法
US7030475B2 (en) Method and apparatus for forming a thin film
JP3004129B2 (ja) 半導体装置の製造方法
KR20040087615A (ko) 고밀도 플라즈마 화학기상증착 공정
US6472336B1 (en) Forming an encapsulating layer after deposition of a dielectric comprised of corrosive material

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination