JP7442025B2 - インタフェース変換装置 - Google Patents
インタフェース変換装置 Download PDFInfo
- Publication number
- JP7442025B2 JP7442025B2 JP2021541917A JP2021541917A JP7442025B2 JP 7442025 B2 JP7442025 B2 JP 7442025B2 JP 2021541917 A JP2021541917 A JP 2021541917A JP 2021541917 A JP2021541917 A JP 2021541917A JP 7442025 B2 JP7442025 B2 JP 7442025B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- interface
- unit
- information
- saving mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 107
- 230000005540 biological transmission Effects 0.000 claims description 160
- 230000007704 transition Effects 0.000 claims description 58
- 238000004891 communication Methods 0.000 claims description 47
- 238000000034 method Methods 0.000 claims description 37
- 238000007726 management method Methods 0.000 claims description 32
- 238000013500 data storage Methods 0.000 claims description 15
- 238000012545 processing Methods 0.000 description 44
- 230000004044 response Effects 0.000 description 44
- 230000001186 cumulative effect Effects 0.000 description 37
- 102100023441 Centromere protein J Human genes 0.000 description 13
- 101000907924 Homo sapiens Centromere protein J Proteins 0.000 description 10
- 230000006870 function Effects 0.000 description 8
- 238000013523 data management Methods 0.000 description 6
- 230000003111 delayed effect Effects 0.000 description 6
- 239000000470 constituent Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 101100148755 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SAS4 gene Proteins 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 2
- 101000759355 Bacillus subtilis (strain 168) GTP pyrophosphokinase YwaC Proteins 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/26—Flow control; Congestion control using explicit feedback to the source, e.g. choke packets
- H04L47/263—Rate modification at the source after receiving feedback
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/38—Universal adapter
- G06F2213/3852—Converter between protocols
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Communication Control (AREA)
Description
すなわち、上記のような場合、データの送受信を適切に行うことができないことがある。
以下、図1~図4を参照して、本発明の第1の実施形態について説明する。なお、以下に説明する全ての実施形態は例示であって、特許請求の範囲に記載された本発明の範囲を不当に制限するものではない。
本実施形態のインタフェース変換装置10は、方式(プロトコル及びフォーマット)の異なる2つのインタフェース(本実施形態ではUSB及びSAS)の一方から送信されたデータ等を、他方に適合した方式に変換可能とするものである。
ここで、SAS及びUSBのデータの送信速度の差に起因する問題について説明する。
SASのデータの送信速度は、USBのデータの送信速度よりも高速であるため、SASからの送信データを受信するUSBにおいて、データの処理が滞る場合がある。
インタフェース変換装置10は、上記問題を解決する。
USBが取り扱う情報には、所定のフィールドにデータが設定されるデータパケットと、コマンドパケットであるCBW(Command Block Wrapper)と、ステータスパケットであるCSW(Command Status Wrapper)とがある。
情報変換部11は、第1送受信部12から受信した第1インタフェース2に適合した情報を、第2インタフェース4に適合した情報に変換する。また、情報変換部11は、第2送受信部13から受信した情報を第2インタフェース4に係る情報を、第1インタフェース2に適合した情報に変換する。すなわち、情報変換部11は、USBからSAS、又はSASからUSBの方式に情報を変換する。
第1送受信部12は、USBに係るコマンドやステータス情報(例えば、CBW、CSW)を送受信する第1非データ送受信部122と、USBに係るデータ(例えば、データパケット)を送受信する第1データ送受信部124とを有する。
第2送受信部13は、SASに係るコマンドやステータス情報(例えば、コマンドフレーム、レスポンスフレーム)を送受信する第2非データ送受信部132と、SASに係るデータ(例えば、データフレーム)を送受信する第2データ送受信部134とを有する。
再送信データ管理部15は、上述のように第2インタフェース4から再送信されたデータを適切に処理するために、第1データ送受信部124に接続するデータ情報記憶部152と、第2送受信部13に接続する再送信データ判断部154と、第2送受信部13、データ情報記憶部152及び再送信データ判断部154に接続する再送信データ処理部156とを有する。
データ情報記憶部152は、第1装置1の読出し命令に基づいて発行されるCBWに応じて送信されるべき全データ(1ブロック)のうち、第1データ送受信部124から第1インタフェース2への送信が完了したデータ(以下、送信済みデータという)のデータサイズを累積値としてカウント(記憶)する。
再送信データ判断部154は、第2インタフェース4からの送信データのうち、再送信されたデータ(以下、再送信データという)に設定される再送信フラグの有無を確認し、再送信データか否かを判断する再送信データ判断処理を行う。
再送信データ処理部156は、再送信データ判断部154が第2インタフェース4からの送信データを再送信データと判断した際に、データ情報記憶部152に記憶されている送信済みデータ情報に基づいて、当該判断時の、第1インタフェース2への送信済みデータのサイズを累積値Qとして決定する。
データ通信判断部17は、接続先の第1送受信部12及び第2送受信部13のデータの送受信状態を監視することにより、インタフェース変換装置10内のデータ等の通信状況を判断する。具体的に、データ通信判断部17は、第1送受信部12及び第2送受信部13におけるコマンドやデータの送受信の有無を判断する。なお、データ通信判断部17は、通信状況の判断を常に行ってもよいが、後述する第1送受信応答制御部18の要求により行ってもよい。
第1送受信応答制御部(コマンド拒絶部)18は、第1装置1からの送信された省電力モードへの移行リクエスト(以下、省電力モード移行リクエストという)を受信した場合に、条件に応じて当該リクエストを拒絶する。
したがって、省電力モードへの移行の際、省電力モード中、及び通常モードへの復帰の間において、データの送受信を適切に行うことができない場合がある。
第1送受信応答制御部18は、上記問題を解決する。
図2を参照して、第1装置1の読出し命令に基づくインタフェース変換装置10の一連の処理について説明する。
第1装置1の読出し命令に基づいて、第1インタフェース2はCBWを送信する。
なお、ステップS4において、データフレームを受信しない限り(ステップS4でNO)、それ以降の処理は実行されない。
ステップS5の再送信データ判断処理において、第2データ送受信部134に受信されたデータフレームに再送信フラグが設定されていると判断した場合には(ステップS6でYES)、再送信データ処理部156は、再送信データを受信したと判断された時点における、第1インタフェース2への送信済みデータ(データフレーム)のサイズを累積値Qとして決定する(ステップS16)。このステップS16の処理は、最初にデータが再送信されたタイミングでのみ行えば良いため、その直前のステップS15において、既に、累積値Qが決定しているか否かが判断され、累積値Qが決定済みの場合には(ステップS15でYES)、ステップS16の処理は飛ばされ、累積値Qが決定済みでない場合には(ステップS15でNO)、ステップS16の処理が実行される。
図3を参照して、第1装置1から省電力モード移行リクエストが送信された際のインタフェース変換装置10における一連の処理について説明する。
なお、ステップS21において、省電力モード移行リクエストの受信が判断されない限りは(ステップS21でNO)、それ以降の処理は実行されない。
図4を参照して、第1装置1がインタフェース変換装置10を介して第2装置3のデータを読み出す際の一連の処理、及び省電力モード移行リクエスト時の処理について説明する。
ホストコンピュータ1は、USB2を介して、データパケットを受信する。
バス13は、受信したレスポンスフレームを制御基板19に送信する。
図5に示すインタフェース変換装置20は、第1の実施形態のインタフェース変換装置10と同等の機能を有するが、異なる構成要件を備える。
以下の説明において、第1の実施形態における構成要件と同一名称かつ同一符号の構成要件については、同一のものであるため説明を省略する。
本実施形態のインタフェース変換装置20は、USB2を介して第1装置1に接続するUSB送受信手段(第1送受信手段)21と、SAS4を介して第2装置3に接続するSAS送受信手段(第2送受信手段)22と、USB送受信手段21及びSAS送受信手段22に接続するメモリ23と、USB送受信手段21、SAS送受信手段22及びメモリ23に接続するメモリ管理手段24と、USB送受信手段21に接続するUSB送受信応答制御手段(第1送受信応答制御手段)25とを備える。
USB送受信手段(第1送受信手段)21は、USBに係るコマンド(CBW)、データ(データパケット)、ステータス情報(CSW)の送受信を行う。
SAS送受信手段(第2送受信手段)22は、SASに係るコマンド(コマンドフレーム)、データ(データフレーム)、ステータス情報(レスポンスフレーム)の送受信を行う。
メモリ23は、USB送受信手段21やSAS送受信手段22から送信されたインタフェース情報が削除された命令情報、ステータス情報及びデータを一時的に記憶する。
メモリ管理手段24は、USB送受信手段21又はSAS送受信手段22がメモリ23に送信した情報の種類(命令情報、ステータス情報又はデータのいずれか)を判断するとともに、当該情報の送信元に係る情報から送信先を判断する。
USB送受信応答制御手段(第1送受信応答制御手段)25は、第1の実施形態における第1送受信応答制御部18と同等な機能を有する。なお、メモリ管理手段24は、データ通信判断部17と同等な機能を有する。
第1装置1は、読み出し命令に基づいて、CBWを、USB2を介してインタフェース変換装置20に送信する。USB送受信手段21は、受信したCBWからUSBに係るインタフェース情報を削除し、命令情報のみをメモリ23に送信(記憶)する。メモリ管理手段24は、メモリ23に送信された情報の種類及び送信先を判断し、命令情報を送信先のSAS送受信手段22に送信する。SAS送受信手段22は、受信した命令情報にSASに係るインタフェース情報を付加し、コマンドフレームとしてSAS2を介して第2装置3に送信する。
第1装置1が、省電力モード移行リクエストをUSB送受信手段21に送信した場合、USB送受信応答制御手段25は、メモリ管理手段24によるデータ等の通信状況の判断を参照して、データ等の送受信がない場合には、省電力モード移行リクエストを受け入れるが、データ等の送受信がある場合には、省電力モード移行リクエストを拒絶する。
図6に示すインタフェース変換装置30は、第1の実施形態のインタフェース変換装置10の再送信データ管理部15の代わりに、第2インタフェース4から送信されたデータの速度の最適化を行うための構成要件を備えるものである。
以下の説明において、第1の実施形態における構成要件と同一名称かつ同一符号の構成要件は、同一のものであるため、説明を省略する。
本実施形態のインタフェース変換装置30は、第1送受信部12に接続する第1情報取得部31と、第2送受信部13に接続する第2情報取得部32と、第2データ送受信部134及びデータ変換部114に接続するデータ記憶部33と、速度情報記憶部34と、第1情報取得部31、第2情報取得部32、データ記憶部33、及び速度情報記憶部34に接続する送信速度管理部35とを備える。
第1情報取得部31は、第1送受信部12を介して、第1インタフェース2における通信規格の種類、バージョン情報を取得する。また、第1情報取得部31は、第1インタフェース2及び第1データ送受信部124の間のデータパケットの送信状況(送信速度、送信待機時間)に係る情報を取得する。
第2情報取得部32は、第2送受信部13を介して、第2インタフェース4における通信規格の種類、バージョン情報を取得する。また、第2情報取得部32は、第2インタフェース4及び第2データ送受信部134の間のデータフレームの送信状況(送信速度、送信待機時間)に係る情報を取得する。
データ記憶部33は、第2データ送受信部134からのデータフレームを、一時的に記憶する。データ記憶部33は、データフレームの速度調整を行うためのバッファ機能を有する。
速度情報記憶部34は、通信規格のバージョンに応じたデータの最大送信速度(理論値)に係る情報を予め記憶しており、後述する基準速度、安定速度、最適速度等を新たに記憶する。
送信速度管理部35は、データ記憶部33に一時記憶されたデータフレームの送信に係る最適速度を決定し、決定した最適速度でデータ送信を行うように制御する。
送信速度決定部352は、速度情報記憶部34に後述する最適速度の記憶がされていない場合に、後述する基準速度(第1基準速度及び第2基準速度)を決定し、これらの基準速度に基づいて最適速度を決定する。
送信実行部354は、データ記憶部33に記憶されたデータフレームを、最適速度でデータ変換部114に送信する。
2 第1インタフェース(USB)
3 第2装置(LTO装置)
4 第2インタフェース(SAS)
10 インタフェース変換装置
11 情報変換部
12 第1送受信部(バス)
13 第2送受信部(バス)
15 再送信データ管理部
17 データ通信判断部
18 第1送受信応答制御部
19 制御基板
20 インタフェース変換装置
21 USB送受信手段
22 SAS送受信手段
23 メモリ
24 メモリ管理手段
25 USB送受信応答制御手段
30 インタフェース変換装置
31 第1情報取得部
32 第2情報取得部
33 データ記憶部
34 速度情報記憶部
35 送信速度管理部
112 非データ変換部
114 データ変換部
122 第1非データ送受信部
124 第1データ送受信部
132 第2非データ送受信部
134 第2データ送受信部
152 データ情報記憶部
154 再送信データ判断部
156 再送信データ処理部
192 CPU
194 メモリ
352 送信速度決定部
354 送信実行部
Claims (4)
- 第1インタフェースを有する第1装置と、前記第1インタフェースよりもデータ送信速度が早い第2インタフェースを有する第2装置との間で通信を可能にするインタフェース変換装置であって、
前記第1インタフェースに接続する第1送受信部と、
前記第2インタフェースに接続する第2送受信部と、
前記第2送受信部に接続され、前記第2送受信部から送信されたデータを記憶するデータ記憶部と、
前記第1送受信部及び前記データ記憶部に接続され、少なくとも、前記データ記憶部に記憶されている前記第2インタフェースから送信されたデータを、前記第1インタフェースに適合するように変換する情報変換部と、
前記第1送受信部に接続され、前記第1インタフェースのデータの送信速度に係る情報、第1インタフェースに係る通信規格の種類、及びバージョン情報を取得する第1情報取得部と、
前記第1情報取得部が取得した情報に基づいて、前記第2インタフェースに係るデータ送信速度の最適速度を決定する送信速度管理部とを備え、
前記送信速度管理部は、
前記第1情報取得部が取得した前記第1インタフェースに係る通信規格の種類、及び前記バージョン情報に基づいて第1基準速度を決定し、
前記第1インタフェースの実際のデータ送信速度を第2基準速度に決定し、
前記最適速度を、前記第1基準速度-α≦前記第2基準速度≦前記第1基準速度+αの範囲で決定し、
前記αは、前記第2送受信部のデータ送信待機時間が1msを超えずに前記第1インタフェース及び前記第2インタフェースの間の通信を可能にする速度定数であり、前記第1インタフェース及び前記第2インタフェースの間の通信状態、前記第1インタフェース及び前記第2インタフェースの仕様等によって定められることを特徴とするインタフェース変換装置。 - 前記第1装置から送信されるコマンドの種類を判断し、判断したコマンドが省電力モードへの移行を要求する省電力モード移行リクエストの場合に、当該リクエストを拒絶可能とするコマンド拒絶部を更に備えることを特徴とする請求項1のいずれかに記載のインタフェース変換装置。
- 前記第1装置から送信されるコマンドの種類を判断し、判断したコマンドが省電力モードへの移行を要求する省電力モード移行リクエストの場合に、前記省電力モード移行リクエストのうち、緊急性の高低を判断し、前記リクエストの緊急性が高いと判断した場合は、前記リクエストを受け入れ、緊急性が低いと判断した場合は、前記リクエストを拒絶するコマンド拒絶部を更に備えることを特徴とする請求項1のいずれかに記載のインタフェース変換装置。
- 前記第1装置から送信されるコマンドの種類を判断し、判断したコマンドが省電力モードへの移行を要求する省電力モード移行リクエストの場合に、前記インタフェース変換装置内のデータの通信状況に応じて前記省電力モード移行リクエストの受け入れ又は拒絶を判断し、データの通信があると判断した場合には、前記省電力モード移行リクエストを拒絶し、データの通信がないと判断した場合には、前記省電力モード移行リクエストを受け入れるコマンド拒絶部を更に備えることを特徴とする請求項1のいずれかに記載のインタフェース変換装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2019/034090 WO2021038822A1 (ja) | 2019-08-30 | 2019-08-30 | インタフェース変換装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JPWO2021038822A1 JPWO2021038822A1 (ja) | 2021-03-04 |
JPWO2021038822A5 JPWO2021038822A5 (ja) | 2022-08-30 |
JP7442025B2 true JP7442025B2 (ja) | 2024-03-04 |
Family
ID=74684687
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021541917A Active JP7442025B2 (ja) | 2019-08-30 | 2019-08-30 | インタフェース変換装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20220345414A1 (ja) |
EP (1) | EP4024224B1 (ja) |
JP (1) | JP7442025B2 (ja) |
WO (1) | WO2021038822A1 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012090148A (ja) | 2010-10-21 | 2012-05-10 | Nec Access Technica Ltd | メディアアダプタ装置とルータ装置の自動設定システム |
JP2013156878A (ja) | 2012-01-31 | 2013-08-15 | Unitex:Kk | 変換装置、情報処理システム、変換方法、プログラム及び記録媒体 |
JP2014096162A (ja) | 2012-05-08 | 2014-05-22 | Unitex:Kk | インタフェース変換装置及びインタフェース変換方法 |
JP2019057132A (ja) | 2017-09-21 | 2019-04-11 | セイコーエプソン株式会社 | 電子機器、通信処理方法及びプログラム |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8127059B1 (en) * | 2005-09-02 | 2012-02-28 | Pmc-Sierra Us, Inc. | Apparatus for interconnecting hosts with storage devices |
US8504755B2 (en) * | 2010-03-03 | 2013-08-06 | Plx Technology, Inc. | USB 3 bridge with embedded hub |
JP5226722B2 (ja) * | 2010-03-26 | 2013-07-03 | 株式会社バッファロー | 記憶装置 |
JP5236701B2 (ja) * | 2010-08-11 | 2013-07-17 | 株式会社バッファロー | サーバ装置、消費電力制御方法、ネットワークシステム |
JP2012068808A (ja) | 2010-09-22 | 2012-04-05 | Buffalo Inc | 可搬記憶装置 |
EP2630565B1 (en) * | 2010-10-21 | 2018-12-12 | Marvell World Trade Ltd. | Usb-to-sata high-speed bridge |
US20120102251A1 (en) * | 2010-10-25 | 2012-04-26 | Lsi Corporation | Serial attached small computer system interface (sas) domain access through a universal serial bus interface of a data processing device |
US8799532B2 (en) * | 2011-07-07 | 2014-08-05 | Smsc Holdings S.A.R.L. | High speed USB hub with full speed to high speed transaction translator |
US9600407B2 (en) * | 2011-09-30 | 2017-03-21 | Intel Corporation | Generation of far memory access signals based on usage statistic tracking |
US11755510B2 (en) * | 2011-11-08 | 2023-09-12 | Seagate Technology Llc | Data detection and device optimization |
US8756355B2 (en) * | 2012-05-08 | 2014-06-17 | Lsi Corporation | Methods and structure for configuring a Serial Attached SCSI domain via a Universal Serial Bus interface of a Serial Attached SCSI expander |
CN107111564B (zh) * | 2015-01-06 | 2020-11-06 | 惠普发展公司有限责任合伙企业 | 用于对连接器进行串接的适配器 |
US9734117B2 (en) * | 2015-01-26 | 2017-08-15 | Western Digital Technologies, Inc. | Data storage device and method for integrated bridge firmware to be retrieved from a storage system on chip (SOC) |
US10114778B2 (en) * | 2015-05-08 | 2018-10-30 | Samsung Electronics Co., Ltd. | Multi-protocol IO infrastructure for a flexible storage platform |
KR102340287B1 (ko) * | 2017-09-20 | 2021-12-20 | 삼성전자주식회사 | 멀티캐스트 통신 프로토콜에 따라 호스트와 통신하는 저장 장치 및 호스트의 통신 방법 |
TWI712893B (zh) * | 2018-09-04 | 2020-12-11 | 瑞昱半導體股份有限公司 | 資料傳輸格式轉換電路及控制其操作的方法 |
US11061591B2 (en) * | 2018-11-02 | 2021-07-13 | Samsung Electronics Co., Ltd. | Storage device processing stream data, system including the same, and operation method thereof |
KR102599188B1 (ko) * | 2018-11-09 | 2023-11-08 | 삼성전자주식회사 | 호스트 메모리를 사용하는 스토리지 장치 및 그것의 동작 방법 |
TWI722447B (zh) * | 2019-06-03 | 2021-03-21 | 瑞昱半導體股份有限公司 | 傳輸介面的錯誤處理方法以及相關的錯誤處理架構 |
US11689386B2 (en) * | 2019-08-01 | 2023-06-27 | Vulcan Technologies International Inc. | Intelligent controller and sensor network bus, system and method for controlling and operating an automated machine including a failover mechanism for multi-core architectures |
US11269795B2 (en) * | 2019-08-01 | 2022-03-08 | Vulcan Technologies Shanghai Co., Ltd. | Intelligent controller and sensor network bus, system and method including a link media expansion and conversion mechanism |
US11010325B2 (en) * | 2019-08-09 | 2021-05-18 | Microsoft Technology Licensing, Llc | Memory card slot interface adapter |
-
2019
- 2019-08-30 JP JP2021541917A patent/JP7442025B2/ja active Active
- 2019-08-30 WO PCT/JP2019/034090 patent/WO2021038822A1/ja unknown
- 2019-08-30 EP EP19934364.1A patent/EP4024224B1/en active Active
- 2019-08-30 US US17/258,743 patent/US20220345414A1/en not_active Abandoned
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012090148A (ja) | 2010-10-21 | 2012-05-10 | Nec Access Technica Ltd | メディアアダプタ装置とルータ装置の自動設定システム |
JP2013156878A (ja) | 2012-01-31 | 2013-08-15 | Unitex:Kk | 変換装置、情報処理システム、変換方法、プログラム及び記録媒体 |
JP2014096162A (ja) | 2012-05-08 | 2014-05-22 | Unitex:Kk | インタフェース変換装置及びインタフェース変換方法 |
JP2019057132A (ja) | 2017-09-21 | 2019-04-11 | セイコーエプソン株式会社 | 電子機器、通信処理方法及びプログラム |
Also Published As
Publication number | Publication date |
---|---|
US20220345414A1 (en) | 2022-10-27 |
EP4024224A1 (en) | 2022-07-06 |
JPWO2021038822A1 (ja) | 2021-03-04 |
WO2021038822A1 (ja) | 2021-03-04 |
EP4024224B1 (en) | 2024-02-28 |
EP4024224C0 (en) | 2024-02-28 |
EP4024224A4 (en) | 2022-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7127534B2 (en) | Read/write command buffer pool resource management using read-path prediction of future resources | |
US5604866A (en) | Flow control system having a counter in transmitter for decrementing and incrementing based upon transmitting and received message size respectively for indicating free space in receiver | |
US6925512B2 (en) | Communication between two embedded processors | |
US20090259786A1 (en) | Data transfer system and method for host-slave interface with automatic status report | |
US8423688B2 (en) | Multi-thread file input and output system and multi-thread file input and output program | |
JP7442025B2 (ja) | インタフェース変換装置 | |
US20050041606A1 (en) | Data communication apparatus, data communication method, data communication program and recording medium in which data communication program was recorded | |
US5228129A (en) | Synchronous communication interface for reducing the effect of data processor latency | |
JP5313155B2 (ja) | 時分割多重化モードにおけるデータ伝送方法及びシステム | |
EP2257025A1 (en) | System and method for establishing reliable communication in a connection-less environment | |
JP4373887B2 (ja) | パケット処理方法 | |
EP0285335B1 (en) | Data communication system and method | |
JP2002251260A (ja) | データ送受信システム | |
CN112637027B (zh) | 基于uart的帧边界界定装置及发送方法和接收方法 | |
JP3753622B2 (ja) | パケット送受信装置 | |
JPH11298555A (ja) | デジタルデータのシリアル転送システムおよび方法 | |
CN114900471A (zh) | 一种高性能无阻塞数据传输方法 | |
JP2800771B2 (ja) | 可変長パケット処理方法及び装置 | |
JPH05257865A (ja) | ディスクリプタ制御方式 | |
JP2004056348A (ja) | データ転送装置 | |
JP2005182290A (ja) | データ転送制御装置及びデータ転送制御方法 | |
JP2005277704A (ja) | データ配信管理装置およびデータ配信管理方法 | |
US20100077113A1 (en) | Data communication system and method | |
JPH03150943A (ja) | 通信装置 | |
JPH06175948A (ja) | 受信制御方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A529 | Written submission of copy of amendment under article 34 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A5211 Effective date: 20220805 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220805 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220822 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231024 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231218 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240109 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240111 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7442025 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |