TWI722447B - 傳輸介面的錯誤處理方法以及相關的錯誤處理架構 - Google Patents

傳輸介面的錯誤處理方法以及相關的錯誤處理架構 Download PDF

Info

Publication number
TWI722447B
TWI722447B TW108119217A TW108119217A TWI722447B TW I722447 B TWI722447 B TW I722447B TW 108119217 A TW108119217 A TW 108119217A TW 108119217 A TW108119217 A TW 108119217A TW I722447 B TWI722447 B TW I722447B
Authority
TW
Taiwan
Prior art keywords
interface
error
host
command
indirect
Prior art date
Application number
TW108119217A
Other languages
English (en)
Other versions
TW202046123A (zh
Inventor
蕭丞淵
劉松高
簡怡婷
莊威宏
許志宇
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW108119217A priority Critical patent/TWI722447B/zh
Priority to US16/711,440 priority patent/US11281516B2/en
Publication of TW202046123A publication Critical patent/TW202046123A/zh
Application granted granted Critical
Publication of TWI722447B publication Critical patent/TWI722447B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G06F11/0772—Means for error signaling, e.g. using interrupts, exception flags, dedicated error registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0745—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in an input/output transactions management context
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/1607—Details of the supervisory signal
    • H04L1/1635—Cumulative acknowledgement, i.e. the acknowledgement message applying to all previous messages
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/1607—Details of the supervisory signal
    • H04L1/1671—Details of the supervisory signal the supervisory signal being transmitted together with control information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/24—Testing correct operation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Debugging And Monitoring (AREA)
  • Information Transfer Systems (AREA)

Abstract

用於傳輸介面的錯誤處理方法，其中該傳輸介面與一第一裝置之間的連接類型係為一直接介面，且該傳輸介面與一第二裝置之間的連接類型係為一間接介面，該錯誤處理方法包含：當偵測到有錯誤發生於該直接介面時，回報一錯誤事件至該第一裝置的一主控端；當偵測到有錯誤發生於該間接介面連接時，嘗試在不讓該主控端得知有錯誤的情況下直接處理錯誤；以及若判斷無法處理錯誤，回報另一錯誤事件至該主控端。

Description

傳輸介面的錯誤處理方法以及相關的錯誤處理架構
本發明係關於多設備之間的傳輸，尤指一種傳輸介面的錯誤處理方法。
基於方便性以及實用性，現階段已有越來越多產品整合兩個或兩個以上的高速介面，諸如通用序列匯流排(universal serial bus，USB)轉快捷外設互聯標準(Peripheral Component Interconnect Express，PCIE)、USB轉序列先進技術附接(serial advanced technology attachment，SATA)、PCIE裝置轉PCIE主機等轉接方式，這些高速介面之間的傳輸係透過能夠兼容並轉換兩個不同介面的控制電路來實現。在沒有遇到錯誤的情況下，上述高速介面之間的傳輸都能正常運作，但是當發生錯誤的時候，雖然這些不同的介面擁有各自的錯誤回復機制(Error Recovery mechanism)，但是卻沒有一個明確的方式，將各個不同的錯誤回報機制做整合，使得主控端(指令master)(亦可作上層、主機端來理解)。如此一來，往往因為缺乏適當的除錯機制或回報機制而導致程序卡死或超時，造成使用者極大的不便。
綜上所述，現階段的介面傳輸產品缺乏一個良好的錯誤回復機制， 以在單一產品中整合兩個以上的高速介面，因此，實有需要一種新穎的錯誤回復機制來妥善地解決上述問題。
本發明的目的之一在於提供一種高速介面時的回復機制，以在不產生副作用的情況下解決先前技術所遭遇的問題。
本發明的目的之一在於提供一種高速介面時的回復機制，透過這個錯誤回復機制，使高速介面在傳輸出現錯誤以回復到正常狀態，不會產生卡死(deadlock)的情形。
本發明的一實施例提供了一種用於一傳輸介面的錯誤處理方法，該傳輸介面用於連接一第一裝置以及一第二裝置，以進行該第一裝置與該第二裝置之間的資料傳輸，其中該第一裝置與該傳輸介面之間的連接類型係為一直接介面(direct interface，DI)，以及一第二裝置與該傳輸介面之間的連接類型係為一間接介面(indirect interface，II)，該錯誤處理方法包含：當偵測到有錯誤發生於該直接介面時，回報一錯誤事件至該第一裝置的一主控端；當偵測到有錯誤發生於該間接介面連接時，嘗試在不讓該主控端得知有錯誤的情況下直接處理錯誤；以及若判斷無法處理錯誤，回報另一錯誤事件至該主控端。
本發明的一實施例提供了一種錯誤處理架構，包含一第一裝置、一第二裝置以及一傳輸介面。該第一裝置包含一第一指令介面，且該第二裝置包含一第二指令介面。該傳輸介面係用於連接該第一裝置以及該第二裝置以進行該第一裝置與該第二裝置之間的資料傳輸，且該傳輸介面包含一控制器、一第 三指令介面以及一第四指令介面。該傳輸介面係用於連接該第一裝置以及該第二裝置以進行該第一裝置與該第二裝置之間的資料傳輸，其中該第三指令介面係用以連接該第一指令介面以構成一直接介面(direct interface，DI)，且該第四指令介面係用以連接該第二指令介面以構成一間接介面(indirect interface，II)。當該控制器偵測到有錯誤發生於該直接介面時，回報一錯誤事件至一該第一裝置的一主控端；以及當該控制器偵測到有錯誤發生於該間接介面連接時，嘗試在不讓該主控端得知有錯誤的情況下直接處理錯誤；若該控制器判斷無法處理錯誤，則回報另一錯誤事件至該主控端。
100:高速界面轉接架構
10、20、10’、20’:裝置
30、30’:指令轉換單元
12、22、32、33:指令介面
14、24、34:控制器
300:錯誤處理方法
301~314:步驟
第1圖係為根據本發明實施例的高速界面轉接架構的示意圖。
第2圖係為根據本發明一實施例USB與PCIE進行傳輸的架構的示意圖。
第3圖係為根據本發明的一實施例用於傳輸介面的錯誤處理方法的流程圖。
在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有通常知識者應可理解，硬體製造商可能會用不同的名詞來稱呼同樣的元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區分元件的方式，而是以元件在功能上的差異來作為區分的準則。在通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語，故應解釋成「包含但不限定於」。另外，「耦接」一詞在此係包含任何直接及間接的電氣連接手段。因此，若文中描述一第一裝置耦接於一第二裝置，則代表該第一裝置可直接電氣連接於該第二裝置，或透過其他裝置或連接手段間接地電氣連接至該第 二裝置。
請參考第1圖，第1圖係為根據本發明實施例的高速界面轉接架構100的示意圖，如第1圖所示，裝置10與裝置20之間係透過一指令轉換單元(command conversion unit，CCU)30來連接，其中指令轉換單元30係被使用作為直接接收指令的直接介面。裝置10的指令介面12與指令轉換單元30的指令介面32之間的傳輸方式稱為直接介面(Direct Interface，DI)，而裝置20的指令介面22與指令轉換單元30的指令介面33之間的傳輸方式稱為間接介面(Indirect Interface，II)。此外，裝置10、20分別包含控制器14、24以進行基本處理。
為了有更好的理解，裝置10可為一USB裝置，而裝置20可為一PCIE裝置，諸如硬碟(hard drive)、固態硬碟(solid state drive，SSD)等。就先前技術而言，當指令轉換單元30與PCIE端的傳輸出現異常時，由於USB的主控端(command master)(未圖示)只能偵測到USB端的狀態，因此無法得知是PCIE端出現異常，而在主控端單純認定USB端沒有任何錯誤的情況下，也不知如何排除異常，如此一來，往往因為缺乏適當的除錯機制或回報機制而導致程序卡死或超時，造成使用者極大的不便。請注意，主控端亦可理解為上層元件或主機端(host)。
本發明的錯誤回復機制可區分為以下兩種情況：
A.當異常是發在直接介面時，立即回報給USB的主控端，並由主控端針對錯誤做處理。
B.當錯誤發生於間接介面時，由指令轉換單元30負責處理，並儘可能在不讓主控端發現錯誤的情況下，由指令轉換單元30自行解決問題。假設指 令轉換單元30無法處理掉所述問題，則由間接介面產生錯誤訊息並且提供給直接介面，再由直接介面負責回報給主控端，由主控端針對錯誤做處理。
以第1圖的例子來說，假設裝置10上的主控端透過直接介面發指令給指令轉換單元30，而直接介面於收到指令後發現錯誤，則直接回報給主控端，由主控端針對錯誤做處理。
在另一例子中，假設裝置10上的主控端能夠透過直接介面發送指令給指令轉換單元30，直接介面於收到後並沒有發現任何錯誤，之後，當指令轉換單元30將指令發給間接介面時，而這時裝置20上的主控端(未圖示)發現錯誤並回報給間接介面，這時指令轉換單元會控制直接介面去不使裝置10上的主控端覺得有任何問題(例如先回報一正常狀態給主控端)，而這時候間接介面也遵照和裝置20上的指令介面22的規範修復錯誤。假設間接介面的問題可以由指令轉換單元和裝置20上的指令介面22共同解決，則直接介面負責回報一正常狀態給裝置10上的主控端。假設間接介面的問題無法由指令轉換單元和裝置20上的指令介面22共同解決，則間接介面產生一錯誤狀態，並由直接介面負責傳給裝置10上的主控端。
請參考第2圖，第2圖係為根據本發明一實施例USB與PCIE進行傳輸的架構200的示意圖，其中指令轉換單元30’作為USB裝置10’與PCIE裝置20’之間的橋接器，且PCIE裝置20’可為SSD(以下敘述中直接稱PCIE裝置20’為SSD)。USB裝置10’的主控端(以下簡稱USB主控端)和指令轉換單元30’(以下簡稱橋接器)是透過BOT/UASP作溝通，且指令轉換單元30’和SSD是透過NVMe/AHCI作溝通。
當USB主控端發SCSI指令給SSD時，會透過UASP/BOT將SCSI指令封包成USB指令後傳送給橋接器的USB端(即直接介面)，USB端收到指令後會先確認指令是否符合UASP/BOT規範，若發現錯誤時，則依照UASP/BOT規範來發錯誤狀態給USB主控端；若符合UASP/BOT的規範，則透過橋接器上的間接介面以NVMe/AHCI規範來將指令封包成PCIE指令傳送給SSD，若SSD發生錯誤，則發錯誤狀態給間接介面，間接介面收到後會依照NVMe/AHCI規範來進行錯誤還原。此時，橋接器須讓直接介面持續使USB主控端認為沒有發生任何錯誤，當間接介面可以依照NVMe/AHCI規範將錯誤處理掉後，直接介面即回報一正確狀態給USB主控端，如果間接介面無法處理掉錯誤，則間接介面提供一錯誤狀態給橋接器，橋接器再透過直接介面回報該錯誤狀態給USB主控端並使其處理錯誤。
在第1圖、第2圖的實施例中，可能發生的錯誤以及對應的處理方式如下(但並不以此為限)：
一、裝置尚未就緒(Device not ready)：此狀況表示裝置正處於忙碌狀態而無法處理指令，處理方式如下：
1.若是發生在直接介面，裝置必須直接回報錯誤狀態給主控端，讓其知道處於尚未準備好的狀態。
2.若是發生在間接介面，必須在間接介面不影響直接介面的情況下，等待一段時間，直到可以正常運作為止，此動作可以維持主控端的正常運作。
3.若是發生在間接介面，且間接介面即使做了等待也無法解決，則回報錯誤狀態給主控端，讓其知道處於目前裝置處於尚未就緒的狀態。
二、裝置收到的指令內容有錯誤(格式有錯誤)，處理方式如下：
1.若是發生在直接介面，必須要由直接介面告知裝置的主控端是哪一個指令部分有錯誤。
2.若是發生在間接介面，必須要由間接介面告知裝置的主控端是哪一個指令部分有錯誤。
三、不支援的指令，處理方式如下：
1.若是發生在直接介面，必須要由直接介面告知裝置的主控端不支援該指令。
2.若是發生在間接介面，必須要由間接介面告知裝置的主控端不支援該指令。
3.只要任一介面(亦即直接介面、間接介面中任一者)不支援該指令，裝置必須告知主控端不支援該指令。
四、指令被中斷(Aborted)：裝置因為電源端(Power)上有指令在處理等原因中斷該指令，處理方式如下：
1.若是發生在直接介面，必須要由直接介面將指令被中斷的情形告知裝置的主控端。
2.若是發生在間接介面，間接介面必須在不影響直接介面的情況下作出對應的處理，例如重新嘗試(Retry)等。
3.若是發生在間接介面且間接介面作出對應處理也無法解決問題，必須透過直接介面將指令被中斷的情形告知裝置的主控端。
五、裝置無法回應，例如裝置卡死(deadlock)，處理方式如下：
1.若是發生在直接介面，因為無法回應，必須仰賴主控端的驅動器(driver)作復原。
2.若是發生在間接介面，間接介面必須在不影響直接介面的情況下作對應的處理，例如重新啟動(Reset)等。
3.若是發生在間接介面且間接介面無法處理該狀態，必須由直接介面將裝置無法回應的情形告知裝置的主控端。
請參考第3圖，第3圖係為根據本發明的一實施例用於傳輸介面的錯誤處理方法300的流程圖。請注意，假若可獲得實質上相同的結果，則這些步驟並不一定要遵照第3圖所示的執行次序來執行，舉例來說，新的步驟可能插入其中，且一些的步驟可能從目前的流程中移除。第3圖所示之方法可被第1圖所示之高速界面轉接架構100所採用，並可簡單歸納如下：步驟301：開始；步驟302：偵測直接介面和間接介面中是否發生錯誤，若直接介面發生錯誤，跳至步驟304；若間接介面發生錯誤，跳至步驟306：若無錯誤，跳至步驟314；步驟304：由直接介面直接回報主控端有錯誤發生，跳至步驟312；步驟306：在直接介面協助不讓主控端發現的情況下對錯誤進行處理，並且判斷間接介面是否能夠解決錯誤，若能，跳至步驟308；若否，跳至步驟310；步驟308：於錯誤處理完畢後，回報正常狀態給主控端，跳至步驟314；步驟310：間接介面提供錯誤狀態給直接介面，並由直接介面將錯 誤狀態回報給主控端；步驟312：主控端針對錯誤狀態提供出對應的修復方案以排除問題；步驟314：結束。
由於熟習技藝者在閱讀完以上段落後應可輕易瞭解第3圖中每一步驟的細節，為簡潔之故，在此將省略進一步的描述。
總結來說，本發明的目的在於改善高速轉接界面的錯誤回復機制，並且能夠在不讓主控端發現的情況下，使間接介面能夠自己將問題處理掉。然而，在間接介面的能力不足以處理問題的情況下，間接介面依然會將狀況回報給直接介面知道，直接介面再進一步回報給主控端，以免主控端認定間接介面處於正常傳輸階段，但實際上間接介面端無法收到資料。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100:高速界面轉接架構
10、20:裝置
30:指令轉換單元
12、22、32、33:指令介面
14、24、34:控制器

Claims (10)

  1. 一種用於一傳輸介面的錯誤處理方法，該傳輸介面用於連接一第一裝置以及一第二裝置，以進行該第一裝置與該第二裝置之間的資料傳輸，其中該第一裝置與該傳輸介面之間的連接係為一直接介面(direct interface，DI)，以及一第二裝置與該傳輸介面之間的連接係為一間接介面(indirect interface，II)，該錯誤處理方法包含：當偵測到有錯誤發生於該直接介面時，回報一錯誤事件至該第一裝置的一主控端；當偵測到有錯誤發生於該間接介面連接時，嘗試在不讓該主控端得知有錯誤的情況下直接處理錯誤；以及若判斷無法處理錯誤，回報另一錯誤事件至該主控端。
  2. 如請求項1所述之錯誤處理方法，其中該直接介面協助該間接介面在不讓該主控端發現的情況下處理錯誤。
  3. 如請求項2所述之錯誤處理方法，其中該直接介面持續讓該主控端認為沒有發生任何錯誤，當該間接介面將錯誤處理完畢後，該直接介面回報正確的狀態給該主控端。
  4. 如請求項3所述之錯誤處理方法，其中在該直接介面協助該間接介面的情況下，若該間接介面無法處理錯誤時，由該直接介面回報該另一錯誤事件給該主控端。
  5. 如請求項1所述之錯誤處理方法，其中該第一裝置係為一USB裝置， 該第二裝置係為一硬碟裝置。
  6. 如請求項5所述之錯誤處理方法，其中該直接介面係透過BOT/UASP來進行傳輸，且該間接介面係透過NVMe/AHCI來進行傳輸。
  7. 如請求項1所述之錯誤處理方法，其中該錯誤事件以及該另一錯誤事件包含下列至少一者：裝置尚未準備好(Device not ready)、指令內容錯誤、不支援的(Unsupported)指令、指令被中斷(Aborted)、裝置無法回應(Device deadlock)。
  8. 一種錯誤處理架構，包含：一第一裝置，包含一第一指令介面；一第二裝置，包含一第二指令介面；以及一傳輸介面，用於連接該第一裝置以及該第二裝置以進行該第一裝置與該第二裝置之間的資料傳輸，包含一控制器、一第三指令介面以及一第四指令介面，其中該第三指令介面係用以連接該第一指令介面以構成一直接介面(direct interface，DI)，且該第四指令介面係用以連接該第二指令介面以構成一間接介面(indirect interface，II)；以及，當該控制器偵測到有錯誤發生於該直接介面時，回報一錯誤事件至該第一裝置的一主控端；以及當該控制器偵測到有錯誤發生於該間接介面連接時，嘗試在不讓該主控端得知有錯誤的情況下直接處理錯誤；若該控制器判斷無法處理錯誤，則回報另一錯誤事件至該主控端。
  9. 如請求項8所述之錯誤處理架構，其中該控制器控制該直接介面協助該間接介面在不讓該主控端發現的情況下處理錯誤。
  10. 如請求項9所述之錯誤處理架構，其中該控制器控制該直接介面持續讓該主控端認為沒有發生任何錯誤，當該間接介面將錯誤處理完畢後，該直接介面回報正確的狀態給該主控端。
TW108119217A 2019-06-03 2019-06-03 傳輸介面的錯誤處理方法以及相關的錯誤處理架構 TWI722447B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108119217A TWI722447B (zh) 2019-06-03 2019-06-03 傳輸介面的錯誤處理方法以及相關的錯誤處理架構
US16/711,440 US11281516B2 (en) 2019-06-03 2019-12-12 Error handling method and associated error handling architecture for transmission interfaces

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108119217A TWI722447B (zh) 2019-06-03 2019-06-03 傳輸介面的錯誤處理方法以及相關的錯誤處理架構

Publications (2)

Publication Number Publication Date
TW202046123A TW202046123A (zh) 2020-12-16
TWI722447B true TWI722447B (zh) 2021-03-21

Family

ID=73551567

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108119217A TWI722447B (zh) 2019-06-03 2019-06-03 傳輸介面的錯誤處理方法以及相關的錯誤處理架構

Country Status (2)

Country Link
US (1) US11281516B2 (zh)
TW (1) TWI722447B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7442025B2 (ja) * 2019-08-30 2024-03-04 株式会社ユニテックス インタフェース変換装置
TWI789122B (zh) * 2021-11-17 2023-01-01 瑞昱半導體股份有限公司 指令轉換系統以及指令轉換方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7657692B2 (en) * 1999-08-04 2010-02-02 Super Talent Electronics, Inc. High-level bridge from PCIE to extended USB
US9448870B2 (en) * 2011-09-29 2016-09-20 Intel Corporation Providing error handling support to legacy devices
US10164880B2 (en) * 2011-09-29 2018-12-25 Intel Corporation Sending packets with expanded headers
US20190012288A1 (en) * 2017-07-07 2019-01-10 Facebook, Inc. Multi-node server platform with modularly replaceable cards

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7103708B2 (en) * 2002-08-10 2006-09-05 Cisco Technology, Inc. Performing lookup operations using associative memories optionally including modifying a search key in generating a lookup word and possibly forcing a no-hit indication in response to matching a particular entry
US7570508B2 (en) * 2003-12-22 2009-08-04 Hewlett-Packard Development Company, L.P. Method and apparatus for reducing soft errors
JP4475598B2 (ja) * 2007-06-26 2010-06-09 株式会社日立製作所 ストレージシステム及びストレージシステムの制御方法
JP5132417B2 (ja) * 2008-05-13 2013-01-30 キヤノン株式会社 データ処理装置、データ処理方法、及びコンピュータプログラム
US8185759B1 (en) * 2008-11-06 2012-05-22 Smsc Holdings S.A.R.L. Methods and systems for interfacing bus powered devices with host devices providing limited power levels
WO2010071628A1 (en) * 2008-12-15 2010-06-24 Hewlett-Packard Development Company, L.P. Detecting an unreliable link in a computer system
JP5574230B2 (ja) * 2010-04-28 2014-08-20 株式会社日立製作所 障害処理方法および計算機
US8495265B2 (en) * 2011-06-01 2013-07-23 International Business Machines Corporation Avoiding non-posted request deadlocks in devices by holding the sending of requests
US9086945B2 (en) * 2011-09-01 2015-07-21 Dell Products, Lp System and method to correlate errors to a specific downstream device in a PCIe switching network
JP2013206001A (ja) * 2012-03-27 2013-10-07 Fujitsu Ltd 制御プログラム、制御方法および記憶装置
US9734003B2 (en) * 2012-12-27 2017-08-15 Japan Elevator Service Holdings Co., Ltd. Remote monitoring support apparatus
US20150026509A1 (en) * 2013-07-22 2015-01-22 Kabushiki Kaisha Toshiba Storage device having a data stream converter
US10003525B2 (en) * 2014-11-14 2018-06-19 Fisher-Rosemount Systems, Inc. Methods and apparatus to provide redundancy in a process control system
US9697166B2 (en) * 2014-11-21 2017-07-04 International Business Machines Corporation Implementing health check for optical cable attached PCIE enclosure
US11126495B2 (en) * 2018-03-07 2021-09-21 Micron Technology, Inc. Dynamic error handling in a memory system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7657692B2 (en) * 1999-08-04 2010-02-02 Super Talent Electronics, Inc. High-level bridge from PCIE to extended USB
US9448870B2 (en) * 2011-09-29 2016-09-20 Intel Corporation Providing error handling support to legacy devices
US10164880B2 (en) * 2011-09-29 2018-12-25 Intel Corporation Sending packets with expanded headers
US20190012288A1 (en) * 2017-07-07 2019-01-10 Facebook, Inc. Multi-node server platform with modularly replaceable cards

Also Published As

Publication number Publication date
US20200379833A1 (en) 2020-12-03
US11281516B2 (en) 2022-03-22
TW202046123A (zh) 2020-12-16

Similar Documents

Publication Publication Date Title
US9483433B2 (en) Processing communication data in a ships passing condition
US7840718B2 (en) Processing of data to suspend operations in an input/output processing log-out system
US8214562B2 (en) Processing of data to perform system changes in an input/output processing system
US8312189B2 (en) Processing of data to monitor input/output operations
TWI722447B (zh) 傳輸介面的錯誤處理方法以及相關的錯誤處理架構
CN108228374B (zh) 一种设备的故障处理方法、装置及系统
WO2009101052A1 (en) Processing of data to determine compability in an input/output processing system
TWI530778B (zh) 具有自動重置功能的機櫃及其自動重置方法
TW200923661A (en) Improved remote universal serial bus access method
JP4646859B2 (ja) Ｕｓｂ機器、およびｕｓｂ接続システム
US10942885B2 (en) Communicating apparatus, communication method, program, and communication system
JP2017208712A (ja) 通信装置、通信方法、プログラム、および、通信システム
JP6777848B2 (ja) 制御装置、及びストレージ装置
US20180145869A1 (en) Debugging method of switches
CN114564334B (zh) 一种mrpc数据处理方法、系统及相关组件
CN115407941A (zh) 一种vmd功能启动方法及其相关组件
CN112083977A (zh) 传输界面的错误处理方法以及相关的错误处理架构
KR20090092707A (ko) 정보 처리 시스템, 정보 처리 시스템의 제어 방법, 및 정보처리 시스템의 제어 프로그램
TWI685748B (zh) 硬碟控制系統
US11748286B2 (en) Hot-plugging control method, device and retimer
KR20090024419A (ko) Ｕｓｂ를 이용한 통신방법 및 통신장치
TW202411853A (zh) 應用c型通用序列匯流排埠的電子系統的異常排除方法
JP2019159439A (ja) コンピュータシステム
CN106649967B (zh) 一种SoC系统及重发控制套接电路
JP2006235909A (ja) 入出力実行時間監視方法