JP7413124B2 - 波形測定器、及び波形測定器による再演算方法 - Google Patents

Description

本開示は、波形測定器、及び波形測定器による再演算方法に関する。

オシロスコープ等の波形測定器では、データ取り込みを行いながら、同時にリアルタイムに取り込んだデータから演算を行い、演算結果を記録及び表示している（例えば特許文献１）。

特開２００２－０６２３１６号公報

しかしながら、特許文献１の波形測定器では、リアルタイムで演算処理を行うのみであり演算パラメータを変更して再演算することはできなかった。すなわち、波形測定器の演算機能には改善の余地があった。

そこで本開示は、再演算を行うことを可能にし、波形測定器の演算機能を改善できる波形測定器、及び波形測定器による再演算方法を提供することを目的とする。

幾つかの実施形態に係る波形測定器は、
リアルタイム演算を行う演算回路と、
サンプリングしたデータを格納するメモリと、
前記メモリに格納されたデータを前記演算回路に入力し、前記演算回路により再演算を行うメモリリードコントローラと、
前記再演算により得た演算結果を表示する表示器と、
を備える。

このように、幾つかの実施形態に係る波形測定器は、メモリリードコントローラがメモリに格納されたデータを演算回路に再度入力し、演算回路に再演算をさせる。そのためかかる波形測定器によれば、リアルタイムに演算を行うだけでなく、再演算を行うことができる。すなわち幾つかの実施形態に係る波形測定器によれば、波形測定器の演算機能を改善することができる。

一実施形態において、前記再演算を行う対象は、ユーザにより指定された範囲のデータであってもよい。

このように、再演算の対象をユーザにより指定された範囲のデータとすることで、所望の範囲のデータのみ再演算でき、ユーザの利便性を向上させることができる。

幾つかの実施形態に係る波形測定器による再演算方法は、
演算回路によりリアルタイム演算を行うステップと、
サンプリングしたデータをメモリに格納するステップと、
メモリリードコントローラが前記メモリに格納されたデータを前記演算回路に入力して再演算を行うステップと、
前記再演算により得た演算結果を表示するステップと、
を含む。

このように、幾つかの実施形態に係る波形測定器による再演算方法は、メモリリードコントローラがメモリに格納されたデータを演算回路に再度入力し、演算回路に再演算をさせる。そのためかかる方法によれば、リアルタイムに演算を行うだけでなく、再演算を行うことができる。すなわち幾つかの実施形態に係る波形測定器の再演算方法によれば、波形測定器の演算機能を改善することができる。

一実施形態において、前記再演算を行う対象は、ユーザにより指定された範囲のデータであってもよい。

このように、再演算の対象を、ユーザにより指定された範囲のデータとすることで、所望の範囲のデータのみ再演算でき、ユーザの利便性を向上させることができる。

本開示に係る波形測定器及び再演算方法によれば、波形測定器により再演算を行うことを可能にし、波形測定器の演算機能を改善することができる。

比較例に係る波形測定器のブロック図である。 本開示の一実施形態に係る波形測定器を示すブロック図である。 本開示の一実施形態に係る波形測定器により表示される波形及び演算結果である。 本開示の一実施形態に係る波形測定器による再演算方法を示すフローチャートである。 本開示の一実施形態に係る波形測定器により表示される波形及び再演算結果である。 本開示の一実施形態に係る波形測定器による他の再演算結果の概要である。

（比較例）
最初に比較例に係る波形測定器について説明し、その問題点について述べる。

図１は、比較例に係る波形測定器１００のブロック図である。比較例に係る波形測定器１００は、入力アンプ１０１と、入力アンプ１１１と、Ａ／Ｄ変換器１０２と、Ａ／Ｄ変換器１１２と、メモリライトコントローラ１０３と、演算回路１０４と、メモリ１０５と、表示波形生成回路１０６と、表示器１０７とを備える。

入力アンプ１０１は、チャンネル１（以下、ＣＨ１ともいう）の測定値に係るデータを取り込み、当該データを正規化する。具体的には入力アンプ１０１は、ＣＨ１の測定値に係るデータに相当するアナログ入力信号を受け付け、アナログ入力信号の振幅がＡ／Ｄ変換器１０２の入力仕様に対し適切な範囲になるように正規化（調整）する。そして入力アンプ１０１は、正規化後のアナログ入力信号をＡ／Ｄ変換器１０２に出力する。

入力アンプ１１１は、チャンネル２（以下、ＣＨ２ともいう）の測定値に係るデータを取り込み、当該データを正規化する。具体的には入力アンプ１１１は、ＣＨ２の測定値に係るデータに相当するアナログ入力信号を受け付け、アナログ入力信号の振幅がＡ／Ｄ変換器１１２の入力仕様に対し適切な範囲になるように正規化（調整）する。そして入力アンプ１１１は、正規化後のアナログ入力信号をＡ／Ｄ変換器１１２に出力する。

Ａ／Ｄ変換器１０２は、入力アンプ１０１から受け取った正規化後のアナログ入力信号をデジタルデータに変換して、メモリライトコントローラ１０３及び演算回路１０４に出力する。Ａ／Ｄ変換器１１２は、入力アンプ１１１から受け取った正規化後のアナログ入力信号をデジタルデータに変換して、メモリライトコントローラ１０３及び演算回路１０４に出力する。

メモリライトコントローラ１０３は、Ａ／Ｄ変換器１０２及びＡ／Ｄ変換器１１２から受け取ったデジタルデータを、所定のサンプルレートでメモリ１０５に書き込む。所定のサンプルレートは、ユーザが設定した時間軸設定に適合するサンプルレートである。

演算回路１０４は、少なくとも１つのプロセッサ、少なくとも１つの専用回路、又はこれらの組み合わせが含まれる。プロセッサは、ＣＰＵ（central processing unit）若しくはＧＰＵ（graphics processing unit）などの汎用プロセッサ、又は特定の処理に特化した専用プロセッサである。専用回路は、例えば、ＦＰＧＡ（field-programmable gate array）又はＡＳＩＣ（application specific integrated circuit）である。演算回路１０４は、あらかじめ設定されている演算処理に基づき、Ａ／Ｄ変換器１０２及びＡ／Ｄ変換器１１２から受け取ったデータに対してリアルタイム演算を行う。演算回路１０４は、演算結果に係るデータをメモリライトコントローラ１０３に出力する。メモリライトコントローラ１０３は、当該演算結果に係るデータをメモリ１０５に格納する。

メモリ１０５には、少なくとも１つの半導体メモリ、少なくとも１つの磁気メモリ、少なくとも１つの光メモリ、又はこれらのうち少なくとも２種類の組み合わせが含まれる。半導体メモリは、例えば、ＲＡＭ（random access memory）又はＲＯＭ（read only memory）である。ＲＡＭは、例えば、ＳＲＡＭ（static random access memory）又はＤＲＡＭ（dynamic random access memory）である。ＲＯＭは、例えば、ＥＥＰＲＯＭ（electrically erasable programmable read only memory）である。メモリ１０５は、例えばバッファメモリとして機能するメモリであり、サンプリングしたデータを格納する。

表示波形生成回路１０６は、メモリ１０５に格納されたデジタルデータ及び演算結果に係るデータに基づき、表示波形に係るデータ（以下、波形表示データともいう）を生成する回路である。当該回路は、ＣＰＵ若しくはＧＰＵなどの汎用プロセッサ、又は特定の処理に特化した専用プロセッサである。専用回路は、例えば、ＦＰＧＡ又はＡＳＩＣである。表示波形生成回路１０６は、生成した波形表示データを、表示器１０７により表示する。

表示器１０７には、少なくとも１つの表示出力用インタフェースが含まれる。表示出力用インタフェースは、例えば、ディスプレイである。ディスプレイは、例えば、ＬＣＤ（liquid crystal display）又は有機ＥＬ（electro luminescence）ディスプレイである。表示器１６は、波形測定器１００の動作によって得られるデータを表示出力する。表示器１０７は、ユーザからの入力を受付可能なタッチパネルと一体的に設けられてもよい。表示器１０７は、表示波形生成回路１０６の制御に基づき、波形表示データを表示する。

ここで比較例に係る波形測定器１００は、演算回路１０４があらかじめ設定されている演算処理に基づき、Ａ／Ｄ変換器１０２及びＡ／Ｄ変換器１１２から受け取ったデータに対してリアルタイム演算を行う。しかし比較例に係る波形測定器１００は、メモリ１０５に格納されたデータを再度、演算回路１０４に読み込ませる仕組みがなかったため、演算パラメータを変更して再演算することはできなかった。

（本開示の波形測定器）
本開示は上述の問題点に鑑み、再演算を行うことを可能にし、波形測定器の演算機能を改善できる波形測定器及び波形測定器による再演算方法を提供することを目的とする。以下では、本開示の一実施形態に係る波形測定器及び波形測定器による再演算方法について、添付図面を参照して説明する。

各図中、同一又は相当する部分には、同一符号を付している。本実施形態の説明において、同一又は相当する部分については、説明を適宜省略又は簡略化する。

図２は、本開示の一実施形態に係る波形測定器２００のブロック図である。本開示の一実施形態に係る波形測定器２００は例えばデジタルオシロスコープである。本開示の一実施形態に係る波形測定器２００は、入力アンプ２０１と、入力アンプ２１１と、Ａ／Ｄ変換器２０２と、Ａ／Ｄ変換器２１２と、メモリライトコントローラ２０３と、演算回路２０４と、メモリ２０５と、表示波形生成回路２０６と、表示器２０７と、メモリリードコントローラ２０８とを備える。

入力アンプ２０１は、ＣＨ１の測定値に係るデータを取り込み、当該データを正規化する。具体的には入力アンプ２０１は、ＣＨ１の測定値に係るデータに相当するアナログ入力信号を受け付け、アナログ入力信号の振幅がＡ／Ｄ変換器２０２の入力仕様に対し適切な範囲になるように正規化（調整）する。そして入力アンプ２０１は、正規化後のアナログ入力信号をＡ／Ｄ変換器２０２に出力する。

入力アンプ２１１は、ＣＨ２の測定値に係るデータを取り込み、当該データを正規化する。具体的には入力アンプ２１１は、ＣＨ２の測定値に係るデータに相当するアナログ入力信号を受け付け、アナログ入力信号の振幅がＡ／Ｄ変換器２１２の入力仕様に対し適切な範囲になるように正規化（調整）する。そして入力アンプ２１１は、正規化後のアナログ入力信号をＡ／Ｄ変換器２１２に出力する。

Ａ／Ｄ変換器２０２は、入力アンプ２０１から受け取った正規化後のアナログ入力信号をデジタルデータに変換して、メモリライトコントローラ２０３及び演算回路２０４に出力する。Ａ／Ｄ変換器２１２は、入力アンプ２１１から受け取った正規化後のアナログ入力信号をデジタルデータに変換して、メモリライトコントローラ２０３及び演算回路２０４に出力する。

メモリライトコントローラ２０３は、Ａ／Ｄ変換器２０２及びＡ／Ｄ変換器２１２から受け取ったデジタルデータを、所定のサンプルレートでメモリ２０５に書き込む。所定のサンプルレートは、ユーザが設定した時間軸設定に適合するサンプルレートである。

演算回路２０４は、少なくとも１つのプロセッサ、少なくとも１つの専用回路、又はこれらの組み合わせが含まれる。プロセッサは、ＣＰＵ若しくはＧＰＵなどの汎用プロセッサ、又は特定の処理に特化した専用プロセッサである。専用回路は、例えば、ＦＰＧＡ又はＡＳＩＣである。演算回路２０４は、あらかじめ設定されている演算処理に基づき、Ａ／Ｄ変換器２０２及びＡ／Ｄ変換器２１２から受け取ったデータに対してリアルタイム演算を行う。演算回路２０４は、演算結果に係るデータをメモリライトコントローラ２０３に出力する。メモリライトコントローラ２０３は、当該演算結果に係るデータをメモリ２０５に格納する。

メモリ２０５には、少なくとも１つの半導体メモリ、少なくとも１つの磁気メモリ、少なくとも１つの光メモリ、又はこれらのうち少なくとも２種類の組み合わせが含まれる。半導体メモリは、例えば、ＲＡＭ又はＲＯＭである。ＲＡＭは、例えば、ＳＲＡＭ又はＤＲＡＭである。ＲＯＭは、例えば、ＥＥＰＲＯＭである。メモリ２０５は、例えばバッファメモリとして機能するメモリである。

表示波形生成回路２０６は、メモリ１０５に格納されたデジタルデータ及び演算結果に係るデータに基づき、波形表示データを生成する回路である。当該回路は、ＣＰＵ若しくはＧＰＵなどの汎用プロセッサ、又は特定の処理に特化した専用プロセッサである。専用回路は、例えば、ＦＰＧＡ又はＡＳＩＣである。表示波形生成回路２０６は、生成した波形表示データを、表示器２０７により表示する。

表示器２０７には、少なくとも１つの表示出力用インタフェースが含まれる。表示出力用インタフェースは、例えば、ディスプレイである。ディスプレイは、例えば、ＬＣＤ又は有機ＥＬディスプレイである。表示器２０７は、波形測定器２００の動作によって得られるデータを表示出力する。表示器２０７は、ユーザからの入力を受付可能なタッチパネルと一体的に設けられてもよい。表示器２０７は、表示波形生成回路２０６の制御に基づき、波形表示データを表示する。

図３は、本開示の一実施形態に係る波形測定器２００により表示される波形及び演算結果の一例である。図３に示すように、ＣＨ１の測定データ、ＣＨ２の測定データ、及び演算結果に係る波形表示データが表示される。ここでは、演算結果の一例として、ＣＨ１－ＣＨ２、すなわちＣＨ１からＣＨ２を減算した結果が表示されている。

図２を再び参照し、メモリリードコントローラ２０８は、メモリ２０５に格納されたデジタルデータを読み出し、当該デジタルデータを演算回路２０４に出力する回路である。メモリリードコントローラ２０８は、メモリ２０５に格納されたデジタルデータを順次読み出し、かかるデジタルデータに基づき演算回路２０４に再演算を実行させる。演算回路２０４は、再演算により得られた演算結果を、メモリライトコントローラ２０３に出力する。メモリライトコントローラ２０３は、再演算により得られた演算結果をメモリ２０５に格納する。表示器２０７は、当該再演算により得た演算結果を、表示波形生成回路２０６の制御により表示する。

図４乃至図６を参照して、本開示の一実施形態に係る波形測定器２００の動作を説明する。図４は、本開示の一実施形態に係る波形測定器２００による再演算方法の一例を示すフローチャートである。

はじめに、波形測定器２００のメモリライトコントローラ２０３は、Ａ／Ｄ変換器２０２及びＡ／Ｄ変換器２１２から受け取ったデジタルデータを、所定のサンプルレートでメモリ２０５に書き込む（ステップＳ１０）。

次にメモリリードコントローラ２０８は、メモリ２０５に格納されたデジタルデータを読み出し、演算回路２０４に入力する（ステップＳ２０）。

続いて演算回路２０４は、メモリリードコントローラ２０８から受け取ったデジタルデータに基づき、再演算を行う（ステップＳ３０）。演算回路２０４で行う再演算の内容は、適宜ユーザが定める。演算回路２０４は再演算により得られた演算結果を、メモリライトコントローラ２０３に出力する。メモリライトコントローラ２０３は、再演算により得られた演算結果をメモリ２０５に格納する。

続いて表示器２０７は、上述の再演算により得た演算結果を、表示波形生成回路２０６の制御により表示する（ステップＳ４０）。そしてプロセスは終了する。

図５は、本開示の一実施形態に係る波形測定器２００により表示される波形及び再演算結果の一例である。図５に示すように、ＣＨ１の測定データ、ＣＨ２の測定データ、及び再演算結果に係る波形表示データが表示される。ここでは、再演算の内容をＣＨ１－１．２＊ＣＨ２、すなわちＣＨ１からＣＨ２に１．２を乗算する処理として、ユーザが設定したとする。演算回路２０４は、当該設定と、メモリ２０５に格納されたデータとに基づき、再演算を行う。図５に示すように、当該再演算の結果が波形測定器２００により表示される。

図６は、本開示の一実施形態に係る波形測定器２００による他の再演算結果の概要の一例である。ここでは入力波形に対して演算回路２０４が通過帯域周波数を変更して、フィルタ演算する場合を示す。例えばある周波数ｆ１を通過帯域周波数としてフィルタ演算した結果が演算結果６１であるとする。同一の入力波形に対して通過帯域周波数をｆ２（ｆ２＞ｆ１とする）に変更して再演算する場合、再演算の内容をフィルタ演算、通過帯域周波数をｆ２としてユーザが設定する。演算回路２０４は、当該設定と、メモリ２０５に格納されたデータとに基づき、再演算を行う。当該再演算の結果として、再演算結果６２が波形測定器２００により表示される。同様に、通過帯域周波数をｆ３、ｆ４等に変更することにより、再演算結果６３、６４がそれぞれ波形測定器２００により表示される。

このように、本開示の一実施形態に係る波形測定器２００は、メモリリードコントローラ２０８がメモリ２０５に格納されたデータを演算回路２０４に入力し、演算回路２０４に再演算をさせる。そのため本開示の一実施形態に係る波形測定器２００によれば、リアルタイムに演算を行うだけでなく、再演算を行うことができる。すなわち本開示の一実施形態によれば、波形測定器２００の演算機能を改善することができる。

本開示を諸図面及び実施例に基づき説明してきたが、当業者であれば本開示に基づき種々の変形及び修正を行うことが容易であることに注意されたい。したがって、これらの変形及び修正は本開示の範囲に含まれることに留意されたい。例えば、各構成又は各ステップ等に含まれる機能等は論理的に矛盾しないように再配置可能であり、複数の構成又はステップ等を１つに組み合わせたり、或いは分割したりすることが可能である。

例えば演算回路２０４により再演算するデータの範囲を指定できるようにしてもよい。具体的には再演算をする際に、演算するデータの区間をユーザに指定させてもよい。換言すると、再演算を行う対象は、ユーザにより指定された区間のデータであってもよい。このようにすることで、所望の区間等のデータのみ再演算でき、ユーザの利便性を向上させることができる。

１００ 波形測定器
１０１、１１１ 入力アンプ
１０２、１１２ Ａ／Ｄ変換器
１０３ メモリライトコントローラ
１０４ 演算回路
１０５ メモリ
１０６ 表示波形生成回路
１０７ 表示器
２００ 波形測定器
２０１、２１１ 入力アンプ
２０２、２１２ Ａ／Ｄ変換器
２０３ メモリライトコントローラ
２０４ 演算回路
２０５ メモリ
２０５ 演算回路
２０６ メモリリードコントローラ
２０６ 表示波形生成回路
２０７ 表示器
２０７ 表示部
２０８ メモリリードコントローラ
６１～６４ 演算結果

Claims (4)

1. チャンネル１の測定値に係るデータを取り込む第１の入力アンプと、チャンネル２の測定値に係るデータを取り込む第２の入力アンプと、
   前記第１の入力アンプと前記第２の入力アンプにより取り込まれた２つのチャンネルの測定値に係るデータに対してリアルタイム演算を行う演算回路と、
   サンプリングした前記２つのチャンネルの測定値に係るデータを格納するメモリと、
   前記メモリに格納されたデータを前記演算回路に入力し、前記演算回路により前記２つのチャンネルの測定値に係るデータに対する再演算を行うメモリリードコントローラと、
   前記再演算により得た演算結果を表示する表示器と、
   を備え、
   前記再演算は、入力波形に対する通過帯域周波数を変更してフィルタ演算を行うことである波形測定器。
2. 請求項１に記載の波形測定器であって、
   前記再演算を行う対象は、ユーザにより指定された区間のデータである波形測定器。
3. ２つのチャンネルの測定値に係るデータを取り込むステップと、
   演算回路により前記２つのチャンネルの測定値に係るデータに対してリアルタイム演算を行うステップと、
   サンプリングした前記２つのチャンネルの測定値に係るデータをメモリに格納するステップと、
   メモリリードコントローラが前記メモリに格納されたデータを前記演算回路に入力して前記２つのチャンネルの測定値に係るデータに対する再演算を行うステップと、
   前記再演算により得た演算結果を表示するステップと、
   を含み、
   前記再演算は、入力波形に対する通過帯域周波数を変更してフィルタ演算を行うことである波形測定器による再演算方法。
4. 請求項３に記載の再演算方法であって、
   前記再演算を行う対象は、ユーザにより指定された範囲のデータである、波形測定器による再演算方法。

Images